CS213997B1 - Zapojení syntezátoru impulsů - Google Patents
Zapojení syntezátoru impulsů Download PDFInfo
- Publication number
- CS213997B1 CS213997B1 CS310480A CS310480A CS213997B1 CS 213997 B1 CS213997 B1 CS 213997B1 CS 310480 A CS310480 A CS 310480A CS 310480 A CS310480 A CS 310480A CS 213997 B1 CS213997 B1 CS 213997B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- data
- selector
- harmonic
- flip
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Zapojení syntezátoru pro vytváření impulsových kombinací vzájemně vázaných harmonickými složkami vstupního sledu je složeno z lineárních nebo nelineárních obvodů a jejich kombinací. Na vstupu je selektor dat a selektor harmonické vazby, jejichž výstupy jsou spojeny s bistabilními klopnými obvody a registrem dat. Selektor harmonické vazby vybírá harmonickou frekvenci ze spektra vstupních impulsů.
Description
Vynález se týká zapojení syntezátoru impulsů vytvářejícího různé kombinace impulsů vzájemně vázaných harmonickými složkami vstupního sledu. Vzájemné relace jsou přitom volitelné.
Ve známých zapojeních se pro výrobu či syntézu impulsů s volitelnými relacemi používají klopné obvody, zpožďovací linky, fázové závěsy a podobně. Nevýhodou známých zapojení je nedostatečná stabilita, nutnost nastavování časovačích obvodů, zpoždění či fázových a frekvenčních poměrů, jakož i přítomnost parazitní nestability a podobně, což v souhrnu prodražuje výrobu, snižuje kvalitu a zvyšuje nároky na výrobu i provoz.
Nedostatky známých zapojení odstraňuje zapojení syntezátoru impulsů podle vynálezu.
Předmětem vynálezu je zapojení syntezátoru impulsů vyznačené tím, že jeho vstupní svorka je připojena na selektor harmonické vazby a k selektoru dat, jehož první výstup je spojen se vstupem dat registru dat, zatím co druhý výstup selektoru dat je připojen na nulovací vstup registru dat a na nulovací vstupy bistabilních klopných obvodů, přičemž výstup selektoru harmonické vazby je spojen s hodinovým vstupem registru dat, jehož výstupy jsou připojeny nejméně na jeden vstup alespoň jednoho z bistabilních klopných obvodů.
V zapojení podle vynálezu je na vstup připojen selektor dat SD a selektor harmonické vazby SHV. První výstup ze selektoru dat SD je spojen s prvním vstupem D registru dat RD a prvním vstupem klopného obvodu Kl, zatímco j.eho druhý výstup je připojen na třetí vstup N registru dat RD, na čtvrtý vstup NI prvního klopného obvodu Kl a na n-tý vstup Nn n-tého klopného obvodu Kn. Výstup selektoru harmonické vazby ŠHV je spojen s druhým vstupem H registru dat RD. První a druhý výstup tohoto registru je připojen na první a druhý vstup _1 , 2 prvního klopného obvodu Kl atd. až n-tý a n-tý výstup je připojen na n-tý a n-tý vstup n-tého klopného obvodu Kn.
Impulsy I přicházející na vstup A syntezátoru jsou připojeny na selektor dat SD a současně na selektor harmonické vazby SHV, Selektor dat provede výběr dat pro vstup dat Ď registru dat RD a v případě potřeby zajistí nulování registru dat RD či klopných obvodů K1 až Kn signálem dodávaným na nulovací vstupy N, NI ... Nn těchto obvodů. Data jsou přenášena registrem dat RD v rytmu určeném selektorem harmonické vazby SHV na jeho, jednotlivé výstupy. Z možných výstupů dat jsou dvs. výstupy připojeny na první a druhý vstup bistabilního prvního klopného obvodu Kl, z jehož výstupu se odebírají impulsy II, zatímco další výstupy registru jsou připojeny na další klopné obvody, z nichž například jedna dvojice je připojena na vstupy n a m n-tého klopného obvodu Kn produkujícího impulsy In ..., přičemž lze pro vstupy bistabilních klopných obvodů Kl až Kn použít libovolné kombinace dat, například jeden výstup registru lze připojit současně na několik vstupů klopných dbvodů.
Claims (1)
- Zapojení syntezátoru impulsů vyznačené tím, že jeho vstupní svorka (A) je připojena na selektor harmonické vazby (SHV) a k selektoru dat (SD) , jehož první výstup je spojen se vstupem dat (D) registru dat (RD), zatímco druhý výstup selektoru dat (SD) je připojen na nulovací vstup (N) registru dat (RD) a na nulovací vstupy (NI až Nn) bistabilních klopných Obvodů (Kl až Kn), přičemž výstup selektoru harmonické vazby (SHV) je spojen s hodinovým vstupem (H) registru dat (RD), jehož výstupy jsou připojeny nejméně na jeden vstup alespoň jednoho z bistabilních klopných obvodů (Kl až Kn).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS310480A CS213997B1 (cs) | 1980-05-04 | 1980-05-04 | Zapojení syntezátoru impulsů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS310480A CS213997B1 (cs) | 1980-05-04 | 1980-05-04 | Zapojení syntezátoru impulsů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS213997B1 true CS213997B1 (cs) | 1982-04-09 |
Family
ID=5370142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS310480A CS213997B1 (cs) | 1980-05-04 | 1980-05-04 | Zapojení syntezátoru impulsů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS213997B1 (cs) |
-
1980
- 1980-05-04 CS CS310480A patent/CS213997B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4348640A (en) | Divide by three clock divider with symmertical output | |
| JPS6467029A (en) | Phase matching circuit | |
| ATE381051T1 (de) | Verfahren und vorrichtung zur kopplung von signalen zwischen zwei schaltungen, in verschiedenen taktbereichen arbeitend | |
| US5128673A (en) | Signal generator for generating a delayed clock signal | |
| GB1433050A (en) | Binary sequencegenerator compositions suitable for use in the production of porous building structu | |
| EP0235303A4 (en) | System for adjusting clock phase. | |
| ATE14261T1 (de) | Elektronische taktsignalgeneratoren. | |
| CS213997B1 (cs) | Zapojení syntezátoru impulsů | |
| KR910007266A (ko) | 클럭 및 제어 신호 발생 회로 | |
| US4648103A (en) | Flip-flop having divide inhibit circuitry to change divide ratio | |
| JPS6468016A (en) | Clock pulse generating circuit | |
| US4423338A (en) | Single shot multivibrator having reduced recovery time | |
| JPH03204951A (ja) | バーンイン回路を有する半導体装置 | |
| JPS5654142A (en) | Timing generating circuit | |
| SU663114A1 (ru) | Делитель частоты с допольнительными св з ми | |
| JPS5534518A (en) | Lsi parameter setting system | |
| SU1522396A1 (ru) | Управл емый делитель частоты | |
| JPS57116431A (en) | Programmable logic array | |
| SU1506504A2 (ru) | Умножитель частоты | |
| JPS55163691A (en) | Shift register | |
| JPS6476319A (en) | Data arranging circuit | |
| SU1378055A1 (ru) | Синхронный делитель частоты на 9 | |
| JPH01319321A (ja) | デジタル周波数逓倍回路 | |
| SU570205A1 (ru) | Делитель чатоты на 2,5 | |
| SU705685A2 (ru) | Однотактна лини задержки импульсов |