CS213997B1 - Pulse Synthesizer Connection - Google Patents
Pulse Synthesizer Connection Download PDFInfo
- Publication number
- CS213997B1 CS213997B1 CS310480A CS310480A CS213997B1 CS 213997 B1 CS213997 B1 CS 213997B1 CS 310480 A CS310480 A CS 310480A CS 310480 A CS310480 A CS 310480A CS 213997 B1 CS213997 B1 CS 213997B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- data
- selector
- harmonic
- flip
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Zapojení syntezátoru pro vytváření impulsových kombinací vzájemně vázaných harmonickými složkami vstupního sledu je složeno z lineárních nebo nelineárních obvodů a jejich kombinací. Na vstupu je selektor dat a selektor harmonické vazby, jejichž výstupy jsou spojeny s bistabilními klopnými obvody a registrem dat. Selektor harmonické vazby vybírá harmonickou frekvenci ze spektra vstupních impulsů.The synthesizer circuit for creating pulse combinations linked together by harmonic components of the input sequence consists of linear or nonlinear circuits and their combinations. At the input there is a data selector and a harmonic coupling selector, the outputs of which are connected to bistable flip-flops and a data register. The harmonic coupling selector selects a harmonic frequency from the spectrum of the input pulses.
Description
Vynález se týká zapojení syntezátoru impulsů vytvářejícího různé kombinace impulsů vzájemně vázaných harmonickými složkami vstupního sledu. Vzájemné relace jsou přitom volitelné.The invention relates to the connection of a pulse synthesizer producing different combinations of pulses interconnected by the harmonic components of the input sequence. Mutual relations are optional.
Ve známých zapojeních se pro výrobu či syntézu impulsů s volitelnými relacemi používají klopné obvody, zpožďovací linky, fázové závěsy a podobně. Nevýhodou známých zapojení je nedostatečná stabilita, nutnost nastavování časovačích obvodů, zpoždění či fázových a frekvenčních poměrů, jakož i přítomnost parazitní nestability a podobně, což v souhrnu prodražuje výrobu, snižuje kvalitu a zvyšuje nároky na výrobu i provoz.In known installations, flip-flops, delay lines, phase locks and the like are used to produce or synthesize pulses with selectable sessions. The disadvantages of known circuits are the lack of stability, the need to set timing circuits, delays or phase and frequency ratios, as well as the presence of parasitic instability and the like, which adds up to production costs, decreases quality and increases production and operation demands.
Nedostatky známých zapojení odstraňuje zapojení syntezátoru impulsů podle vynálezu.The drawbacks of the known circuitry are overcome by the circuitry of the pulse synthesizer according to the invention.
Předmětem vynálezu je zapojení syntezátoru impulsů vyznačené tím, že jeho vstupní svorka je připojena na selektor harmonické vazby a k selektoru dat, jehož první výstup je spojen se vstupem dat registru dat, zatím co druhý výstup selektoru dat je připojen na nulovací vstup registru dat a na nulovací vstupy bistabilních klopných obvodů, přičemž výstup selektoru harmonické vazby je spojen s hodinovým vstupem registru dat, jehož výstupy jsou připojeny nejméně na jeden vstup alespoň jednoho z bistabilních klopných obvodů.The object of the invention is to connect a pulse synthesizer characterized in that its input terminal is connected to a harmonic coupling selector and to a data selector, the first output of which is connected to the data register data input, while the second data selector output is connected to the data register reset input and inputs of the bistable flip-flops, the output of the harmonic coupling selector being coupled to the clock input of a data register whose outputs are connected to at least one input of at least one of the bistable flip-flops.
V zapojení podle vynálezu je na vstup připojen selektor dat SD a selektor harmonické vazby SHV. První výstup ze selektoru dat SD je spojen s prvním vstupem D registru dat RD a prvním vstupem klopného obvodu Kl, zatímco j.eho druhý výstup je připojen na třetí vstup N registru dat RD, na čtvrtý vstup NI prvního klopného obvodu Kl a na n-tý vstup Nn n-tého klopného obvodu Kn. Výstup selektoru harmonické vazby ŠHV je spojen s druhým vstupem H registru dat RD. První a druhý výstup tohoto registru je připojen na první a druhý vstup _1 , 2 prvního klopného obvodu Kl atd. až n-tý a n-tý výstup je připojen na n-tý a n-tý vstup n-tého klopného obvodu Kn.In the circuit according to the invention, an SD data selector and an SHV harmonic coupler are connected to the input. The first output from the SD data selector is coupled to the first input D of the data register RD and the first input of the flip-flop K, while the second output is connected to the third input N of the data register RD, the fourth input NI of the first flip-flop. th input Nn of the nth flip-flop Kn. The output of the harmonic bond selector is connected to the second input H of the RD data register. The first and second outputs of this register are connected to the first and second inputs 1, 2 of the first flip-flop K1, etc. to the n-th and n-th outputs are connected to the n-th and n-th input of the n-th flip-flop Kn.
Impulsy I přicházející na vstup A syntezátoru jsou připojeny na selektor dat SD a současně na selektor harmonické vazby SHV, Selektor dat provede výběr dat pro vstup dat Ď registru dat RD a v případě potřeby zajistí nulování registru dat RD či klopných obvodů K1 až Kn signálem dodávaným na nulovací vstupy N, NI ... Nn těchto obvodů. Data jsou přenášena registrem dat RD v rytmu určeném selektorem harmonické vazby SHV na jeho, jednotlivé výstupy. Z možných výstupů dat jsou dvs. výstupy připojeny na první a druhý vstup bistabilního prvního klopného obvodu Kl, z jehož výstupu se odebírají impulsy II, zatímco další výstupy registru jsou připojeny na další klopné obvody, z nichž například jedna dvojice je připojena na vstupy n a m n-tého klopného obvodu Kn produkujícího impulsy In ..., přičemž lze pro vstupy bistabilních klopných obvodů Kl až Kn použít libovolné kombinace dat, například jeden výstup registru lze připojit současně na několik vstupů klopných dbvodů.The pulses I arriving at the synthesizer input A are connected to the SD data selector and at the same time to the SHV harmonic selector. The data selector selects data for the RD data register data input and, if necessary, resets the RD data register or K1 to Kn data to the reset inputs N, NI ... Nn of these circuits. The data is transmitted by the RD data register in the rhythm specified by the SHV harmonic selector to its individual outputs. Of the possible data outputs are dvs. the outputs are connected to the first and second inputs of the bistable first flip-flop K1, whose output pulses II, while the other register outputs are connected to the other flip-flop, for example one pair is connected to the inputs of the n th flip-flop Kn producing the pulses In ..., while any combination of data can be used for the inputs of bistable flip-flops K1 to K3, for example, one register output can be connected to several flip-flop inputs simultaneously.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS310480A CS213997B1 (en) | 1980-05-04 | 1980-05-04 | Pulse Synthesizer Connection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS310480A CS213997B1 (en) | 1980-05-04 | 1980-05-04 | Pulse Synthesizer Connection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS213997B1 true CS213997B1 (en) | 1982-04-09 |
Family
ID=5370142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS310480A CS213997B1 (en) | 1980-05-04 | 1980-05-04 | Pulse Synthesizer Connection |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS213997B1 (en) |
-
1980
- 1980-05-04 CS CS310480A patent/CS213997B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4348640A (en) | Divide by three clock divider with symmertical output | |
| JPS6467029A (en) | Phase matching circuit | |
| ATE381051T1 (en) | METHOD AND DEVICE FOR COUPLING SIGNALS BETWEEN TWO CIRCUITS WORKING IN DIFFERENT CLOCK RANGES | |
| US5128673A (en) | Signal generator for generating a delayed clock signal | |
| GB1433050A (en) | Binary sequencegenerator compositions suitable for use in the production of porous building structu | |
| EP0235303A4 (en) | CLOCK PHASE SETTING SYSTEM. | |
| ATE14261T1 (en) | ELECTRONIC CLOCK SIGNAL GENERATORS. | |
| CS213997B1 (en) | Pulse Synthesizer Connection | |
| JPS5647125A (en) | Delay circuit | |
| KR910007266A (en) | Clock and Control Signal Generation Circuit | |
| US4648103A (en) | Flip-flop having divide inhibit circuitry to change divide ratio | |
| JPH03204951A (en) | Semiconductor device provided with burn-in circuit | |
| SU1723655A1 (en) | Pulse generator | |
| EP0246355A3 (en) | Error and calibration pulse generator | |
| JPS5654142A (en) | Timing generating circuit | |
| SU663114A1 (en) | Frequency divider with supplementary connections | |
| JPS5534518A (en) | Lsi parameter setting system | |
| SU1522396A1 (en) | Variable frequency divider | |
| JPS6432722A (en) | Parallel/serial converting circuit | |
| JPS57116431A (en) | Programmable logic array | |
| SU1506504A2 (en) | Frequency multiplier | |
| JPS5750137A (en) | Counter | |
| JPS55163691A (en) | Shift register | |
| JPS6476319A (en) | Data arranging circuit | |
| SU1378055A1 (en) | Synchronous divider of frequency by 9 |