CS207198B1 - Zapojení pro ladění programů - Google Patents

Description

Předmětem vynálezu je zapojení pro ladění programů, které řeší realizaci ladícího zařízení a jeho připojení k systému, při respektování možnosti úplně odpojit při normálním provozu ladicí zařízení od celého systému.

V praxi je ladění programů pro počítač řešeno rozličnými způsoby. U větších systémů je zpravidla k dispozici ladicí program, pomocí kterého může programátor sledovat průběh svého programu. U malých systémů je možno vystačit s hardwareovým ladicím zařízením, které umožňuje ručně zasahovat do činnosti daného systému. V dosud známých zapojeních hardwareového typu není zajištěna možnost odpojení ladicího zařízení při normálním provozu, a zvyšují se tak materiálové náklady celého systému.

Tuto nevýhodu odstraňuje zapojení podle vynálezu. Možnost odpojení ladícího zařízení od systému, který pracuje v normálním režimu, řeší zapojení pro ladění programů podle vynálezu, jehož podstatou je, že vstupní synchronizační linka je spojena s prvním výstupem bloku generace vstupního synchronizačního signálu ladicího zařízení a s prvním vstupem přijímače vstupního synchronizačního signálu procesoru, druhý výstup bloku generace vstupního synchronizačního signálu je spojen s prvním vstupem bloku generace hradlovacího signálu, jehož druhý vstup je spojen s výstupem bloku koincidence a jeho výstup je spojen s druhým vstupem přijímače vstupního synchronizačního signálu, jehož výstup je zapojen na vstup řadiče procesoru.

Výhodou tohoto zapojení je možnost odpojení ladícího zařízení od celého systému. Ladicí zařízení nemusí být tedy nutně součástí každého systému, a tak se dosáhne určité materiálové úspory.

Na připojeném výkresu je zapojení podle vynálezu.

Adresní sběrnice 1 je spojena s prvním vstupem 70 bloku 7 koincidence, se vstupem 100 adresního registru 10, s adresním výstupem 110 ladícího zařízení 11 a s adresním výstupem 90 procesoru 9. Výstupní synchronizační linka 2 je spojena s třetím vstupem 72 bloku 7 koincidence a s výstupem 81 řadiče 8. Vstupní synchronizační linka 3 je spojena s prvním výstupem 40 bloku 4 generace vstupního synchronizačního signálu a s prvním vstupem 60 přijímače 6 vstupního synchronizačního signálu. Druhý výstup 41 bloku 4 generace vstupního synchronizačního signálu je spojen s prvním vstupem 50 bloku 5 generace hradlovacího signálu, jehož druhý vstup 51 je spojen s výstupem 74 bloku 7 koincidence, přičemž jeho výstup 52 je spojen s druhým vstupem 61 přijímače 6 vstupního synchronizačního signálu. Výstup 62 bloku 6 generace vstupního synchronizačního signálu je spojen se vstuperti 80 řadiče 8 a výstup 102 adresního registru 10 je spojen s druhým vstupem 71 bloku 7 koincidence.

Funkce zapojení je následující: Aktivním signálem na hodinovém vstupu 101 se sejme do adresního registru 10 stop-adresa ze vstupu 100, která je zvolena na adresním výstupu 110 ladícího zařízení

11. Potom se neaktivním signálem na hodinovém vstupu 101 uzavře přístup do adresního registru 10,' stop-adresa zadaná z adresního výstupu 110 se zruší a procesor 9 se odstartuje. Řadič 8 vysílá i oignáiy na výstupní synchronizační linku 2 společně s příslušnými hodnotami adres na adresní sběrnici

1. Adresovaná jednotka připojená na sběrnici • například operační paměť, přídavné zařízení apod. po obdržení výstupního synchronizačního signálu vysílá signál na vstupní synchronizační linku 3, odkud se sejme přes přijímač 6 vstupního synchronizačního signálu na vstup 80 řadiče 8. V případě, že je povolena koincidence signálem na vstupu 73 bloku 7 koincidence, pochází při každém výstupním synchronizačním signálu na třetím vstupu 72 k porovnání adresy na adresní sběrnici 1 s hodnq• tou uloženou v adresnímregistru 10. V okamžiky ! shody se vysílá signál z výstupu 74 na vstup 51

Claims (1)

¹ _t PŘEDMĚT i' Zapojení pro ladění programů s ladícím zaříze- ~ i ním a s procesorem vyznačující se tím, že vstupní; synchronizační linka (3) je spojena s prvníq» ί výstupem (40) bloku (4) generace vstupního synchronizačního signálu ladícího zařízení (11) ! a s prvním vstupem (60) přijímače (6) vstupního synchronizačního signálu procesoru (9), druhý výstup (41) bloku (4) generace vstupního synchrobloku 5 generace hradlovadho signálu, což má za následek zablokování přijímače 6 vstupního syn• chronizačniho signálu signálem z výstupu 52. Řadič

8 neobdrží odpověď na výstupní synchronizační ; signál a nepokračuje v další činnosti. Nyní je možno přejít do režimu krokování po jednotlivých instrukcích programu a to aktivním signálem ha hodinovém vstupu 101 adresního registru 10. Krokování se provádí ruční generací signálů ha vstupní synchronizační lince 3 z bloku 4 generace vstupního synchronizačního signálu. Přitom dp; chází vždy ke zrušení hradlovadho signálu ňa výstupu 52 signálem na vstupu 50 bloku 5 generace hradlovadho signálu. Ke koinddend adres dojde v tomto režimu na každé adrese vyslané na adresní sběmid 1. Do normálního režimu lze přejít neaktivním signálem na vstupu 73 bloku 7 koincidence. V případě, že ladíd zařízení 11 je odpojeno qd systému, je přijímač 6 vstupního synchronizačníhb signálu trvale v propustném stavu a signály na vstupní synchronizační lince 3 procházejí na vstup • 80 řadiče 8. $

Možnost použití popsaného zapojení je v systé- : mu malého počítače nebo mikroprocesoru, který · pracuje se sběmid uvedeného typu. J

... . . _ .......... j

VYNÁLEZU ί i nizačního signálu je spojen s prvním vstupem (50) bloku (5) generace hradlovadho signálu, jehož druhý vstup (51) je spojen s výstupem (74) bloku (7) koincidence a jeho výstup (52) je spojen s druhým vstupem (61) přijímače (6) vstupního synchronizačního signálu, jehož výstup (62) je zapojen na vstup (80) řadiče (8) procesoru (9).