CS199407B1 - Injection integrated circuit - Google Patents

Injection integrated circuit Download PDF

Info

Publication number
CS199407B1
CS199407B1 CS779005A CS900577A CS199407B1 CS 199407 B1 CS199407 B1 CS 199407B1 CS 779005 A CS779005 A CS 779005A CS 900577 A CS900577 A CS 900577A CS 199407 B1 CS199407 B1 CS 199407B1
Authority
CS
Czechoslovakia
Prior art keywords
transistor
electrode
integrated circuit
ele
substrate
Prior art date
Application number
CS779005A
Other languages
English (en)
Inventor
Artases R Nazarjan
Vjaceslav J Kremlev
Viljam N Kokin
Viktor I Sladkov
Boris V Venkov
Vadim V Lavrov
Original Assignee
Artases R Nazarjan
Kremlev V J
Kokin Viliam N
Viktor I Sladkov
Boris V Venkov
Vadim V Lavrov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from SU772441385A external-priority patent/SU602055A1/ru
Priority claimed from SU772537101A external-priority patent/SU646391A1/ru
Application filed by Artases R Nazarjan, Kremlev V J, Kokin Viliam N, Viktor I Sladkov, Boris V Venkov, Vadim V Lavrov filed Critical Artases R Nazarjan
Publication of CS199407B1 publication Critical patent/CS199407B1/cs

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091Integrated injection logic or merged transistor logic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
    • H03K19/09414Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors with gate injection or static induction [STIL]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
    • H03K19/09418Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors in combination with bipolar transistors [BIFET]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213Channel regions of field-effect devices
    • H10D62/221Channel regions of field-effect devices of FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401Combinations of FETs or IGBTs with BJTs
    • H10D84/403Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H10D84/409Combinations of FETs or IGBTs with lateral BJTs and with one or more of diodes, resistors or capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211Design considerations for internal polarisation
    • H10D89/213Design considerations for internal polarisation in field-effect devices
    • H10D89/217Design considerations for internal polarisation in field-effect devices comprising arrangements for charge injection in static induction transistor logic [SITL] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Vynález se týká injekčního integrovaného obvodu, zahrnujícího proudový generátor a n-kanálový tranz^tor, řízený elelctrickým polem. jehož hradlo je · spojeno s proudovým generátorem a vstupní elektrodou obvodu, elektroda S je iizemněna a elektroda D spojena s výstupů elektrodou obvodu.
Vynález má vztah. k oblasU mikroelektroniky a tý se, přesněji řečeno·, · injekčních. integrovaných obvodů s vysokým stupnem integrace,. je-ž jsou určeny předevéím k použití v WslZových zařízeních.
Jsou známy injekční integrované obvody zahrnující proudový generátor a n-kanálový tranzistor řízený eleVrZkým polem. jehož hradlo je spojeno s proudovým generátorem a vstupní elektrodou obvodu. elektrodaS je uzemněna a elektroda D je spojena s výstupní elektrodou obvodu.
Známé injekční inťegrované obvody jsoupoměrně pomalé. což je dáno nahromaděním nadbytečného náboje noettelů. injeVovaných p-n přecho<3em hradlo-elektroda S. v oblasti elelctrody S. * V daném obvodu se při ke zkrácení <3oby nabZ jení kapacit struktury potřebném zvýšení naMjecZo proudu zvyšuje nátoj. nahromaný v oblasti elelrtroty Ό. a m narůstá doba. Verá je potrébnd pro jeho vymizení. t.j. narůstá celková doba zpní v sepnutí obvodu. Vedle toho se takový obvocl vyznačuje též poměrně velkou plochou. vymezenou bočnZ zaběhnutím pod maskující tyattčník íměpři formování hradla tranurietoru řízeného elektriclcým polem. a též nutností, rezervy potřetaé ke spojení onek fotošablony pro kontakty s hradlovou oblastí i oblastí elektrody D a okének fotošablorxy.pro difúzi příměsí do hradlové oblasti při formování oblasti elektrody D. .
Základním cílem tohoto vynálezu je zvýšení rychlosti činnosti injekčního integrovaného - obvodu.
Druhým cílem tohoto vynálezu je zvýšení hustoty stavby injekčního integrovaného obvodu.
Podstata vynálezu spočívá v-tom, že v injekčním integrovaném obvodu, • zahrnujícím proudový generátor a n-Vnátavý . taanztatar řízený eZVrZkým polem, jehož hradlo je spojeno s proudovým generátorem a vstupní ' elektrodou obvodu, elektroda S uzemněna a elektrod 'D . spojena s výstupní eleHrofou obvodu, je podle 'vynálezu hrac!la taanz.Ztoru řízeného eleVrZkým polem provedeno v p^obě nejméně jednoho neZjeVujtaZo usmeróujtáho . kontaktu. *>
K rozšíření funkcionálních možností ^vodu je účelné, aby tranzZtar řízení elektrickým polem byl proveden s dvěma neinjeVujícími ' kontakty a byla , zavedena doplňková vstupní elektroda, přičemž druhý kontakt je třeba spojit s touto doplňkovou vstupní elektrodou.
Ke zvýšení hustoty stavby injekčního integrovaného obvodu je účelné použít na místě proudového generátoru bipolární tranzistor s kovovým kolektorem, společným' s hradlem ' tranzZtaru řízeného elektoiclcýin polem.
Je rovněž ' účeZé provit Ztagrovaný . obvod jako polovod^^ou staukturu s proudovým generátorem v podo bipolářtího planárntoo tranzistoru a s planárnZ trenzZZrem řízeným elelctrickým polem s hradlovou ' obílast^ umtatanou na povrchu podložky a s kovovými spojí, uvnito 'obvodu, rozZženými na maskujícim dielektriku; hradlové oblast taanzZtoru řízeného elektrickým polem je třeba provést v podobě úsekú vni^rách o^odových spojů, umZtený^ na nemaskovaných ilse^ch povrchu podložky a ctoánených shora dialektrikem, nad nZž je umírána oblast elektrod D tatovým zsobam, aby vytvářela ohmický kontakt s p^lo^ou . v úseku pOkrývaném . o^astml prostarov^o náboje neZjeVuj^ cZh . usměrňujících kontaVů hradlovýZ oblastí.
Pro zjednodušení technologie je účelné umístit v podložce integrovaného otoodu, ve vz^lenosti od svrchu, která nepřesahuje tloušťku vrstvy prostarového náboje neZjeVujZZo usměrňujicího kontaktu hradZvé oblast, držkovou oblast opačného typu vodivosti, než je typ vodivosti podložky, a to takovým . způsobem, aby tato doplňková oblast zcela překryta ohmZ^ kontakt elektrody D s podložkou.
V dalším textu . je tanto vynález vysvětleh ' popZem konkrátnZh varZnt jeho provedeš a ' přiloženými výkresy ' ' na nZhž podle vynálezu pOdstavuje obr. 1 základní elektrické schéma injekčního integrovaného obvodu, - logického ventilu NEBO-NE”, obr. 2 schematicky polovodičovou . strukturu téhož ventilu, jako je na obr. 1, a to pO poUedu shora, obr. 3 . sdíematacky potavo^fovou struVuru téhož ventilu jako na obr. 1, a to v p&čnán řezu, obr. 4 scliematZky rlovo^čovou struVuru ventílu s ' dvěma vstupy, s proudovým generátcram, provedeným jako bípolárni tranzistor smetalickým kolektorem, společným s hrad3 lem tranzistoru řízeného elektrickým polem, a to v pohledu shora, obr. 5 schematicky planární polovodičovou strukturu tranzistoru řízeného elektrickým polem 3 hradlovými oblastmi provedenými v podobě úseků vnitřních obvodových spojů, a to v příčném řezu, obr. 6 schematicky polovodičovou strukturu tranzistoru řízeného elektrickým polem-s doplňkovou oblastí opačného typu vodivosti, než je typ vodivosti substrátu, a to v příčném řezu.
Na obr. 1 je uvedeno základní elektrické schéma jedné'z variant vynálezu navrhovaného-logického integrovaného obvodu - logického ventilu..
Logický ventil zahrnuje proudový generátor, provedený jako bipolární tranzistor 1J jehož emitor 2 je spojen s elektrodou Д napájecího obvodu (na obr. 1 není uveden), báze Д je spojena se zemnící elektrodou g a kolektory 6 а в' jsou odpovídajícím způsobem spojeny se vstupními elektrodami 1 a logického ventilu. Logický ventil zahrnuje kromě toho n-kanálový tranzistor, řízený elektrickým polem S s oblastí £ elektrody S, spojenou se zemnící elektrodou g, s oblastí 10 elektrody D, spojenou s výstupní elektrodou 11 a hradlovými oblastmi 12 a 12/, provedenými jako něinjektovací usměrňující kontakty a spojenými odpovídajícím způsobem se vstupními elektrodami 7 a 7z logického ventilu.
Ve variantě obvodu podle obr. 1 je hradlo oblasti 12 a 12 z tranzistoru 8, řízeného elektrickým polem, provedeno jako dva neinjektující usměrňující kontakty, přičemž druhý kontakt je spojen s doplňkovou vstupní elektrodou 2Z· . Na obr. 2 je schematicky bez měřítka znázorněna polovodičová struktura téhož logického ventilu jako na obr. 1.
Označení základních prvků na obr. 2 je shodné s označením na obr. 1. Proudový generátor,, provedený jako bipolární tranzistor 1 a tranzistor 8 řízený elektrickým polem, je zaformován ve společném polovodičovém substrátu
13. majícím n-typ vodivosti, přičemž bázová oblast £ tranzistoru 1 a oblast 2 elektrody S n-kanálového tranzistoru 8 řízeného elektrickým polem jsou společné.
Na obr.. 3 je schematicky znázorněna tatéž polovodičová struktura jako na obr. 2, rovněž označení základních prvků je shodné s označením na obr. 2. Oblast 10 elektrody D tranzistoru 8 řízeného elektrickým polem je umístěna mezi neinjektujícími usměrňujícími kontakty hradlových oblastí 12 a 12z, čárkovaně jsou znázorněny hranice vrstev prostorového náboje usměrňujících kontaktů hradlových oblastí 12 a 12' v substrátu 13»
Na obr. 4 je schematicky znázorněna polovodičová struktura logického ventilu s dvěma vstupy, 8 proudovým generátorem v podobě bipolárního tranzistoru a metalickými kolektory, jež jsou společné s hradly tranzistoru řízeného elektrickým polem. V dané struktuře jsou metalické kolektory баб* bipolárního tranzistoru společné s hradlovými oblastmi 12 a 12z, provedenými v podobě přechodů kov-polovodič typu diod Schottkyho.
’ 199407
- 4 Zvýšení ’ hustoty stavby integrovaného obvodu se v dané konstrukci dosahuje tím, že jsou výše uvedené oblasti kolektorů' 6, в' a hradel ' 12, 12' společné a jsou tím tedy odstraněny spoje mezi kolektory 6 a 6' s hradlovými oblastmi 12 a 12 . Je třeba poznamenat, že takové.provedení společných oblastí je možné díky realizaci proudového generátoru v podobě bipolárního tranzistoru s metalickým kolektorem. '
Na obr. 5 je schemaHcky znázorněna planární po^vod^ové stru^ura ' n-kanálového tranzistoru 8 řízeného elektrickým polem, patřící do sestavy integrovaného obvodu logického ventilu, jehož základní elektrické schéma je uvedeno na obr. 1. Zbývající část obvodu může být provedena tak, jak to ukazuje obr. 4.
Vynálezem navrhovaná konstruk:ce int.egrovan^o obvodu s tranzistorem řízeným elektrickým polem s hradlovými oblastmi v podobě neinjektujících kontaktů umožnila provést hradlové oblasti ' 12 a 12/ v podobě úseků s vnitřními kovovými spoji obvodu 14, spočívajícími na úsecích substrátu 13« jež nejsou zakryty maskujícím*dielektrikem 15. Takové .provedení konstrukce zajišťuje možnost zhotovení hradlových oblastí 12 a 12 ' současně se zhotovením první vrstvy spojů uvnitř obvodu daného.integrovaného obvodu.
Umístění oblasti 10 elektrody D nad dielektrikem 16. chrtoZZ spoje 14· uvnitř obvodu, umožňuje zhotovovat oblast . 10 elektrody . D současně se zhotovením druhé vrstvy spojů uvnitř obvodu (na obr. 6 nejsou uvedeny) · daného integrovaného obvodu.
Na obr. 6 je schematicky znázorněna polovodičová stouUura ještě jedné varianty provedení tranzistoru řízeného'elektrickým polem, který je součástí struktury navrhovaného integrovaného obvodu podle vynálezu. Struktura se liší od struktury výše popsané a znázorněné . na obr. 5 tím, . že má doplňkovou oblast
17. umístěnou na substrátu 13 - ve vzdálenosti a od · povrchu,·přičemž tato vzlenost nepresahuje. tloušťku vrstvy prostorového náboje nezjevujícího usmerňujZZo kontaktu hradlové oblasti 12. Oblast 17. je typu vodivosti, který je opačný typu. vodivosti. substrátu 13. v daném případe p-typu vodivosti. . Oblast 17 je. umístěna Ztovým . způsobem, aby zceZ . pokrývala ohmZký kontakt 18 oblasti D se substrátem 13· Zavedení doplňkové oblasti 21 umožňuje.zvětšit vzdálenoat mezi hradlovými ' oblastmi 12 a 12' a zjednodušit technologii zhotovení Ztegrovan^o obvodu v důsledku zmírnění požadavků na fotoSablonu, která se . používá při formoval hrabových oblastí.
Injekční integrovaný obvod (logický ventil) pracuje následujícím způsobem. Emitorová oblast 2 bipolárního.tranzistoru 1 injektuje díry do bázové oblastí 4, jež se pro bázovou oblast £ . jeví jako minoritní nositelé náboje. Tito nositelé náboje se komuZjí oWastmi kolektorů 6 a ' 6' . Podle napětí na . vstupních elektroch 2 a , 1' m№e být Z^cký ventil v jednom z následujících stavů.
Buůe-li na o vstupní elektrody 2 a 2* povedeno nhke napětí, blZké poZncZlu zem^^ pak nosheW náboje, VmuZjící se echody ob!astí
- 5 199407 kolektorů 6 a 6' ,·. ' stékají na . zem*. Výstupní elektroda 11 při tom nemá galvanickou vazbu se zemí - elektrodou 2> a je-li_ ventil napojen na analogový ventil ·(na obr. 1 není uveden), pak na elektrodě 11 bude přítomno vysoké nappěí, rovnnjící se uvolňovacímu napětí přechodu mezi hradlovými oblastmi 12 a 12' a oblastí £ elektrody S.
Přerušení uvede^ galvanické vazby· nastane · v důsledku překytí úseku substrátu 13., umístěného mezi elektrodami 11 a 2> a to vrstvami prostorových, nábojů · uzavřených přechodů mezi hradlovými oblastmi 12, 12' a oblastí *' elektrody S (vrstvy prostorových nábojů jsou uvedeny na obr. · 3 čárkovaně) . .
Budeeli ke vstupním elektoodám 2 a i' přivedeno vysoké nappěí, přesahující uvolňovací napětí přechodů mezi hradlovými oblastmi 12, 12' a oblastí 2 elektrody S,· pak existuje mezi elektrodami 11 a 2· galvanická vazba a napětí na výstupu logického členu bude blízké napětí ·na elektrodě 2 země. Uvedená galvanická vazba je zabezpečena zmenšením rozměrů oblasti prostorového náboje přechodů · mezi hradlovými oblastmi 12, 12 ' ΘΜ.β^ί % elektrody S při zvětšení napětí na vstupních elektrodách . i a
Buud-li k jedné ze vstupních elektrod ' 2 nebo z' přivedeno nízké napětí, pak existují dvě možn^si. První - jestliže měrný odpor obb-asli· 10 a vzdálenost L· mezi hradlovými oblastmi · 12 a 12' (obr. 2) jsou voleny tak, aby šířka vrstvy prostorového náboje přechodu·mezi hradlovými oblastmi 12 a 2 byla vetší nebo rovna vzdálenosti L. Druhá - jestliže šířka vrstvy prostorového· náboje uvedeného přechodu · je · menší než vzdálenost L. V prvém případě existuje elektrická galvanická vazba mezi elektrodami 11 a 2, v druhém · případě galvanická vazba · mezi · elektrodami 11 a zemí (elektrodou 5) neexistuje.
Takovýmto způsobem můženavrhovaný · logický · člen v závislosti na strukturně-topologických parametrech (hodnotě L a měrném odporu 10 ) plnit logickou funkci NEBO-NE nebo A-NE. ·
Zvýšení rychlosti v činnooti daného · logického členu se dosáhne díky použžtí neinjektujících usmetrudících kontaktů - přechodů kov-polovodič jako hradlových sblastí 12 a 12' ·a kolektorových omastí 6 a б'. Tím, že nenastává injektování minoritních n^^^ítelů náboje z hradlových objatí 12 a 12 nedochází k nahromadění přebytečného náboje v oM-asti .12, čímž se výrazně zkracuje doba přechodových dějů v logickém ven^lu při přechodu ze · stavu otevřeného do stavu uzavřeného.
Zvláštnost činnooti integrovaného obvodu s tranzisooeem řízeným elektrckkým polem, uvedeného na obr. 6, spočívá v následujícím. Doplňková oblast ' brání průchodu proudu od ·výstupní elektrody 11 k oblasti 2 ' elektrody
S· · ve kolmo k povrchu integrovaného obvodu a zabezpečuje, aby dráha , proudu procházela rovnoběžně s povrchem. Jestliže je na hradlových oblastech a 12' · příoomen nízký potenniál, vrstva prostorového náboje překrývá cestu · průchodu proudu, neboť doplňková 17 · zcela překrývá ohmický kon199407
- 6 takt oblasti 10 . elektrody D. Oblast 17 může být spojena se zemí nebo na ní. může, -být pří.vedeno posunutí napětí - predpetí od doplňkového zdro• v , je napetí.
Vynálezem navrhovaný integrovaný obvod se vyznačuje technologičností a může být zhotoven plenární technolog^, jak s použitím ' ephaxn^ foló-í,. tak i bez nich. , .
široké funkcionální možnosti a vyso rychlost činnosti . umořuje široké vvuž^í integrovaného obvodu podle vylezu při sestavován velkých ^tegrovaných obvodů s vysokou.hustotou prvků na . krystalu.
Předmět ’ vynálezu

Claims (5)

  1. Předmět ’ vynálezu
    1. Injení wtegrovaný obvod,· obsahující prosový generótor a n-kanálový tranzistor - řízený élekto^lcým pólemj jehož hradlo je spojeno s proudovým generátorem a vstupní elektrodou obvodu, elektroda - S uzemněna-a elektroda B spojená s výstupní ’ elektrodou obvodu, vyznačující se tím, žě hradlo (12) tranzistoru (8) řízeného elektn^ým polem je proveden.o ve formě nejméně jednoho ne^jektujícíto usm^rtovac^o^ontak^u.
  2. 2. Injekční integrovaný obvod ' podle bodu 1, vyznačující se tím, žé tranz^tor. (8) řízený elektrickým polem obsahuje dva neinjektující konakty a dopkovou vstupní elektrodu (7') , přemž druhý kontakt je spojen - s doplňkovou vstupní elektrodou ( 1') .
  3. 3. Injekční integrovaný obvod podle bodu 1, ..vyznačující se tím, že jako proudový generátor je použit bipolární tranzistor (1) s metalickým kolektorem (б, ' 6') , společným s hradlem (1^ 12') tranzistoru Í8) řízeného · e^ktrickým polem. ‘
  4. 4· Injekční integrovaný obvod.podle Bodu 1, vyznačující . se'tím, že na povrchu substrátu (13) umístěné hra.dlové otoasti (1^ 12 z) tranzistoru (8) řízeného ele^nckým polem, provedeného jako planárn^. jsou provedeny v podov v v be úseků kovových, na maskujícím dielektriku (15) umístěných, vnitrních spojů obvodu (14^ a . to úseků přesahujících na nemaskované . úseky povrchu substrátu (13). a . chráněné ’ shora dielektrikem (16^ nad núrá je urás^na -oWast (10} elektrody. D vytvářející ohmický kontakt (18) se substrátem (13) na úseku ekrývaném oblastmi prostorového náboje n^nje^ujíc^h uaměrňujících kontakhradlových oblasU (1^ l2'^ přičemž proudový gener^or . je proveden v podobě planárního bipolárního tranzistoru (1).
  5. 5. Injekční integrovaný obvod podle bodu 4, vyznačující se tím, že v substrátu (13) je ve vz^lenos^ ( a ) po .povrchu,. neevyšující ^oušťku vrstvy prostorového nábojejneinjektujíctao usměrňujícího ko^aktu hradlové oblasti elektrody S, umístěna doplňková oblast. (17) typu vodivosti, který je opačný typu vodivosti substráty přičemž doplňková oblast zcela .ekrývá ohmický kontakt (18) oblasti (10) elektrody ·D ’ se substrátem (13)·'
    OPRAVA ' ''' popíšu vynálezu к autorskému osvědčení č. 199 407 ~ (51) Hlt. СР — H 911 27/00
    V popisu vynálezu к autorskému osvědčení č. 199 407 má být4 v záhlaví:
    Správně: „(32) (31) (33) Právo přednosti Od 08 01 77 (2441385).
    . · od 01 11 77 (2537101)
    Od 11 11 77 (2537006)
    Svaz sovětských, socialistických republik“
    CKAD PROVYNAI.EZYA OBJEVY
CS779005A 1977-01-06 1977-12-29 Injection integrated circuit CS199407B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SU772441385A SU602055A1 (ru) 1977-01-06 1977-01-06 Интегральный логический элемент
SU772537101A SU646391A1 (ru) 1977-11-01 1977-11-01 Полевой транзистор
SU2537006 1977-11-11

Publications (1)

Publication Number Publication Date
CS199407B1 true CS199407B1 (en) 1980-07-31

Family

ID=27356306

Family Applications (1)

Application Number Title Priority Date Filing Date
CS779005A CS199407B1 (en) 1977-01-06 1977-12-29 Injection integrated circuit

Country Status (9)

Country Link
JP (1) JPS53108291A (cs)
CH (1) CH616276A5 (cs)
CS (1) CS199407B1 (cs)
DD (1) DD136907A1 (cs)
DE (1) DE2800335A1 (cs)
FR (1) FR2377123A1 (cs)
GB (1) GB1565918A (cs)
NL (1) NL7800046A (cs)
PL (1) PL119495B1 (cs)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540051A (en) * 1978-09-12 1980-03-21 Mitsubishi Electric Corp T-joint and production thereof
JPS573651Y2 (cs) * 1979-10-08 1982-01-22
GB2130790B (en) * 1982-10-26 1986-04-16 Plessey Co Plc Integrated injection logic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2321796C2 (de) * 1973-04-30 1982-07-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Feldeffekttransistor
JPS5811102B2 (ja) * 1975-12-09 1983-03-01 ザイダンホウジン ハンドウタイケンキユウシンコウカイ 半導体集積回路

Also Published As

Publication number Publication date
PL203827A1 (pl) 1978-10-23
PL119495B1 (en) 1982-01-30
GB1565918A (en) 1980-04-23
NL7800046A (nl) 1978-07-10
FR2377123B1 (cs) 1980-05-16
JPS53108291A (en) 1978-09-20
CH616276A5 (en) 1980-03-14
DD136907A1 (de) 1979-08-01
FR2377123A1 (fr) 1978-08-04
DE2800335A1 (de) 1978-07-13

Similar Documents

Publication Publication Date Title
US6133607A (en) Semiconductor device
US5559348A (en) Semiconductor device having insulated gate bipolar transistor
US7518209B2 (en) Isolation of a high-voltage diode between a high-voltage region and a low-voltage region of an integrated circuit
US10249623B2 (en) Semiconductor integrated circuit
JPH055382B2 (cs)
KR20090051611A (ko) 전력 반도체 소자
US5072267A (en) Complementary field effect transistor
US6525383B1 (en) Power MOSFET
CS199407B1 (en) Injection integrated circuit
KR100442462B1 (ko) 전면에 차단층이 배치된 에미터 영역을 가지는 전력용반도체 소자
DE112014006726T5 (de) Halbleitervorrichtung, Leistungsmodul, Stromrichtvorrichtung, Fahrzeug und Schienenfahrzeug
JP3872827B2 (ja) 高耐圧半導体素子
CN105895529A (zh) 半导体器件制造方法及半导体器件
US4584593A (en) Insulated-gate field-effect transistor (IGFET) with charge carrier injection
CN109346466B (zh) 半导体结构和驱动芯片
US4641163A (en) MIS-field effect transistor with charge carrier injection
HUP0300366A2 (en) Monolithically integrated semiconductor component
EP0109692A1 (en) Semiconductor device for a MOSFET
JPS62217664A (ja) 半導体装置
JPH01251755A (ja) サイリスタ
WO1994015365A1 (de) Feldeffektgesteuertes halbleiterbauelement
JPH01238172A (ja) Mos型半導体素子の製造方法
JPS6436060A (en) Static electricity protective device of mis integrated circuit
JPS6066473A (ja) Mos型半導体装置の入力保護回路
JPS59225A (ja) 双方向性制御回路