CN87108030A - 莫来石陶瓷多层基片及其生产方法 - Google Patents

莫来石陶瓷多层基片及其生产方法 Download PDF

Info

Publication number
CN87108030A
CN87108030A CN87108030.3A CN87108030A CN87108030A CN 87108030 A CN87108030 A CN 87108030A CN 87108030 A CN87108030 A CN 87108030A CN 87108030 A CN87108030 A CN 87108030A
Authority
CN
China
Prior art keywords
coatings
substrate
millite
conductor
ceramic multi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN87108030.3A
Other languages
English (en)
Other versions
CN1006356B (zh
Inventor
石原昌作
藤田毅
黑木乔
槌田诚一
户田尧三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN87108030A publication Critical patent/CN87108030A/zh
Publication of CN1006356B publication Critical patent/CN1006356B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及莫来石陶瓷多层基片,更具体地涉及适用于安装诸如各种LSI芯片等小型电子元件的莫来石陶瓷多层基片,其目的在于提供一种在基片各表面上有高接合面可靠性的镀膜层的莫来石陶瓷多层基片和生产该基片的方法,其特征是,在各布线导体上形成由镍和硼组成的镀膜层、用于保护各布线导体或各电子元件的焊接面。利用这种结构,能够避免在各引线端部处镀膜的隆起和基片各表面上出现裂纹。

Description

本发明涉及莫来石陶瓷多层基片,更具体地说,它涉及在基片各表面上具有各镀镍导体的莫来石陶瓷多层基片。
由于陶瓷多层基片的高的接合面可靠性并且能够减小其尺寸,所以至今一直把各陶瓷多层基片作为用于安装诸如大规模集成电路芯片等小型电子元件的电路基片。由莫来石作为主要成分而构成的莫来石陶瓷多层基片是上述电路基片的一个例子,并且可以用和生产普通氧化铝陶瓷多层基片相同的方法来生产这种基片,如美国专利第4,460,916中所公开的。即,用有机树脂将陶瓷原材料粉末粘合在一起、以制备一种陶瓷生坯片(下文将称其为“生坯片”),接着对生坯片进行通孔成形和印刷、以形成各布线导体,然后在预定的温度下烧制、以获得一种多层基片。此后,为了保护基片各表面上的各导体以及各电子元件的焊接面,对基片各表面上的各导体进行镀敷。该镀敷工艺一直是用化学镀的方法镀敷一层由镍和磷构成的薄膜。然后,对镀膜进行热处理、再对该基片进行各电子元件的低温焊接连接。热处理必须在600℃或更高的温度下进行,以便获得基片各表面上的各布线导体对镀膜的良好的附着力。
在先有技术中,没有对热处理过程中镀膜的收缩作充分的考虑,因此至今所用的由镍和磷构成的镀膜存在这样一些问题、以致于化学镀之后的热处理使各引线端部处的镀膜隆起,并且在极端情况下使多层基片各表面上的莫来石体中出现一些裂纹。由于在各引线端部上并且也在各裂纹上、各电子元件与多层基片之间热膨胀系数的差别,所以各引线端部处镀膜的隆起或者各裂纹的出现导致热应力的集聚,这就大大缩短了所述接合面的寿命、并且降低了各电子元件的焊接面的可靠性。
另一方面,在日本专利申请公开第61-59889号中公开了一种把使用以硼做基质的还原剂的化学镀镍用于氧化铝基片的例子,其中完全没有考虑莫来石陶瓷多层基片的情况。
本发明的目的是要提供一种带有高连接可靠性的镀膜层的莫来石陶瓷多层片以及生产这种基片的方法。
本发明的这一目的可用一种莫来石陶瓷多层基片来达到,该基片包括一块由莫来石陶瓷作为主要成份而构成的多层基片,在该多层基片上形成的各布线导体以及在各布线导体上形成的、由镍和硼组成的镀膜层,其中所述镀膜层由97.0%至99.99%的镍(按重量计)和3.0%至0.01%的硼(按重量计)组成,具有1.0至10微米的厚度并且通过在600℃至1,000℃温度下的热处理能够避免裂纹的出现。
当该镀膜层由98.0%至99.99%的镍(按重量计)和2.0%至0.01%的硼(按重量计)组成并且具有1.0至8.0微米的厚度时、以及当在600℃至1,000℃温度下进行热处理后,能够获得预防不好的连接性能的良好效果。
下面将对本发明进行详细的描述。
正如本发明的背景中所提到的、在热处理过程中,当镀膜层经历从非结晶态相变到Ni和Ni3P时,由于其体积减小而引起的由镍和磷组成的镀膜层的收缩、导致热处理之后各引线端部处镀膜的隆起以及所述陶瓷多层基片各表面上出现一些裂纹。在低于800℃的热处理温度下,由92%至99%的镍(按重量计)和8%至1%的磷(按重量计)组成的镀膜层的收缩率是0.9%至0.5%。在莫来石陶瓷多层基片各表面上的各导体上形成镀膜层之后,由于所述收缩而出现应力,从而引起各引线端部处镀膜的隆起以及在该基片各表面上出现一些裂纹。因此,为了避免在各引线端部处镀膜的这种隆起以及各裂纹的出现,必须提供这样一种镀膜层,即,一种在热处理期间,其伴随相变而产生的应力是弱的镀膜层。更准确地说,必须提供一种镀膜层,其与相变同时出现的收缩率是低的、并且其硬度也是低的。为此目的,镀膜层必须由尽可能纯的镍组成,即,必须含有尽可能低的磷含量,但是用化学镀的方法把所述磷含量减小到小于1%(按重量计)实际上是非常困难的。因为存在一些电绝缘布线图案,所以对基片表面上所有导体都采用电镀镍的方法也是不可能的。
本发明者已经证明,由镍和硼组成的镀膜作为这样一种镀膜是有效的:该镀膜在热处理后其伴随相变而产生的收缩率是低的,并且其硬度也是低的。该镀膜的合适的成份范围是98.0%至99.99%的镍(按重量计)和2.0%至0.01%的硼(按重量计)。在不高于1000℃的热处理温度下、在该成份范围内,所述镀膜的收缩率不大于0.5%。热处理之后,该镀膜的硬度不大于由镍和磷组成的普通镀膜的硬度的2/3。然而,实验已经证明,当热处理温度超过1000℃时,其收缩率大于0.5%、并且在各引线端部处出现象在先有技术中那样使镀膜隆起的趋势。因此,超过1000℃的热处理温度是不合乎要求的。
因为镀膜的收缩产生应力,所以镀膜的厚度越小越好(归因于其收缩作用);但是,镀膜层的厚度必须大到足于完整地复盖所有导体表面。因此,镀膜层最好具有不大于8.0微米的厚度,确切地说,1.0至8.0微米。
图1是根据本发明的莫来石陶瓷多层基片的横截面图,该基片具有由镍和硼组成而在布线导体上形成的镀膜层。
图2是根据本发明的莫来石陶瓷多层基片的横截面图,该基片具有在由镍和硼组成的镀膜层上形成的金镀膜层。
在图1和图2中,标号1、2、3和4分别表示基片、布线导体、Ni-B镀膜层和金镀膜层。
下面将参考各实施例和比较实施例来详细地描述本发明。
实施例1
把100克由70%(按重量计)的莫来石粉末(其颗粒尺寸不大于几微米)和30%(按重量计)的堇青石及二氧化硅组成的陶瓷粉末作为烧结剂与8克聚乙烯醇缩丁醛作为有机粘合剂以及45克由三氯乙烯、四氯乙烯和丁醇组成的共沸点混合物作为溶剂掺合在一起、并且在球磨机中充分混合、以制备一种其中均匀分布着陶瓷粉末的生浆。接着,用减压搅拌的方法对该生浆清除气泡、以便从生浆中去除气泡,然后用刮片浇注机把它做成薄片、以制备具有0.25毫米厚度的生坯片。切去这样制备的生坯片的园周毛边、做成一种200平方毫米的生坯片。此外,为了各种布线的垂直连接,用具有一些碳化钨针的穿孔冲模做出一些穿过该生坯片的通孔。
然后,形成布线图案。首先将叙述作为布导体材料的钨膏的制备。
把80克具有1.5微米的平均颗粒尺寸的钨粉、3克作为有机粘合剂的乙烯纤维以及17克作为溶剂的二甘醇加在一起、然后在碾磨机和三辊捏和机中捏和,并且用正丁基卡必醇调整该混合物的粘度。
然后把钨膏填入穿过生坯片的各通孔中,并且用丝网印刷法在生坯片表面上形成布线图案。同样,用丝网印刷法在准备迭加在一起的各个生坯片上形成各种预定的布线图案。
然后,把已形成布线图案的各生坯片彼此迭加、接着在150公斤/平方厘米的压力下、同时在100℃的温度下加热压制、以制备一种叠层结构。再对如此制备的生坯片叠层结构进行烧制、以得到一种莫来石陶瓷多层基片。该烧制工艺是在箱式电炉中1,600℃的高温下的氮气、氢气和水蒸气的混合气体气氛中进行的。
然后,用化学镀镍法在已烧制的莫来石陶瓷多层基片两个表面的各导体部分上形成由99.5%的镍(按重量计)和0.5%的硼(按重量计)组成的、4微米厚度的镀膜层,接着进一步用化学镀方法在已如此形成的镀膜上形成0.2微米厚度的金镀膜层。然后,在氮和氢的混合气体气氛中以850℃的高温对已镀镍的莫来石陶瓷多层基片加热、以对各镀膜进行热处理。
用扫描电子显微镜检验经过热处理的莫来石陶瓷多层基片的各表面,结果表明,在基片上既不存在各引线端部处各镀膜的隆起、也未出现各裂纹。
然后在-25℃和150℃之间对安装了大规模集成电路芯片的基片进行热循环试验、以便试验莫来石陶瓷多层基片和各大规模集成电路芯片之间的接合面的寿命,结果表明:即使在3,000次循环之后也未出现不可靠的接合面。实验证明:这种成份的镀膜的收缩率是0.3%。在图1中示出了根据本发明的这个实施例制备的莫来石陶瓷多层基片的横截图,而在图2中示出了根据本发明的这个实施例的、具有在镍-硼镀层上形成的金镀层的莫来石陶瓷多层基片的横截面图。
比较实施例
用化学镀的方法在用与实施例1中相同的方法(直至烧制步骤)制备的已烧制的莫来石陶瓷多层基片两表面上形成由98%的镍(按重量计)和2%的硼(按重量计)组成的、厚度达4微米的镀膜层,然后用与实施例1中相同的方法对已镀膜的基片进行镀金和热处理。再检查热处理后的基片的各表面。实验结果表明:在各引线端部处出现镀膜隆起、并且在基片上出现一些裂纹。在实施例1中相同的热循环试验中,60次循环之后发现了不好的接合面。实验表明:这个成份比较实施例的各镀膜的收缩率是0.6%。
实施例2
用化学镀的方法在用与实施例1中相同的方法(直至烧制步骤)制备的已烧制的莫来石陶瓷多层基片两表面上形成由97.0%至99.99%的镍(按重量计)和3.0%至0.01%的硼(按重量计)组成的、1.0微米厚度的镀膜层;然后,用化学镀的方法使已镀膜的各基片进一步形成0.2微米厚度的金镀层、接着在600℃至1000℃的温度下对这些基片进行热处理。然后检验各基片的各表面。实验结果证明:在上述成分、膜层厚度和热处理温度范围内,既未出现膜层的隆起、也未出现裂纹。
当各镀膜层由98.0%至99.99%的镍(按重量计)和2.0%至0.01%的硼(按重量计)组成、膜层厚度在1.0至8.0微米范围内以及热处理温度在600℃至1,000℃的范围内时,在与实施例1中相同的热循环试验中,即使在3,000次循环之后也未发现不好的接合面。实验结果表明:在这些范围内各镀膜的收缩率都不大于0.5%。当超出这些范围时,各收缩率超过0.5%,并且在热循环试验中,在3,000次循环之前就发现了不好的接合面。
实施例3
除了使用由50%至95%(按重量计)的莫来石粉末(具有不大于几微米的颗粒尺寸)和50%至5%(按重量计)的细的堇青石和二氧化硅粉末组成的陶瓷粉末作为一种烧结剂、使用具有0.5微米至6.0微米平均颗粒尺寸的钨粉作为用于布线导体材料的钨膏以及使用1450℃至1700℃的烧制温度之外,各莫来石陶瓷多层基片都是用与实施例1中相同的方法(直至烧制步骤)制备的。然后,用与实施例2中相同的方法和相同的各参数范围对这些基片进行化学镀和热处理。
然后,对这些经过热处理的基片进行表面检查和热循环试验,在莫来石粉末的上述成份范围之内,得到了与实施例2中相同的各种结果。
根据本发明,能够提供一种具有高的接合面可靠性的莫来石陶瓷多层基片,这是因为能够获得在热处理过程中只出现弱的应力的各种镀膜层,同时,在各引线端部处无镀膜隆起,并且在多层基片各表面莫来石体上不出现裂纹。

Claims (20)

1、一种莫来石陶瓷多层基片,其特征在于包括:
-由莫来石作为主要成份而构成的多层基片,
-在该基片上所形成的各布线导体,和
-在所述各布线导体上所形成的、由镍和硼组成的镀膜层。
2、根据权项1的莫来石陶瓷多层基片,其特征在于:其中在所述镀膜层上进一步形成金镀膜层。
3、根据权项1的莫来石陶瓷多层基片,其特征在于:其中镀膜层是用化学镀方法形成的。
4、根据权项1的莫来石陶瓷多层基片,其特征在于:在该基片的两个表面上形成各布线导体,并且在各布线导体上均形成镀膜层。
5、根据权项1的莫来石陶瓷多层基片,其特征在于:其中镀膜层由按重量计的98%至99.99%的镍和按重量计的2.0%至0.01%的硼组成。
6、根据权项1的莫来石陶瓷多层基片,其特征在于:其中镀膜层具有不大于8微米的厚度。
7、根据权项5的莫来石陶瓷多层基片,其特征在于:其中镀膜层具有不大于8微米的厚度。
8、根据权项1的莫来石陶瓷多层基片,其特征在于:其中在不高于1000℃的温度下对所述基片进行热处理,从而导致布线导体对镀膜层的充分的粘合力。
9、根据权项7的莫来石陶瓷多层基片,其特征在于:其中在不高于1000℃的温度下对所述基片进行热处理,从而导致布线导体对镀膜层的充分的粘合力。
10、一种用于生产莫来石陶瓷多层基片的方法,其特征在于包括:
-制备由莫来石作为主要成份而组成的多层基片,
-在该基片上形成各布线导体,
-在所述各布线导体上形成由镍和硼组成的镀膜层。
11、根据权项10的方法,其特征在于:在所述镀层上进一步形成金镀膜层。
12、根据权项10的方法,其特征在于:所述镀膜层是用化学镀方法形成的。
13、根据权项10的方法,其特征在于:其中所述镀膜层由按重量计的98.0%至99.99%的镍和按照重量计的2.0%至0.01%的硼组成。
14、根据权项10的方法,其特征在于:所述镀膜层具有不大于8.0微米的厚度。
15、根据权项13的方法,其特征在于:所述镀膜层具有不大于8.0微米的厚度。
16、根据权项10的方法,其特征在于:在不高于1000℃的温度下对所述基片进行热处理,从而导致所述各布线导体对所述镀膜层的充分的粘合力。
17、根据权项15的方法,其特征在于:在不高于1000℃的温度下对所述基片进行热处理,从而导致所述各布线导体对所述镀膜层的充分的粘合力。
18、根据权项10的方法,其特征在于:所述多层基片是从作为烧结剂的、由按重量计的50%至95%的莫来石粉以及按重量计的50%至5%的细的堇青石和二氧化硅粉组成的陶瓷粉而制成的。
19、根据权项10的方法,其特征在于:所述多层基片是通过把在各相应表面上具有某一布线图案的各生坯片彼此迭在一起,对这些生坯片在加热条件下施加某压力,从而形成叠层结构,然后烧制所述叠层结构而制成的。
20、根据权项10的方法,其特征在于:各生坯片各自备有一些通孔以及填入这些通孔中的软膏。
CN87108030A 1986-11-25 1987-11-25 多层莫来石陶瓷基片及其生产方法 Expired CN1006356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP278598/86 1986-11-25
JP61278598A JPH0634442B2 (ja) 1986-11-25 1986-11-25 ムライト配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN87108030A true CN87108030A (zh) 1988-06-29
CN1006356B CN1006356B (zh) 1990-01-03

Family

ID=17599497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN87108030A Expired CN1006356B (zh) 1986-11-25 1987-11-25 多层莫来石陶瓷基片及其生产方法

Country Status (4)

Country Link
EP (1) EP0269063A3 (zh)
JP (1) JPH0634442B2 (zh)
KR (1) KR880006962A (zh)
CN (1) CN1006356B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2642723B2 (ja) * 1989-01-20 1997-08-20 株式会社日立製作所 セラミックス回路基板の製造方法
JPH06216184A (ja) * 1992-08-20 1994-08-05 Toyota Autom Loom Works Ltd 配線基板上の配線の表面処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4077854A (en) * 1972-10-02 1978-03-07 The Bendix Corporation Method of manufacture of solderable thin film microcircuit with stabilized resistive films
JPS5543275A (en) * 1978-09-22 1980-03-27 Ntn Toyo Bearing Co Ltd Closed type automatic valve clearance controller
JPS55139709A (en) * 1979-04-18 1980-10-31 Fujitsu Ltd Method of fabricating mullite substrate
EP0092971B1 (en) * 1982-04-27 1989-08-16 Richardson Chemical Company Process for selectively depositing a nickel-boron coating over a metallurgy pattern on a dielectric substrate and products produced thereby
JPS594062A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 電子部品外囲器及びその製造方法
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
JPS60217694A (ja) * 1984-04-13 1985-10-31 株式会社東芝 回路基板の製造方法
JPH0610927B2 (ja) * 1985-04-05 1994-02-09 株式会社日立製作所 セラミック基板の製造方法

Also Published As

Publication number Publication date
JPH0634442B2 (ja) 1994-05-02
JPS63132497A (ja) 1988-06-04
EP0269063A2 (en) 1988-06-01
CN1006356B (zh) 1990-01-03
KR880006962A (ko) 1988-07-25
EP0269063A3 (en) 1988-09-21

Similar Documents

Publication Publication Date Title
CA1078079A (en) Method for preparing a multilayer ceramic
EP0133010B1 (en) Multilayered ceramic circuit board
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
GB2367694A (en) Monolithic ceramic substrate, manufacture and design methods therefor, and device.
US5464950A (en) Aluminum nitride circuit board and method of producing same
US20060234021A1 (en) Multi-layer ceramic substrate, method for manufacturing the same and electronic device using the same
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2007335871A (ja) 無収縮セラミック基板の製造方法
US5766516A (en) Silver-based conductive paste and multilayer ceramic circuit substrate using the same
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
CN87108030A (zh) 莫来石陶瓷多层基片及其生产方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JPS62206861A (ja) セラミツクス多層回路板及び半導体実装構造
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
EP1403228B1 (en) Ceramic component and production method therefor
JPH1116418A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH02230798A (ja) 複合積層セラミック部品
EP0204261A2 (en) Multilayer wiring board and method of manufacturing the same
JPH11186727A (ja) 配線基板およびその製造方法
JPS6293961A (ja) 多層配線回路板
JP3905991B2 (ja) ガラスセラミック配線基板
JPH06338686A (ja) 多層基板の製造方法
JPH08217546A (ja) セラミックス基板の製造方法
JPH0544190B2 (zh)
JP2000185967A (ja) ガラスセラミック配線基板用組成物

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C13 Decision
C14 Grant of patent or utility model
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
C19 Lapse of patent right due to non-payment of the annual fee