CN2726118Y - 绝缘层上有硅芯片的鳍状元件及应用它的单一晶体管静态随机存取内存 - Google Patents
绝缘层上有硅芯片的鳍状元件及应用它的单一晶体管静态随机存取内存 Download PDFInfo
- Publication number
- CN2726118Y CN2726118Y CN200420067512.1U CN200420067512U CN2726118Y CN 2726118 Y CN2726118 Y CN 2726118Y CN 200420067512 U CN200420067512 U CN 200420067512U CN 2726118 Y CN2726118 Y CN 2726118Y
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon control
- rectification body
- control rectification
- fin structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 85
- 239000010703 silicon Substances 0.000 title claims abstract description 85
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 230000003068 static effect Effects 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 title abstract description 4
- 238000009413 insulation Methods 0.000 title abstract 5
- 150000003376 silicon Chemical class 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 30
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 2
- 239000012530 fluid Substances 0.000 abstract 6
- 239000002210 silicon-based material Substances 0.000 abstract 4
- 238000005516 engineering process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000005055 memory storage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种绝缘层上有硅芯片的鳍状元件，包含硅基材、覆盖于硅基材上的绝缘层、具有鳍状结构的硅控整流体与闸极层，该硅控整流体的宽度能使其结构中形成一非空乏区域。本实用新型另一种鳍状元件包含硅基材、覆盖于硅基材上的绝缘层、具有鳍状结构的硅控整流体、及部分覆盖于硅控整流体宽度上的闸极层，使硅控整流体结构中间形成非空乏区域。本实用新型的鳍状元件，具有降低半导体组件的短信道效应尺寸，改善SOI制程鳍状元件完全空乏的情况，使得硅控整流体的操作速度更为加快，更能满足系统整合芯片的制造需求。本实用新型还提供了应用该鳍状元件的单一晶体管静态随机存取内存。
Description
技术领域
本实用新型是关于硅控整流体的结构，特别是关于绝缘层上有硅芯片硅控整流体的鳍状结构。
背景技术
整合内存电路现已被广泛使用在各种应用上，特别是在计算机系统上。随着制程的进步与成本的降低，内存容量已可被大大增加，且制造成本可被降低，因而大量拓展了内存使用范围。目前在计算机中用于资料储存的装置主要分为两种，包括非挥发性(Nonvolatile)记忆装置与挥发性(volatile)记忆装置。一般非挥发性记忆装置包括有已知的只读存储器(Read Only Memory，ROM)、可抹写只读存储器(EPROM)、电子式可抹写只读存储器(EEPROM)、以及闪存(Flash EEPROM)。挥发性记忆装置包括动态随机存取内存(DRAM)与静态随机存取内存(SRAM)。随机存取内存主要用于暂时性的资料储存，进行资料的操控时，可以快速且容易地将资料写入及读出。在所有的记忆装置中，SRAM具有较快的存取速度，并且具有非常长的使用寿命，相当适合应用在计算机的操作与应用上。
单一晶体管的静态随机存取内存(1-T Static Random Access Memory；1-TSRAM)利用单一晶体管控制内存的资料的读写及保存。如图1所示，一种现有的1T-SRAM的结构图及等效电路示意图，图中的左侧为现有现有的1T-SRAM的结构图，而图中的右侧为其等效电路示意图。如左图中所示，1T-SRAM由单一晶体管150及一硅控整流体(Thyristor)110所构成。硅控整流体110的环状闸极为SRAM的第二字符线120，利用此种环状闸极可加速1T-SRAM的有效的读写的速度。硅控整流体110的右侧为晶体管150，晶体管150的闸极为SRAM的第一字符线130，而其汲极(Drain)为SRAM的位线140，而硅控整流体110及晶体管150的下方为P型基材160。此种1T-SRAM利用环状的第二字符线120有效的加快了SRAM的读写速度，但在生产制造却十分的困难，故形成制造的瓶颈。在图1的右侧等效电路170，其为1-T SRAM的等效电路图。
随着半导体工业持续的进展，使用绝缘层上有硅(Silicon On Insulator；SOI)芯片的好处日趋明显，以微处理器为例，相较于传统的“Si芯片”，其动作频率约可以提高20％～35％的比率。同时，可以利用更低的电压来操作，以求更低的功率消耗，例如，采用SOI的技术，可以将电源电压降至1.5V的水平，而传统的“Si芯片”却需要2.5V的工作电压。一般而言，采用SOI技术所生产的半导体组件其内部晶体管的构造使用完全空乏型(Fully Depleted)，故当使用SOI技术进行1T-SRAM的制作时，因为其汲极(Drain)及源极(Source)之间完全空乏的关系，将会造成SRAM写入及读取的速度减缓，进而影响SRAM的操作速度，如何有效的改善SOI制程的SRAM的操作速度及硅控整流体操作速度，为半导体制程的一重要方向及目标。
发明内容
鉴于上述的技术背景中，SOI技术所生产的半导体组件其内部晶体管的构造为完全空乏型，故造成SRAM写入及读取的速度减缓，进而影响SRAM的操作速度。
本实用新型的目的之一在于利用鳍状元件进行半导体存储元件的制造，有效的降低短信道效应尺寸，使闸极控制能力提升。
本实用新型的另一目的在于改善鳍状元件于SOI制程组件上形成完全空乏区域的情况，使得利用本实用新型的硅控整流体操作速度的操作速度更为加快。
本实用新型的再一目的在于利用本实用新型的鳍状元件有效整合内存及逻辑电路的使用，故能埋入大量的存储元件使系统整合芯片(System On Chip；SOC)的制造需求得以满足。
根据以上所述的目的，本实用新型提供一种SOI芯片的鳍状元件，此种鳍状元件包含：
一硅基材；
一覆盖于硅基材上的绝缘层；
至少一具有鳍状结构的硅控整流体，且硅控整流体的宽度能使其结构中形成一非空乏区域；
至少一闸极层，其用来控制该硅控整流体。
上述的闸极层是由多晶硅层及硅化金属层所形成的多晶硅化金属闸极层。
本实用新型提供另外一种SOI芯片的鳍状元件，其包含：
一硅基材；
一覆盖于硅基材的上绝缘层；
至少一具有鳍状结构的硅控整流体；
至少一部分覆盖于硅控整流体宽度的上的闸极层，其用来控制该硅控整流体，能使硅控整流体结构中间形成非空乏区域。
上述的闸极层是由多晶硅层及硅化金属层所形成的多晶硅化金属闸极层。
本实用新型提供一种单一晶体管的静态随机存取内存，其制造于一绝缘层上有硅芯片，该单一晶体管的静态随机存取内存至少包含一鳍状元件，该鳍状元件包含：
一硅基材；
一绝缘层，覆盖于该硅基材之上；
至少一硅控整流体鳍状结构形成于该绝缘层之上；及
至少一用来控制该硅控整流体的闸极层，该闸极层形成在该硅控整流体鳍状结构之上，具有部分覆盖该硅控整流体鳍状结构的宽度，使该硅控整流体鳍状结构中间形成一非空乏区域。
本实用新型的SOI鳍状元件，可有效的降低半导体组件的短信道效应尺寸，使闸极控制能力提升，可有效的控制漏电流的情况。本实用新型更可改善SOI制程鳍状元件完全空乏的情况，使得利用本实用新型的硅控整流体的操作速度更为加快，使得利用本实用新型的SRAM有着更加快的存取速度。且由于利用本实用新型的组件的制造方式，较现有的生产方式更为简易，故可有效整合内存及逻辑电路的使用，能够埋入大量的存储元件，以满足系统整合芯片的制造需求。
附图说明
图1为现有的1T-SRAM的结构图及等效电路示意图；
图2为本实用新型的一较佳实施例1T-SRAM的结构示意图；及
图3为图2中的一较佳实施例1T-SRAM的工作电压示意图。
具体实施方式
由上述的技术背景中可知，采用SOI技术所生产的半导体组件其内部晶体管的构造使用完全空乏型(Fully Depleted)，会造成SRAM写入及读取的速度减缓，进而影响SRAM的操作速度，故如何有效的改善SOI制程的SRAM的操作速度及硅控整流体操作速度，为半导体制程的一重要方向及目标。
本实用新型在SOI制程中，利用鳍状元件进行半导体存储元件的制造，有效的降低短信道效应尺寸，使闸极控制能力提升，即使信道尺寸小于0.05微米(um)，也可有效的控制漏电流的情况。本实用新型更改善鳍状元件于SOI制程中的汲极及源极之间的完全空乏的情况，使得利用本实用新型的硅控整流体的操作速度更为加快，故使得利用本实用新型的SRAM有着更加的存取速度。且由于本实用新型的结构较现有的1T-SRAM的制造方式更能简单且有效的控制，故利用本实用新型的组件的制造方式，较现有的生产方式更为简易，且利用本实用新型的组件可有效整合内存及逻辑电路的使用，能够埋入大量的存储元件使得系统整合芯片的制造需求得以满足。
以下将以图标及详细说明清楚说明本实用新型的精神，如熟悉此技术的人员在了解本实用新型的较佳实施例后，当可由本实用新型所教示的技术，加以改变及修饰，其并不脱离本实用新型的精神与范围。参阅图2为本实用新型的一较佳实施例1T-SRAM的结构示意图，如图中所示本实用新型的较佳实施例1T-SRAM具有右侧的鳍状元件的晶体管结构及左侧的鳍状元件的硅控整流体结构。其中鳍状元件的硅控整流体结构由P+型半导体320，N型半导体330，P型半导体340，第二字符线350，N+型半导体360及N+型半导体370所构成。而鳍状元件的晶体管结构由N+型半导体370，第一字符线380，位线390，N+型半导体400及N+型半导体410所构成。硅控整流体阳极310连接于P+型半导体320，且第二字符线350包覆于P型半导体340的外围，其另一端为N+型半导体370也为右侧晶体管的源极。右侧晶体管的结构包含，源极为N+型半导体370，汲极为N+型半导体400，且其连接SRAM的位线390，而N+型半导体410则构成晶体管的闸极，其连接了SRAM的第一字符线380。图中所示黑色部分包含阳极310，第二字符线350，第一字符线380及位线390，由硅化金属(Silicide)所构成。而在第一字符线380及第二字符线350下方的N+型半导体360及N+型半导体410则由多晶硅(Polysilicon)所构成，此多晶硅层及硅化金属层共同形成了多晶硅化金属的闸极层。而在上述的组件的下方则为一埋入氧化层，用来隔绝其下方的硅基材与上述的组件，可有效的抑制CMOS因寄生双载子效应(Parasitic Bipolar Effect)所引发的闭锁现象(Latch-up)，并增加MOS组件，尤其是内存，对软错记问题的免疫力，且使得电路操作的速度加快，更因为容许的线宽较小，因此积集度得以提高。
本实用新型的较佳实施例中的1T-SRAM的第一字符线380，即晶体管的闸极，更可缩小信道的宽度420至200埃(Angstrom)，仍能够有效的控制晶体管的正常运作。而为使硅控整流体的运作速度能够更为快速，本实用新型的一较佳实施例鳍状元件的硅控整流体将PNPN半导体的结构宽度430加以增加，至约为500～3000埃，其主要的目的在于使得P型半导体340的内部形成一非空乏区域，当SRAM工作时不会因为内部完全空乏的情况，而影响SRAM的储存及读取速度，使得利用本实用新型的鳍状元件的硅控整流体及SRAM有着较佳的处理速度，更使得需要埋入海量存储器的系统整合芯片，因为利用本实用新型的鳍状元件，而能满足。如图中所示利用本实用新型的SRAM的第二字符线350的宽度440，其不完全覆盖硅控整流体宽度430的方式，覆盖约50％硅控整流体宽度430，以使P型半导体340的内部更易于形成一非空乏区，以提高组件的处理速度。且本实用新型的鳍状元件更具有降低能量消耗，较佳的电流驱动能力及加快电路速度的优点。
图3为使用图2中的本实用新型的一较佳实施例1T-SRAM的工作电压示意图。本实用新型的1T-SRAM利用字符线与位线输入不同的电压位准，以进行SRAM的数据读写的操作。当欲进行写入“1”逻辑值时，将第一字符线与第二字符线的电压位准(VWL1及VWL2)均保持在高电压，且将位线的电压位准(VBL)保持在低电压，此时进行“1”逻辑值写入动作。而欲进行输出“1”逻辑值时，则将第一字符线及位线的电压位准均保持在高电压，第二字符线的电压位准保持在低电压，此时由SRAM中量测VREF位置的电流输出值，会被侦测到较大的电流输出，此为逻辑“1”数据输出。当写入“0”逻辑值时，第一字符线，第二字符线与位线的电压位准均保持在高电压，以进行“0”逻辑值写入动作。当进行输出“0”逻辑值时，则将第一字符线的电压位准保持在高电压，而第二字符线与位线的电压位准保持在低电压，此时由SRAM中量测VREF位置的电流输出值，会被侦测到较小的电流输出，此为逻辑“0”数据输出。
Claims (15)
1.一种绝缘层上有硅芯片的鳍状元件，其特征在于，该鳍状元件至少包含：
一硅基材；
一绝缘层，覆盖于该硅基材之上；
至少一硅控整流体鳍状结构，其形成于该绝缘层之上，该硅控整流体鳍状结构的宽度在该硅控整流体鳍状结构中形成一非空乏区域；及
至少一用来控制该硅控整流体的闸极层，形成在该硅控整流体鳍状结构之上。
2.根据权利要求1所述的鳍状元件，其特征在于：上述的绝缘层包含一埋入氧化层。
3.根据权利要求1所述的鳍状元件，其特征在于：上述的闸极层包含一多晶硅层及一硅化金属层所形成的多晶硅化金属闸极层。
4.根据权利要求1所述的鳍状元件，其特征在于：上述的硅控整流体鳍状结构的宽度约为500埃。
5.根据权利要求1所述的鳍状元件，其特征在于：上述的硅控整流体鳍状结构进一步包含两个以上的PN结合而成的硅控整流体。
6.一种绝缘层上有硅芯片的鳍状元件，其特征在于，该鳍状元件至少包含：
一硅基材；
一绝缘层，覆盖于该硅基材之上；
至少一硅控整流体鳍状结构，其形成于该绝缘层之上；及
至少一用来控制该硅控整流体的闸极层，该闸极层形成在该硅控整流体鳍状结构之上，具有部分覆盖该硅控整流体鳍状结构的宽度，使该硅控整流体鳍状结构中间形成一非空乏区域。
7.根据权利要求6所述的鳍状元件，其特征在于：上述的绝缘层包含一埋入氧化层。
8.根据权利要求6所述的鳍状元件，其特征在于：上述的闸极层包含一多晶硅层及一硅化金属层所形成的多晶硅化金属闸极层。
9.根据权利要求6所述的鳍状元件，其特征在于：上述的部分覆盖该硅控整流体鳍状结构的宽度约为该硅控整流体鳍状结构宽度的50％。
10.根据权利要求6所述的鳍状元件，其特征在于：上述的硅控整流体鳍状结构进一步包含两个以上的PN结合而成的硅控整流体。
11.一种单一晶体管的静态随机存取内存，其制造于一绝缘层上有硅芯片，其特征在于，该单一晶体管的静态随机存取内存至少包含一鳍状元件，该鳍状元件包含：
一硅基材；
一绝缘层，覆盖于该硅基材之上；
至少一硅控整流体鳍状结构形成于该绝缘层之上；及
至少一用来控制该硅控整流体的闸极层，该闸极层形成在该硅控整流体鳍状结构之上，具有部分覆盖该硅控整流体鳍状结构的宽度，使该硅控整流体鳍状结构中间形成一非空乏区域。
12.根据权利要求11所述的单一晶体管的静态随机存取内存，其特征在于：上述的绝缘层包含一埋入氧化层。
13.根据权利要求11所述的单一晶体管的静态随机存取内存，其特征在于：上述的闸极层包含一多晶硅层及一硅化金属层所形成的多晶硅化金属闸极层。
14.根据权利要求11所述的单一晶体管的静态随机存取内存，其特征在于：上述的部分覆盖该硅控整流体鳍状结构的宽度约为该硅控整流体鳍状结构宽度的50％。
15.根据权利要求11所述的单一晶体管的静态随机存取内存，其特征在于：上述的硅控整流体鳍状结构进一步包含两个以上的PN结合而成的硅控整流体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200420067512.1U CN2726118Y (zh) | 2004-06-10 | 2004-06-10 | 绝缘层上有硅芯片的鳍状元件及应用它的单一晶体管静态随机存取内存 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200420067512.1U CN2726118Y (zh) | 2004-06-10 | 2004-06-10 | 绝缘层上有硅芯片的鳍状元件及应用它的单一晶体管静态随机存取内存 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2726118Y true CN2726118Y (zh) | 2005-09-14 |
Family
ID=35040826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200420067512.1U Expired - Lifetime CN2726118Y (zh) | 2004-06-10 | 2004-06-10 | 绝缘层上有硅芯片的鳍状元件及应用它的单一晶体管静态随机存取内存 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2726118Y (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1326250C (zh) * | 2003-06-17 | 2007-07-11 | 台湾积体电路制造股份有限公司 | 绝缘硅芯片的鳍状元件及其形成方法 |
| CN101814495B (zh) * | 2006-11-10 | 2012-05-23 | 国际商业机器公司 | 半导体结构、存储器件、可逆可编程器件及其编程方法 |
-
2004
- 2004-06-10 CN CN200420067512.1U patent/CN2726118Y/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1326250C (zh) * | 2003-06-17 | 2007-07-11 | 台湾积体电路制造股份有限公司 | 绝缘硅芯片的鳍状元件及其形成方法 |
| CN101814495B (zh) * | 2006-11-10 | 2012-05-23 | 国际商业机器公司 | 半导体结构、存储器件、可逆可编程器件及其编程方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6000560B2 (ja) | 半導体メモリ装置 | |
| US7829938B2 (en) | High density NAND non-volatile memory device | |
| US6815755B2 (en) | Non-volatile memory cells, high voltage transistors and logic transistors integrated on a single chip | |
| JP2848272B2 (ja) | 半導体記憶装置 | |
| JP3068291B2 (ja) | 半導体記憶装置 | |
| US20050012141A1 (en) | Asymmetric band-gap engineered nonvolatile memory device | |
| US20080068895A1 (en) | Integrated Circuit Having a Drive Circuit | |
| CN1720588A (zh) | 每一存储单元电荷存储元件具有双重控制栅极的闪速存储单元阵列 | |
| US8278691B2 (en) | Low power memory device with JFET device structures | |
| CN101061585A (zh) | 可缩放集成逻辑和非易失性存储器 | |
| CN1502133A (zh) | 具有垂直超薄体晶体管的可编程存储器的寻址和译码器电路 | |
| JPS61280651A (ja) | 半導体記憶装置 | |
| JPH05226670A (ja) | 不揮発性半導体記憶装置 | |
| CN1753185A (zh) | 内存晶胞及其制造方法 | |
| CN1159765C (zh) | 半导体存储器件及其制造方法 | |
| CN1770478A (zh) | 非挥发存储器及其制造方法 | |
| CN1181558C (zh) | 铁电晶体管、其在存储单元系统内的应用及其制法 | |
| CN1159764C (zh) | N沟道金属氧化物半导体驱动电路及其制造方法 | |
| JPH0536991A (ja) | 半導体記憶装置 | |
| CN102104027B (zh) | 一种在单块芯片上集成高性能器件与低功耗器件的制造方法 | |
| CN2726118Y (zh) | 绝缘层上有硅芯片的鳍状元件及应用它的单一晶体管静态随机存取内存 | |
| CN1326250C (zh) | 绝缘硅芯片的鳍状元件及其形成方法 | |
| CN100517720C (zh) | 静态随机存储器及其制造方法 | |
| US8837227B2 (en) | Non-volatile semiconductor device, and method of operating the same | |
| JP2001015757A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Effective date of abandoning: 20040610 |
|
| AV01 | Patent right actively abandoned |
Effective date of abandoning: 20040610 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |