CN220252813U - 一种新型电路 - Google Patents
一种新型电路 Download PDFInfo
- Publication number
- CN220252813U CN220252813U CN202322115421.6U CN202322115421U CN220252813U CN 220252813 U CN220252813 U CN 220252813U CN 202322115421 U CN202322115421 U CN 202322115421U CN 220252813 U CN220252813 U CN 220252813U
- Authority
- CN
- China
- Prior art keywords
- transistor
- signal
- vgl
- point
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 claims abstract description 45
- 101710176146 Transcription cofactor vestigial-like protein 1 Proteins 0.000 claims abstract description 45
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 claims abstract description 40
- 101710176144 Transcription cofactor vestigial-like protein 2 Proteins 0.000 claims abstract description 40
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000007599 discharging Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本实用新型显示器技术领域，提供一种新型电路，包括：晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13与电容C；晶体管T3的栅极与P点连接，源极与Q点连接，漏极与VGL_1信号端连接；晶体管T6的栅极与P点连接，源极与Gn信号输出端连接，漏极与VGL_2信号端连接；VGL_1信号端的电压小于VGL_2信号端的电压。本实用新型的优点在于：满足GIP电路与画素TFT不同关闭准位的需要，改善画素TFT的放电能力，减少在显示面板信赖性测试中出现显示残影的现象。
Description
技术领域
本实用新型涉及显示器技术领域，具体地涉及GIP驱动显示的一种新型电路。
背景技术
液晶显示器的显示是通过控制液晶面板内画素TFT来完成的，具体是通过横向设置的栅极线控制画素TFT的开与关，以及纵向设置的源极线写入想要显示的资料电压。其中栅极线信号的由面板两侧的栅极驱动电路产生，简称GIP(Gate In Panel)电路。多个GIP电路级联而成，本级的GIP电路的输出信号不仅会传输至画素显示区作为对应行栅极线信号提供给画素TFT的栅极，还会参加后级的GIP电路的工作。
现有的显示面板追求金属氧化物及LTPS等High Mobility的材料设计，提高GIP电路内TFT器件的充电率。但该材料下，存在GIP电路的Gn信号输出端不容易放电，使显示容易出现残影现象。结合图1与图2，传统的GIP电路，只提供一个VGL信号，使GIP电路的TFT器件与显示区画素TFT器件在同一准位关闭。虽然确保了GIP电路可以正常关闭，但使画素TFT在关闭后在显示面板信赖性测试中难以快速打开，画素TFT的放电能力不足，导致显示区画素TFT与液晶之间的电荷不容易放掉，存在电荷残留，在显示面板信赖性测试中出现显示残影的现象。
因此，如何满足GIP电路与画素TFT不同关闭准位的需要，改善画素TFT的放电能力，减少在显示面板信赖性测试中出现显示残影的现象，是目前本领域亟待解决的一个技术问题。
实用新型内容
本实用新型要解决的技术问题，在于一种新型电路，满足GIP电路与画素TFT不同关闭准位的需要，改善画素TFT的放电能力，减少在显示面板信赖性测试中出现显示残影的现象。
本实用新型是这样实现的：一种新型电路，包括：
晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13与电容C；
所述晶体管T1的栅极与预充控制端连接，源极与FW信号端连接，漏极与Q点连接；
所述晶体管T2的栅极与Q点连接，源极与P点连接，漏极与VGL_1信号端连接；
所述晶体管T3的栅极与P点连接，源极与Q点连接，漏极与VGL_1信号端连接；
所述晶体管T4的栅极与Q点连接，源极与CK信号输入端连接，漏极与Gn信号输出端连接；
所述晶体管T5的栅极与CKB信号端连接，源极与Gn信号输出端连接，漏极与VGL_2信号端连接；
所述晶体管T6的栅极与P点连接，源极与Gn信号输出端连接，漏极与VGL_2信号端连接；
所述晶体管T7的栅极与释放控制端连接，源极与BW信号端连接，漏极与Q点边接；
所述晶体管T8的栅极与CLR_P信号端连接，源极与P点连接，漏极与VGL_1信号端；
所述晶体管T9的栅极与CLR信号端连接，源极与Q点连接，漏极与VGL_1信号端连接；
所述晶体管T10的栅极与CLR信号端连接，源极与Gn信号输出端，漏极与VGL_2信号端连接；
所述晶体管T11的栅极、源极都与所述CK信号输入端连接，漏极与P点连接；
所述晶体管T12的栅极与CKB信号端连接，源极与P点连接，漏极与VGL_1信号端连接；
所述晶体管T13的栅极、源极都与CLR_P信号端连接，漏极与Gn信号输出端连接；
所述电容C的一端与Q点连接，另一端与Gn信号输出端连接；
所述VGL_1信号端的电压小于所述VGL_2信号端的电压。
进一步地，所述预充控制端与第n-4级GIP电路的Gn-4信号输出端连接，所述释放控制端与第n+4级GIP电路的Gn+4信号输出端连接。
进一步地，在最前四级GIP电路，所述预充控制端与STV信号端连接，在最后四级GIP电路，所述释放控制端与RST信号端连接。
进一步地，还包括：驱动IC，所述驱动IC与所述CK信号输入端、VGL_1信号端、VGL_2信号端、CKB信号端、CLR信号端、CLR_P信号端、FW信号端、BW信号端、STV信号端、RST信号端连接。
进一步地，所述Gn信号输出端与画素显示区第n行栅极线连接。
进一步地，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13均为TFT薄膜晶体管。
进一步地，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、电容C均固定设置在LCD面板。
本实用新型的优点在于：本实用新型具有VGL_1、VGL_2两种不同准位的信号，VGL_1信号电压小于VGL_2信号电压，通过VGL_1信号下拉GIP电路内的晶体管栅极电压，关闭GIP电路内的晶体管，通过VGL_2信号下拉Gn信号输出端的电压，关闭画素TFT；与背景技术的GIP电路相比，本实用新型使用VGL_1信号确保GIP电路能够正常关闭，还使用VGL_2信号将Gn信号输出端的下拉电压增大，从而对应画素显示区栅极线的下拉电压增大，使画素TFT的Vgs(压差)增大，在下拉电压能关闭画素TFT时还有助于在之后信赖性测试中画素TFT更快地开启，达到放电的效果；通过新增的晶体管T13，提供高电位电压给Gn信号输出端，使显示区画素TFT在信赖性测试中可以正常放电；满足GIP电路与画素TFT不同关闭准位的需要，改善画素TFT的放电能力，减少在显示面板信赖性测试中出现显示残影的现象。
附图说明
下面参照附图结合实施例对本实用新型作进一步的说明。
图1是背景技术中传统GIP电路的结构示意图。
图2是背景技术中显示区画素TFT器件所在电路的结构示意图。
图3是本实用新型的电路结构示意图。
具体实施方式
本实用新型实施例提供一种新型电路，克服了背景技术中传统的GIP电路，只提供一个VGL信号，使GIP电路的TFT器件与显示区画素TFT器件在同一准位关闭，在显示面板信赖性测试中难以快速打开显示区画素TFT器件，导致显示区画素TFT与液晶之间的电荷不容易放掉，存在电荷残留，在显示面板信赖性测试中出现显示残影的现象的缺点，实现了具有VGL_1、VGL_2两种不同准位的信号，满足GIP电路与画素TFT不同关闭准位的需要，改善画素TFT的放电能力，减少在显示面板信赖性测试中出现显示残影的现象的技术效果。
本实用新型实施例的技术方案的总体思路如下：
设置VGL_1、VGL_2两种不同准位的信号，VGL_1信号电压小于VGL_2信号电压，但VGL_1、VGL_2都是作为下拉电压信号，即VGL_1、VGL_2都为负电压。VGL_1的电压比VGL_2的电压更负。通过VGL_1信号下拉GIP电路内的晶体管栅极电压，关闭GIP电路内的晶体管，在正常关闭晶体管T4后，CK信号输入端的信号就不会传输到Gn信号输出端，避免GIP电路的信号重复输出。
通过VGL_2信号下拉Gn信号输出端的电压，关闭画素TFT，由于VGL_2信号电压较大，在VGL_2信号经过晶体管T5或T6或T10到达Gn信号输出端，使Gn信号输出端的下拉电压增大，从而对应画素显示区栅极线GL的下拉电压较大，使画素TFT的Vgs(压差)增大，在下拉电压能关闭画素TFT时还有助于在之后信赖性测试中画素TFT更快地开启，达到放电的效果。
通过新增的晶体管T13，提供高电位电压给Gn信号输出端，使显示区画素TFT在信赖性测试中可以正常放电。
为了更好地理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
参阅图1至图3，本实用新型的优选实施例。
一种新型电路，包括：
晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13与电容C；
所述晶体管T1的栅极与预充控制端连接，源极与FW信号端连接，漏极与Q点连接；
所述晶体管T2的栅极与Q点连接，源极与P点连接，漏极与VGL_1信号端连接；
所述晶体管T3的栅极与P点连接，源极与Q点连接，漏极与VGL_1信号端连接；
所述晶体管T4的栅极与Q点连接，源极与CK信号输入端连接，漏极与Gn信号输出端连接；
所述晶体管T5的栅极与CKB信号端连接，源极与Gn信号输出端连接，漏极与VGL_2信号端连接；
所述晶体管T6的栅极与P点连接，源极与Gn信号输出端连接，漏极与VGL_2信号端连接；
所述晶体管T7的栅极与释放控制端连接，源极与BW信号端连接，漏极与Q点边接；
所述晶体管T8的栅极与CLR_P信号端连接，源极与P点连接，漏极与VGL_1信号端；
所述晶体管T9的栅极与CLR信号端连接，源极与Q点连接，漏极与VGL_1信号端连接；
所述晶体管T10的栅极与CLR信号端连接，源极与Gn信号输出端，漏极与VGL_2信号端连接；
所述晶体管T11的栅极、源极都与所述CK信号输入端连接，漏极与P点连接；
所述晶体管T12的栅极与CKB信号端连接，源极与P点连接，漏极与VGL_1信号端连接；
所述晶体管T13的栅极、源极都与CLR_P信号端连接，漏极与Gn信号输出端连接；
所述电容C的一端与Q点连接，另一端与Gn信号输出端连接；
所述VGL_1信号端的电压小于所述VGL_2信号端的电压。
在本实施例之中，VGL_1信号端的电压为-13V，VGL_2信号端的电压为-11V。VGL_1的电压比VGL_2的电压更负。通过VGL_1信号下拉GIP电路内的晶体管栅极电压，关闭GIP电路内的晶体管，当Q点接通VGL_1信号时，拉低晶体管T2、晶体管T4的栅极电压，当P点接通VGL_1信号时，拉低晶体管T3、晶体管T6的栅极电压。在正常关闭晶体管T4后，CK信号输入端的信号就不会传输到Gn信号输出端，避免GIP电路的信号重复输出。
通过VGL_2信号下拉Gn信号输出端的电压，关闭画素TFT；当晶体管T5或T6或T10打开时，VGL_2信号接通Gn信号输出端，Gn信号输出端与画素显示区第n行栅极线连接，与VGL_1信号相比，VGL_2信号电压较大，使Gn信号输出端的下拉电压增大，从而对应画素显示区栅极线GL的下拉电压较大，使画素TFT的Vgs(压差)增大，在下拉电压能关闭画素TFT时还有助于在之后信赖性测试中画素TFT更快地开启，达到放电的效果。结合图2的标记说明：栅极线GL，源极线SL，画素TFT，液晶电容Clc，储存电容CS，公共信号线VCOM。
结合图3，通过新增的晶体管T13，提供高电位电压给Gn信号输出端，使显示区画素TFT在信赖性测试中可以正常放电；由CLR_P信号控制晶体管T13的开启与关闭，当晶体管T13的开启时，Gn信号输出端为高电位电压，对应画素显示区栅极线为高电位电压，使画素TFT的栅极由VGL_2信号电压变成高电位电压，更快地打开画素TFT，此时纵向设置的源极线SL为0V，释放画素TFT与液晶之间的电荷。
通过电压较低的VGL_1信号确保GIP电路内的晶体管能够正常关闭；通过电压较高的VGL_2信号使Gn信号输出端的下拉电压增大，在能关闭画素TFT时还有助于在之后信赖性测试中画素TFT更快地开启；满足GIP电路与画素TFT不同关闭准位的需要，改善画素TFT的放电能力，减少在显示面板信赖性测试中出现显示残影的现象。
所述预充控制端与第n-4级GIP电路的Gn-4信号输出端连接，所述释放控制端与第n+4级GIP电路的Gn+4信号输出端连接。
在最前四级GIP电路，所述预充控制端与STV信号端连接，在最后四级GIP电路，所述释放控制端与RST信号端连接。
还包括：驱动IC，所述驱动IC与所述CK信号输入端、VGL_1信号端、VGL_2信号端、CKB信号端、CLR信号端、CLR_P信号端、FW信号端、BW信号端、STV信号端、RST信号端连接。驱动IC产生对应的信号。
当CK信号电压为高准位时，CKB信号电压为低准位，两者信号相反。
在显示级传完成后，通过CLR_P信号控制晶体管T8开启关闭，用于拉低GIP电路内的P点电压；通过CLR信号控制晶体管T9开启关闭，用于拉低GIP电路内Q点的电压；通过CLR信号控制晶体管T10开启关闭，用于拉低Gn信号输出端的电压。
所述Gn信号输出端与画素显示区第n行栅极线GL连接。控制对应行的画素TFT的开启与关闭。
所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13均为TFT薄膜晶体管。
所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、电容C均固定设置在LCD面板。
本实用新型的电路的工作方式：
(1)预充阶段，Gn-4信号输出端为高电位信号，Gn+4信号输出端为低电位信号，晶体管T1打开，晶体管T7关闭，Q点接通FW信号，对Q点进行预充，电容C充好电之后，晶体管T2与晶体管T4完全打开，P点经过晶体管T2接通VGL_1信号端，晶体管T3与晶体管T6关闭。
(2)输出阶段，晶体管T1关闭，CK信号输入端的高电位信号经过晶体管T4到达Gn信号输出端，CKB信号端使晶体管T5处于关闭状态，Gn信号输出端的高电位信号传给画素显示区第n行栅极线GL，打开画素TFT，纵向源极线SL的资料电压经过画素TFT写入到液晶。
(3)关闭阶段，Gn-4信号输出端为低电位信号，Gn+4信号输出端为高电位信号，晶体管T1关闭，晶体管T7打开，Q点接通BW信号，电容C放电，拉低Q点电压，晶体管T2与晶体管T4关闭。
(4)稳压阶段，VGL_1信号端经过晶体管T3或晶体管T9接通Q点，持续拉低Q点电压，使晶体管T4能够正常关闭，避免CK信号输入端的信号传输到Gn信号输出端。VGL_2信号端经过晶体管T5或T6或T10接通Gn信号输出端，由于VGL_2信号电压大于VGL_1信号，使Gn信号输出端的下拉电压增大，从而对应画素显示区栅极线GL的下拉电压较大，使画素TFT的Vgs(压差)增大，在下拉电压能关闭画素TFT时还有助于在之后信赖性测试中画素TFT更快地开启，达到放电的效果。显示级传完成后，可通过CLR信号将GIP的各级Q点拉至低电位，减少电荷残留对TFT器件的Stress影响
(5)信赖性测试，CLR_P信号端使晶体管T13打开，提供高电位电压给Gn信号输出端，使显示区画素TFT更快地开启，使显示区画素TFT在信赖性测试中可以正常放电。
本实用新型可以在不影响显示效果下，提供具有不同VGL准位需求的GIP电路。其一，VGL_1信号确保GIP电路的晶体管能够正常关闭，避免GIP电路的Gn信号输出端重复输出信号；其二，VGL_2信号提高画素TFT的下拉电压准位，高准位的下拉电压信号能够使画素TFT器件的Vgs(压差)增大，从而帮助画素TFT器件更好开启，达到快速放电的效果。改善画素TFT放电能力，减少显示区画素TFT的残留电荷，减少信赖性测试中残影的现象。
本新型电路可广泛应用于中大尺寸显示器应用及长时间于极端天气操作的场景，且可同时兼容a-Si、Metal Oxide、LTPS等制程，提高各产品别应用的弹性。
虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。
Claims (7)
1.一种新型电路，其特征在于，包括：
晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13与电容C；
所述晶体管T1的栅极与预充控制端连接，源极与FW信号端连接，漏极与Q点连接；
所述晶体管T2的栅极与Q点连接，源极与P点连接，漏极与VGL_1信号端连接；
所述晶体管T3的栅极与P点连接，源极与Q点连接，漏极与VGL_1信号端连接；
所述晶体管T4的栅极与Q点连接，源极与CK信号输入端连接，漏极与Gn信号输出端连接；
所述晶体管T5的栅极与CKB信号端连接，源极与Gn信号输出端连接，漏极与VGL_2信号端连接；
所述晶体管T6的栅极与P点连接，源极与Gn信号输出端连接，漏极与VGL_2信号端连接；
所述晶体管T7的栅极与释放控制端连接，源极与BW信号端连接，漏极与Q点边接；
所述晶体管T8的栅极与CLR_P信号端连接，源极与P点连接，漏极与VGL_1信号端；
所述晶体管T9的栅极与CLR信号端连接，源极与Q点连接，漏极与VGL_1信号端连接；
所述晶体管T10的栅极与CLR信号端连接，源极与Gn信号输出端，漏极与VGL_2信号端连接；
所述晶体管T11的栅极、源极都与所述CK信号输入端连接，漏极与P点连接；
所述晶体管T12的栅极与CKB信号端连接，源极与P点连接，漏极与VGL_1信号端连接；
所述晶体管T13的栅极、源极都与CLR_P信号端连接，漏极与Gn信号输出端连接；
所述电容C的一端与Q点连接，另一端与Gn信号输出端连接；
所述VGL_1信号端的电压小于所述VGL_2信号端的电压。
2.根据权利要求1所述的一种新型电路，其特征在于，所述预充控制端与第n-4级GIP电路的Gn-4信号输出端连接，所述释放控制端与第n+4级GIP电路的Gn+4信号输出端连接。
3.根据权利要求2所述的一种新型电路，其特征在于，在最前四级GIP电路，所述预充控制端与STV信号端连接，在最后四级GIP电路，所述释放控制端与RST信号端连接。
4.根据权利要求3所述的一种新型电路，其特征在于，还包括：驱动IC，所述驱动IC与所述CK信号输入端、VGL_1信号端、VGL_2信号端、CKB信号端、CLR信号端、CLR_P信号端、FW信号端、BW信号端、STV信号端、RST信号端连接。
5.根据权利要求1所述的一种新型电路，其特征在于，所述Gn信号输出端与画素显示区第n行栅极线连接。
6.根据权利要求1所述的一种新型电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13均为TFT薄膜晶体管。
7.根据权利要求1所述的一种新型电路，其特征在于，所述晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、晶体管T10、晶体管T11、晶体管T12、晶体管T13、电容C均固定设置在LCD面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322115421.6U CN220252813U (zh) | 2023-08-08 | 2023-08-08 | 一种新型电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202322115421.6U CN220252813U (zh) | 2023-08-08 | 2023-08-08 | 一种新型电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN220252813U true CN220252813U (zh) | 2023-12-26 |
Family
ID=89272244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202322115421.6U Active CN220252813U (zh) | 2023-08-08 | 2023-08-08 | 一种新型电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN220252813U (zh) |
-
2023
- 2023-08-08 CN CN202322115421.6U patent/CN220252813U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102284401B1 (ko) | 시프트 레지스터 유닛, 게이트 구동 회로 및 디스플레이 디바이스 | |
| CN108766380B (zh) | Goa电路 | |
| CN108573673B (zh) | 移位寄存器、驱动电路、显示装置 | |
| US11581051B2 (en) | Shift register and driving method thereof, gate drive circuit, and display device | |
| CN103928001A (zh) | 一种栅极驱动电路和显示装置 | |
| WO2016161694A1 (zh) | 基于p型薄膜晶体管的goa电路 | |
| CN107331360B (zh) | Goa电路及液晶显示装置 | |
| CN105788553A (zh) | 基于ltps半导体薄膜晶体管的goa电路 | |
| WO2019100424A1 (zh) | 一种goa电路 | |
| CN106448588A (zh) | Goa驱动电路及液晶显示装置 | |
| CN112233628B (zh) | Goa电路及液晶显示器 | |
| US10386663B2 (en) | GOA circuit and liquid crystal display device | |
| US20190051263A1 (en) | Goa circuit and liquid crystal display device | |
| CN112992094B (zh) | 一种gip电路驱动方法及显示装置 | |
| US11749223B2 (en) | Liquid crystal pixel driving circuit solving instability problem during pull-down holding phase | |
| WO2018119967A1 (zh) | Goa电路 | |
| CN112735322A (zh) | 一种gip电路及驱动方法 | |
| CN107742509A (zh) | 一种单型goa电路及显示装置 | |
| CN220252813U (zh) | 一种新型电路 | |
| US10657918B2 (en) | Gate driving circuit and display device | |
| CN213844093U (zh) | 一种gip电路 | |
| CN112201213B (zh) | 像素电路与显示装置 | |
| US11257456B2 (en) | Pixel driving circuit and display panel | |
| CN109584816B (zh) | 栅极驱动电路和栅极驱动器 | |
| CN220491592U (zh) | 一种新型电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |