CN219800840U - 一种面向集成化芯片系统的供电结构 - Google Patents
一种面向集成化芯片系统的供电结构 Download PDFInfo
- Publication number
- CN219800840U CN219800840U CN202320372714.XU CN202320372714U CN219800840U CN 219800840 U CN219800840 U CN 219800840U CN 202320372714 U CN202320372714 U CN 202320372714U CN 219800840 U CN219800840 U CN 219800840U
- Authority
- CN
- China
- Prior art keywords
- power supply
- integrated chip
- layer
- chip system
- power management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 12
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 241000724291 Tobacco streak virus Species 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型涉及半导体技术领域,具体是一种面向集成化芯片系统的供电结构,包括电源管理系统、中介层和集成化芯片系统,所述中介层包括基板层、RDL层和可垂直贯穿所述中介层的垂直连接结构,所述垂直连接结构的上下两端分别设置有互连件,所述电源管理系统通过所述互连件与所述垂直连接结构的上端连接,所述集成化芯片系统通过所述互连件与所述垂直连接结构的下端连接。本结构通过2.5D中介层技术能够实现电源管理系统与集成化芯片系统的高密度互连,满足了集成化芯片系统对供电电压的需求,并且能够实现封装体积小、电信号传输质量高的效果。
Description
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种面向集成化芯片系统的供电结构。
背景技术
目前,随着人工智能对运算速度的要求不断提升,集成化芯片已经成为提高芯片算力的有效方案。芯片工艺中,先进光刻机单次曝光所能支持的最大区域面积(Reticlesize)为3.3cm×2.6cm,这样一次最大面积曝光将形成至少一个器件设计(Die)。面积大于3.3cm×2.6cm的芯片包含多个Die,因此称这样的芯片为集成化芯片。集成化芯片能够同时实现多个Die的功能,并减少Die间通信带宽的限制,从而获得带宽提升。
多个封装在同一基板上的逻辑芯片组成的芯片集合与以上所述集成化芯片呈现类似的结构与功能,故本实用新型称这两种结构为集成化芯片系统,如图1所示;为了表达方便,本实用新型将集成化芯片系统的重复性单元称为Tile。对于集成化芯片而言,芯片中的一个Die就是一个Tile;对于芯片集合而言,集合中的一个芯片就是一个Tile。
参考文献Designing a 2048-Chiplet,14336-Core Waferscale Processor,集成化芯片系统主要有横向供电和垂直供电两种供电方案。其中横向供电方案选用DC-DC降压转换器作为电源管理模块,并将其设置在集成化芯片系统的水平相邻位置,电信号通过集成化芯片系统四周的电源管脚进入,再通过片上电源走线传输至芯片系统上的各个Tile;垂直供电方案选用基于LDO电路的电源管理模块,并将其设置在集成化芯片系统上,电信号直接垂直进入各个Tile的电源管脚。垂直供电方法相比横向供电方法的优点包括:
(1)避免使用DC-DC降压转换器中的大面积片外器件,如电感和电容,节约了封装的面积;
(2)片上电源走线产生的PDN阻抗会导致位于芯片系统边缘的Tile与位于中心的Tile形成IR-Drop的较大差别,可能引发多Tile系统的时序问题和信号完整性问题,而垂直供电可以避免这一点。因此,采用片上LDO芯片为集成化芯片系统垂直供电已成为主流的供电方案。
如图2所示,利用硅通孔技术(Through Silicon Via,TSV)完成多个LDO芯片向集成化芯片系统供电是可选方案之一。然而,TSV的制作工艺复杂,将会大幅提高芯片封装的工艺成本。2.5D IC设计中的中介层技术可以避免采用TSV。如图3所示,中介层技术将LDO芯片125并排水平放置在中介层109顶部,而集成化芯片105位于中介层底部。各个LDO芯片125与集成化芯片105通过中介层109中的垂直结构107互连,从而分别对集成化芯片中各个Tile进行供电。所述中介层可以选用硅以外的材料制作,因此能够避免TSV的使用,显著减少成本。
目前,集成化芯片借助中介层技术完成PDN设计的困难主要体现为LDO芯片的设计复杂性。如图3所示,中介层109中包含重布线层(RDL层),所述RDL层用于将直流电源提供的电压和接地信号从中介层两边传递至各个LDO芯片,形成结构的全局PDN。全局PDN中各个LDO芯片的金属走线长度不同,因此产生不同的走线压降,导致各个LDO芯片输入电压的差异。然而同构的集成化芯片场景要求各Tile有相同的电压输入,则各个LDO芯片需要在输入电压差异较大的情况下输出相同的电压,这提高了LDO设计的难度。在此基础上,如何设计与控制全局PDN从而降低LDO芯片的设计复杂性已经成为集成化芯片系统PDN设计的关键。
实用新型内容
本实用新型的目的在于克服上述现有技术的问题,提供了一种面向集成化芯片系统的供电结构,本供电结构不仅能够有效降低集成化芯片系统场景的供电成本,而且能够实现结构中电源管理系统中各个电源管理模块的同一压降,从而降低电源管理系统的设计复杂度。
上述目的是通过以下技术方案来实现:
一种面向集成化芯片系统的供电结构,包括电源管理系统、中介层和集成化芯片系统,所述中介层包括基板层、RDL层和可垂直贯穿所述中介层的垂直连接结构,所述垂直连接结构的上下两端分别设置有互连件,所述电源管理系统通过所述互连件与所述垂直连接结构的上端连接,所述集成化芯片系统通过所述互连件与所述垂直连接结构的下端连接。
进一步地,所述RDL层由多层金属层以及相邻所述金属层之间的绝缘介质层依次铺设而成,构成“金属-介质-金属”的典型电容器结构;在所述金属层上设置有金属走线,在所述绝缘介质层中设置有导电通孔,所述导电通孔连接相邻金属层上的所述金属走线;
所述基板层设置于所述RDL层下方,用于承载所述RDL层及实现所述RDL层与所述集成化芯片系统的连接。
进一步地,所述电源管理系统中执行电压变换的电路为LDO电路,所述LDO电路能够提供稳定的电压输出;
所述电源管理系统为由多个所述LDO电路组成的分布式电源管理芯片,或者是由多个所述分布式电源管理芯片组成的芯片集合。
进一步地,还包括可提供直流电源的全局电源,所述全局电源将直流电源沿所述中介层的边沿输入;所述RDL层中的所述金属走线及所述导电通孔将所述全局电源供给的电压和接地信号连接至所述电源管理系统,形成本结构的全局PDN;所述电源管理系统的输出电压分别通过所述中介层中的垂直连接件传递给所述集成化芯片系统,形成局部PDN。
进一步地,在所述RDL层顶部所述的金属层上设置有若干导电衬垫,所述导电衬垫用于承载设置于所述电源管理系统下方的所述互连件,并构成电气连接。
进一步地,所述互连件为微凸块,所述微凸块为铜柱、焊球、可控坍塌芯片连接结构中的一种或多种的组合。
进一步地,所述集成化芯片系统指尺寸大于3.3cm×2.6cm的逻辑芯片,或者是由多个封装在同一基板上的所述逻辑芯片组成的芯片集合。
进一步地,所述基板层为玻璃基板、或陶瓷基板、或绝缘复合层。
进一步地,所述RDL层中的所述金属层的层数至少为两层,所述绝缘介质层的层数至少为一层,且所述RDL层的顶部和底部必须为所述金属层。
进一步地,所述绝缘介质的材料包括但不限于聚酰亚胺、二氧化硅。
有益效果
本实用新型所提供的一种面向集成化芯片系统的供电结构,通过2.5D中介层技术能够实现电源管理系统与集成化芯片系统的高密度互连,满足了集成化芯片系统对供电电压的需求,并且能够实现封装体积小、电信号传输质量高的效果。
附图说明
图1为本实用新型所述一种面向集成化芯片系统的供电结构的系统示意图,其中(a)为集成化芯片;(b)为芯片集合;
图2为相关技术提供的一种堆叠芯片的供电结构示意图;
图3为本实用新型所述一种面向集成化芯片系统的供电结构的第一种封装结构示意图;
图4为本实用新型所述一种面向集成化芯片系统的供电结构的第二种封装结构示意图;
图5为本实用新型所述一种面向集成化芯片系统的供电结构的第三种封装结构示意图;
图6为本实用新型所述一种面向集成化芯片系统的供电结构的第四种封装结构示意图;
图7为本实用新型所述一种面向集成化芯片系统的供电结构的第一种封装结构对应的俯视图;
图8为本实用新型所述一种面向集成化芯片系统的供电结构中中介层的第一种结构示意图;
图9为本实用新型所述一种面向集成化芯片系统的供电结构中中介层的第二种结构示意图。
图示标记说明
101-第一种封装结构、102-第一电源管理芯片、103-第二电源管理芯片、104-第三电源管理芯片、105-集成化芯片、106-第一微凸块、107-垂直连接结构、108-第二微凸块、109-中介层、110-RDL层、111-第一走线结构、112-第二走线结构、113-第三走线结构、121-导电衬垫、123-导电通孔、124-基板层、125-LDO芯片、201-第二种封装结构、202-分布式电源芯片、301-第三种封装结构、302-逻辑芯片、401-第四种封装结构。
具体实施方式
下面根据附图和实施例对本实用新型作进一步详细说明。所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本实用新型保护的范围。
如图3~6所示,一种面向集成化芯片系统的供电结构,包括电源管理系统、中介层109和集成化芯片系统,所述中介层109包括基板层124、RDL层110和可垂直贯穿所述中介层109的垂直连接结构107,所述垂直连接结构107的上下两端分别设置有互连件,所述电源管理系统通过所述互连件与所述垂直连接结构107的上端连接,所述集成化芯片系统通过所述互连件与所述垂直连接结构107的下端连接。
其中,所述RDL层110由多层金属层以及相邻所述金属层之间的绝缘介质层依次铺设而成,构成“金属-介质-金属”的典型电容器结构;在所述金属层上设置有金属走线,在所述绝缘介质层中设置有导电通孔123,所述导电通孔123连接相邻金属层上的所述金属走线;
所述基板层124设置于所述RDL层110的下方,用于承载所述RDL层110及实现所述RDL层110与所述集成化芯片系统的连接。
所述互连件为微凸块,所述微凸块为铜柱、焊球、可控坍塌芯片连接结构中的一种或多种的组合。
所述电源管理系统中执行电压变换的电路是低压降线性电压变换器(Low Drop-Out Voltage Regulator,LDO),所述LDO电路能够提供稳定的电压输出;
所述电源管理芯片系统指的是由多个LDO电路组成的分布式电源管理芯片,或者是由多个电源管理芯片组成的芯片集合;为了表达方便,本实用新型将电源管理系统的重复性单元称为模块。对于分布式电源管理芯片而言,芯片中的一个LDO电路就是一个模块;对于芯片集合而言,集合中的一个芯片就是一个模块。
本供电结构的全局电源由所述中介层的边沿输入;所述RDL层中的金属走线及通孔将直流电源供给的电压和接地信号连接至电源管理系统中的各个模块,形成本结构的全局PDN;所述电源管理系统中各个模块的输出电压分别通过所述中介层中的垂直连接件传递给所述集成化芯片系统中的各个Tile,形成各个Tile的局部PDN。
具体的,如图3所示,本实例提供了第一种封装结构101,其中集成化芯片系统是单颗集成化芯片105,电源管理系统为三个电源管理芯片,包括第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104组成的芯片集合。所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104水平设置于中介层109的上表面,集成化芯片105作为供电负载芯片设置于中介层109的下表面。所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104分别经由第一微凸块106连接至所述中介层109;所述集成化芯片105通过第二微凸块108连接至所述中介层109。图7为第一种封装结构101的俯视图。
本实例设置所述集成化芯片105为同构的多Tile系统,即集成化芯片105包括三个完全相同Tile。所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104为电源管理系统的模块,则本结构中电源管理系统的三个模块分别向集成化芯片的三个Tile供给相同电压。
本实用新型所述各个电源管理芯片指的是能够将源电压转换为目标芯片所需电压的芯片。电源管理芯片的主要电路是DC-DC变换电路,其中LDO和DC-DC降压转换器是最常见的DC-DC变换器。相比DC-DC降压转换器,LDO能够避免外围元器件对面积的过度占用,因此本实用新型实例第一种封装结构101中的第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104正是基于LDO类型电路的电源管理芯片。
在一个具体的实施例中,如图4所示,第二种封装结构201中,电源管理系统不是多个LDO芯片的集合,而是由多个LDO电路组成的单个分布式电源芯片202。所述分布式电源芯片202中的各个LDO电路结构被称为电源管理系统的模块。与第一种封装结构101类似,电源管理系统中的各个模块分别向集成化芯片的各个Tile供给相同电压。
在一个具体的实施例中,如图5所示,第三种封装结构301中,集成化芯片系统不是单个集成化芯片,而是由多个封装在同一基板上的逻辑芯片302组成的芯片集合。所述逻辑芯片302是集成化芯片系统的Tile,电源管理系统中的第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104分别为各个Tile供给相同电压。
在一个具体的实施例中,如图6所示,第四种封装结构401中,集成化芯片是由多个封装在同一基板上的逻辑芯片302组成的芯片集合,电源管理系统是由多个LDO电路组成的单个分布式电源芯片202。所述逻辑芯片302是集成化芯片系统的Tile,所述电源芯片202中的各个LDO电路结构被是电源管理系统的各个模块,各个模块分别向各个Tile供给相同电压。
应理解,本实用新型并不对集成化芯片系统中Tile的数量和电源管理系统中模块的数量加以限制,在工艺能够做到且满足物理约束和基础功能的情况下,本实用新型中集成化芯片系统中Tile的数量和电源管理系统中模块的数量可以为大于一的任何合理数字。
本实用新型将对图3所示结构101进行详细说明。图中第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104的部分管脚通过中介层109中的垂直连接结构107和第一微凸块106、第二微凸块108与所述集成化芯片105连接,从而形成各个所述电源管理芯片分别向所述集成化芯片105中各个Tile供给电压的电气路径,即本结构的局部PDN。
全局电源向所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104的供电通过所述中介层109中的RDL层110进完成,因此RDL层110中的导电结构又称为全局PDN。
如图7所示,RDL层110中的导电结构包括第一走线结构111、第二走线结构112、第三走线结构113以及相关的导电通孔,其中第一走线结构111、第二走线结构112、第三走线结构113分别连接至电源管理芯片(第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104)。所述第一走线结构111、第二走线结构112、第三走线结构113均包括多条金属走线,所述金属走线将电压或接地信号由直流电源传递给各个所述电源芯片。
应理解,图中各走线的数量和布线情况只起示范作用,表明连接关系,并不代表实际的走线。
以上,本实用新型实例所提出的第一种封装结构101借助2.5D中介层技术和RDL技术为所述集成化芯片105提供的PDN为:各个所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104分别通过RDL层110中的第一走线结构111、第二走线结构112、第三走线结构113从全局电源获得源电压信号后,输出相同的稳定电压,并通过中介层109中的垂直连接结构107将电压分别传递给目标集成化芯片105中的各个Tile。
如图8所示,展示了所述第一种封装结构101中介层的细节示意图。
在本实例中,RDL层110包括两层金属层ML1和ML2,两层金属间填充着绝缘介质,形成绝缘介质层DL。所述金属层ML1和ML2上刻蚀的金属走线构成所述第一走线结构111、第二走线结构112、第三走线结构113,因此金属层ML1和金属层ML2也可称为第一布线层和第二布线层。所述布线层之间的垂直连接由绝缘介质层DL中的导电通孔123完成。所述第二布线层ML2顶部设置有多个导电衬垫121,所述导电衬垫121用于承载各个电源管理芯片的第一微凸块106,并实现所述第一微凸块106与第二布线层ML2中走线结构的电气连接。所述第二布线层ML2底部设置有基板层124,第二微凸块108设置在基板层124与集成化芯片105之间。
如图3、7和8所示,所述走线结构111将直流电源提供的电压和接地信号传递给某个导电衬垫121,导电衬垫121连接至某个第一微凸块106,所述第一微凸块106连接至所述电源管理芯片102的一个电源引脚,如此形成对所述电源管理芯片102供电的PDN;所述电源管理芯片102通过第一微凸块106、中介层中的垂直连接结构107、第二微凸块108将电压信号传递至集成化芯片105,如此实现对所述集成化芯片105供电的PDN。其余电源管理芯片同理。
应理解,只要保证相邻的金属层由绝缘介质间隔,本实用新型并不对RDL层的层叠结构作限制。例如,在一些实例中,本实用新型的RDL层110可以由四层金属层和三层绝缘介质层组成,如图9所示。
本实施例中,各个所述电源管理芯片采用倒装芯片(Flip Chip)技术进行封装,但在一些可能的实施例中也可以通过引线键合或其他等效技术封装。同时,各个芯片与中介层之间的互连结构并无限制,例如第一微凸块106和第二微凸块108可以更改为铜柱、焊球、可控坍塌芯片连接结构中的一种或多种的组合。
在结构材料的选择上,本实用新型采用玻璃基板、陶瓷基板或相似的的复合层作为基板层;所述RDL层110,导电结构的组成材料包括但不限于铜、金,绝缘介质的材料包括但不限于聚酰亚胺、二氧化硅。
本实用新型利用2.5D中介层技术和RDL技术,实现了电源管理系统与集成化芯片系统的高密度互连,满足了所述集成化芯片系统对供电电压的需求,并且有封装体积小、电信号传输质量高的优点。
以上所述仅为说明本实用新型的实施方式,并不用于限制本实用新型,对于本领域的技术人员来说,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (9)
1.一种面向集成化芯片系统的供电结构,其特征在于,包括电源管理系统、中介层和集成化芯片系统,所述中介层包括基板层、RDL层和可垂直贯穿所述中介层的垂直连接结构,所述垂直连接结构的上下两端分别设置有互连件,所述电源管理系统通过所述互连件与所述垂直连接结构的上端连接,所述集成化芯片系统通过所述互连件与所述垂直连接结构的下端连接。
2.根据权利要求1所述的一种面向集成化芯片系统的供电结构,其特征在于,所述RDL层由多层金属层以及相邻所述金属层之间的绝缘介质层依次铺设而成,构成“金属-介质-金属”的典型电容器结构;在所述金属层上设置有金属走线,在所述绝缘介质层中设置有导电通孔,所述导电通孔连接相邻金属层上的所述金属走线;
所述基板层设置于所述RDL层下方,用于承载所述RDL层及实现所述RDL层与所述集成化芯片系统的连接。
3.根据权利要求1所述的一种面向集成化芯片系统的供电结构,其特征在于,所述电源管理系统中执行电压变换的电路为LDO电路,所述LDO电路能够提供稳定的电压输出;
所述电源管理系统为由多个所述LDO电路组成的分布式电源管理芯片,或者是由多个所述分布式电源管理芯片组成的芯片集合。
4.根据权利要求2所述的一种面向集成化芯片系统的供电结构,其特征在于,还包括可提供直流电源的全局电源,所述全局电源将直流电源沿所述中介层的边沿输入;所述RDL层中的所述金属走线及所述导电通孔将所述全局电源供给的电压和接地信号连接至所述电源管理系统,形成本结构的全局PDN;所述电源管理系统的输出电压分别通过所述中介层中的垂直连接件传递给所述集成化芯片系统,形成局部PDN。
5.根据权利要求4所述的一种面向集成化芯片系统的供电结构,其特征在于,在所述RDL层顶部所述的金属层上设置有若干导电衬垫,所述导电衬垫用于承载设置于所述电源管理系统下方的所述互连件,并构成电气连接。
6.根据权利要求1所述的一种面向集成化芯片系统的供电结构,其特征在于,所述互连件为微凸块,所述微凸块为铜柱、焊球、可控坍塌芯片连接结构中的一种或多种的组合。
7.根据权利要求1所述的一种面向集成化芯片系统的供电结构,其特征在于,所述集成化芯片系统指尺寸大于3.3cm×2.6cm的逻辑芯片,或者是由多个封装在同一基板上的所述逻辑芯片组成的芯片集合。
8.根据权利要求1所述的一种面向集成化芯片系统的供电结构,其特征在于,所述基板层为玻璃基板、或陶瓷基板、或绝缘复合层。
9.根据权利要求2所述的一种面向集成化芯片系统的供电结构,其特征在于,所述RDL层中的所述金属层的层数至少为两层,所述绝缘介质层的层数至少为一层,且所述RDL层的顶部和底部必须为所述金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320372714.XU CN219800840U (zh) | 2023-03-02 | 2023-03-02 | 一种面向集成化芯片系统的供电结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320372714.XU CN219800840U (zh) | 2023-03-02 | 2023-03-02 | 一种面向集成化芯片系统的供电结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219800840U true CN219800840U (zh) | 2023-10-03 |
Family
ID=88184949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320372714.XU Active CN219800840U (zh) | 2023-03-02 | 2023-03-02 | 一种面向集成化芯片系统的供电结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219800840U (zh) |
-
2023
- 2023-03-02 CN CN202320372714.XU patent/CN219800840U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI474461B (zh) | 積體電路及三維堆疊之多重晶片模組 | |
KR102603163B1 (ko) | 고밀도 3d 상호연결 구성 | |
KR101706444B1 (ko) | 가변 칩 간격을 갖는 램프-스택 칩 패키지 | |
CN113410223B (zh) | 芯片组及其制造方法 | |
US20220189934A1 (en) | Backside Interconnection Interface Die For Integrated Circuits Package | |
JP2023526357A (ja) | モジュール式の積層型シリコンパッケージアセンブリ | |
US20120049361A1 (en) | Semiconductor integrated circuit | |
US20240071940A1 (en) | Creating interconnects between dies using a cross-over die and through-die vias | |
CN219800840U (zh) | 一种面向集成化芯片系统的供电结构 | |
CN219716852U (zh) | 一种堆叠式芯片封装结构 | |
CN110544673B (zh) | 一种多层次融合的三维系统集成结构 | |
CN116544206A (zh) | 一种具有分离式基板的晶圆级集成结构 | |
CN116190346A (zh) | 一种面向集成化芯片系统的供电结构 | |
CN110060993B (zh) | 多层芯片架构及连接方法 | |
CN116187264A (zh) | 一种面向集成化芯片系统的供电布线控制方法 | |
US20240038721A1 (en) | Semiconductor devices and methods of manufacturing thereof | |
US20230130354A1 (en) | Three-dimensional semiconductor package having a stacked passive device | |
US11901300B2 (en) | Universal interposer for a semiconductor package | |
US20230352415A1 (en) | Macrochip with interconnect stack for power delivery and signal routing | |
US20240120276A1 (en) | Three-dimensional semiconductor integrated circuit device including inter-die interface | |
US20240071934A1 (en) | Composite bridges for 3d stacked integrated circuit power delivery | |
CN113871381A (zh) | 一种tsv多芯片立体集成结构 | |
CN116845051A (zh) | 基于有源硅中介层的封装结构及其制作方法 | |
JP2002246541A (ja) | マルチチップモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |