CN116187264A - 一种面向集成化芯片系统的供电布线控制方法 - Google Patents
一种面向集成化芯片系统的供电布线控制方法 Download PDFInfo
- Publication number
- CN116187264A CN116187264A CN202310193862.XA CN202310193862A CN116187264A CN 116187264 A CN116187264 A CN 116187264A CN 202310193862 A CN202310193862 A CN 202310193862A CN 116187264 A CN116187264 A CN 116187264A
- Authority
- CN
- China
- Prior art keywords
- wiring
- wire
- power management
- power supply
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术领域,具体是一种面向集成化芯片系统的供电布线控制方法,步骤(1)布线控制调整直流电源与电源管理系统各个模块之间金属走线的路径和长度,使全局走线的总长度最短;步骤(2)图形化控制布线确定后,通过更改所述金属走线的横截面形状来补偿走线长度差异带来的阻抗差异,使电源管理系统各个模块所对应的金属走线的阻抗一致。本方法能够实现电源管理系统中各个模块与直流电源之间互连走线上的阻抗一致,保证了电源管理系统中各个模块的输入电压一致,降低了设计电源管理系统的难度。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种面向集成化芯片系统的供电布线控制方法。
背景技术
目前,随着人工智能对运算速度的要求不断提升,集成化芯片已经成为提高芯片算力的有效方案。芯片工艺中,先进光刻机单次曝光所能支持的最大区域面积(Reticlesize)为3.3cm×2.6cm,这样一次最大面积曝光将形成至少一个器件设计(Die)。面积大于3.3cm×2.6cm的芯片包含多个Die,因此称这样的芯片为集成化芯片。集成化芯片能够同时实现多个Die的功能,并减少Die间通信带宽的限制,从而获得带宽提升。
多个封装在同一基板上的逻辑芯片组成的芯片集合与以上所述集成化芯片呈现类似的结构与功能,故本发明称这两种结构为集成化芯片系统,如图1所示;为了表达方便,本发明将集成化芯片系统的重复性单元称为Tile。对于集成化芯片而言,芯片中的一个Die就是一个Tile;对于芯片集合而言,集合中的一个芯片就是一个Tile。
参考文献Designing a 2048-Chiplet,14336-Core Waferscale Processor,集成化芯片系统主要有横向供电和垂直供电两种供电方案。其中横向供电方案选用DC-DC降压转换器作为电源管理模块,并将其设置在集成化芯片系统的水平相邻位置,电信号通过集成化芯片系统四周的电源管脚进入,再通过片上电源走线传输至芯片系统上的各个Tile;垂直供电方案选用基于LDO电路的电源管理模块,并将其设置在集成化芯片系统上,电信号直接垂直进入各个Tile的电源管脚。垂直供电方法相比横向供电方法的优点包括:
(1)避免使用DC-DC降压转换器中的大面积片外器件,如电感和电容,节约了封装的面积;
(2)片上电源走线产生的PDN阻抗会导致位于芯片系统边缘的Tile与位于中心的Tile形成IR-Drop的较大差别,可能引发多Tile系统的时序问题和信号完整性问题,而垂直供电可以避免这一点。因此,采用片上LDO芯片为集成化芯片系统垂直供电已成为主流的供电方案。
如图2所示,利用硅通孔技术(Through Silicon Via,TSV)完成多个LDO芯片向集成化芯片系统供电是可选方案之一。然而,TSV的制作工艺复杂,将会大幅提高芯片封装的工艺成本。2.5D IC设计中的中介层技术可以避免采用TSV。
如图3所示,中介层技术将LDO芯片102、103、104并排水平放置在中介层109项部,而集成化芯片105位于中介层底部。各个LDO芯片与集成化芯片105通过中介层109中的垂直结构107互连,从而分别对集成化芯片中各个Tile进行供电。所述中介层可以选用硅以外的材料制作,因此能够避免TSV的使用,显著减少成本。
目前,集成化芯片借助中介层技术完成PDN设计的困难主要体现为LDO芯片的设计复杂性。如图3所示,中介层109中包含重布线层(RDL层),所述RDL层用于将直流电源提供的电压和接地信号从中介层两边传递至各个LDO芯片,形成结构的全局PDN。
而全局PDN中各个LDO芯片的金属走线长度不同,因此产生不同的走线压降,导致各个LDO芯片输入电压的差异。然而同构的集成化芯片场景要求各Tile有相同的电压输入,则各个LDO芯片需要在输入电压差异较大的情况下输出相同的电压,这提高了LDO设计的难度。
在此基础上,如何使电源管理系统中各个模块与直流电源之间互连走线上的阻抗一致,从而保证各个电源管理模块在全局PDN上的IR-drop一致已经成为集成化芯片系统PDN设计的关键。
发明内容
本发明的目的在于克服上述现有技术的问题,提供了一种面向集成化芯片系统的供电布线控制方法,用以解决传统技术中心电源管理系统中各个电源管理模块与直流电源之间互连走线上的阻抗不一致,从而控制各个模块的输入电压不一致的技术问题。
上述目的是通过以下技术方案来实现:
一种面向集成化芯片系统的供电布线控制方法,包括如下步骤:
步骤(1)布线控制调整直流电源与电源管理系统各个模块之间金属走线的路径和长度,使全局走线的总长度最短;
步骤(2)图形化控制布线确定后,通过更改所述金属走线的横截面形状来补偿走线长度差异带来的阻抗差异,使电源管理系统各个模块所对应的金属走线的阻抗一致。
进一步地,设定供电结构中包括3个电源管理芯片,分别通过3个走线结构与边沿的全局电源相连,所述电源管理芯片包括第一电源管理芯片、第二电源管理芯片、第三电源管理芯片,所述走线结构包括第一走线结构、第二走线结构、第三走线结构,则所述步骤(1)具体包括:
步骤(1-1)布线控制阶段根据集成化芯片中三个Tile的电源管脚位置来确定中介层中各个垂直连接结构的位置,在固定所述垂直连接结构后,调整所述第一走线结构、所述第二走线结构和所述第三走线结构中金属走线的布线路径,使全局PDN中所有走线的总长度最短;
步骤(1-2)布线完成阶段布线控制完成后,分别确定所述第一走线结构、所述第二走线结构和所述第三走线结构中所有金属走线的长度之和,并分别记为L1、L2、L3;
若直流电源输入电压为V,输入电流为I,各个金属走线的电阻率为ρ,横截面积为S,则所述第一走线结构中所有金属走线的IR-drop为:I*ρ L1/S;
所述第一电源管理芯片的输入电压为:V-I*ρ*L1/S;
同理所述第二电源管理芯片的输入电压为:V-I*ρ*L2/S;
所述步骤(2)具体为:
设定所述第二走线结构中金属走线的总长度L2与所述第一走线结构中金属走线总长度L1的比例为k,则控制所述第一走线结构和所述第二走线结构中IR-drop相同的方案为:
保持所述第二走线结构中的金属走线与所述第一走线结构中的金属走线采用同种材料,通过图形化的方法改变所述第二走线结构中走线的横截面积,使所述第二走线结构中金属走线的横截面积S2是所述第一走线结构中金属走线横截面积S1的k倍;
因为两者相等,因此,所述第一电源管理芯片和所述第二电源管理芯片的输入电压相等。
进一步地,所述第三走线结构的控制方法类似于所述第二走线结构。
进一步地,所述通过图形化的方法改变所述第二走线结构中走线的横截面积,具体为通过图形化的方法改变所述第二走线结构中走线的线宽或者线高。
有益效果
本发明所提供的一种面向集成化芯片系统的供电布线控制方法,能够实现电源管理系统中各个模块与直流电源之间互连走线上的阻抗一致,保证了电源管理系统中各个模块的输入电压一致,降低了设计电源管理系统的难度。
附图说明
图1为本发明所述一种面向集成化芯片系统的供电布线控制方法的系统示意图,其中(a)为集成化芯片;(b)为芯片集合;
图2为相关技术提供的一种堆叠芯片的供电结构示意图;
图3为本发明所述一种面向集成化芯片系统的供电布线控制方法中芯片供电封装结构示意图;
图4为本发明所述一种面向集成化芯片系统的供电布线控制方法中芯片供电封装结构的俯视图。
图示标记说明
101-封装结构、102-第一电源管理芯片、103-第二电源管理芯片、104-第三电源管理芯片、105集成化芯片、106-第一微凸块、107-垂直连接结构、108-第二微凸块、109-中介层、110-RDL层、111-第一走线结构、112-第二走线结构、113-第三走线结构。
具体实施方式
下面根据附图和实施例对本发明作进一步详细说明。所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
一种面向集成化芯片系统的供电布线控制方法,包括如下步骤:
步骤(1)布线控制调整直流电源与电源管理系统各个模块之间金属走线的路径和长度,使全局走线的总长度最短;
步骤(2)图形化控制布线确定后,通过更改所述金属走线的横截面形状来补偿走线长度差异带来的阻抗差异,使电源管理系统各个模块所对应的金属走线的阻抗一致。
具体的,如图3和4所示,本实施例中供电结构中包括三个电源管理芯片,即第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104,所述第一电源管理芯片102、所述第二电源管理芯片103和所述第三电源管理芯片104分别通过第一走线结构111、第二走线结构112、第三走线结构113与边沿的全局电源相连;均一化各个电源管理芯片IR-drop的流程如下:
步骤(1-1)布线控制阶段布线控制阶段时,首先根据集成化芯片105中三个Tile的电源管脚位置来确定所述中介层中各个垂直连接结构107的位置,在固定垂直连接结构107后,在满足物理约束的情况下,调整所述第一走线结构111、所述第二走线结构112和所述第三走线结构113中金属走线的布线路径,使全局PDN中所有走线的总长度最短;
步骤(1-2)布线完成阶段布线控制完成后,分别确定所述第一走线结构111、所述第二走线结构112和所述第三走线结构113中所有金属走线的长度之和,并分别记为L1、L2、L3。
若直流电源输入电压为V,输入电流为I,各个金属走线的电阻率为ρ,横截面积为S,则所述第一走线结构中所有金属走线的IR-drop为:I*ρL1/S;
所述第一电源管理芯片的输入电压为:V-I*ρ*L1/S;
同理所述第二电源管理芯片的输入电压为:V-I*ρ*L2/S;
由于L1与L2显然不同,所述第一电源管理芯片102的输入电压与所述第二电源管理芯片103的输入电压也有较大差异。但是本实例中同构的集成化芯片105要求所述第一电源管理芯片102、第二电源管理芯片103输出相同的电压,这给电源管理芯片的设计提出了更高要求。
为了降低电源管理芯片设计的复杂性,本方案提出根据所述L1与L2的长度差距对所述第一走线结构111和所述第二走线结构112进行图形化控制,从而统一所述第一走线结构111和所述第二走线结构112的IR-drop,即本方案的步骤(2)具体如下:
图形化控制阶段时,若所述第二走线结构112中金属走线的总长度L2与所述第一走线结构111中金属走线总长度L1的比例为k,则控制所述第一走线结构111和所述第二走线结构112中IR-drop相同的方案为:
保持所述第二走线结构112中的金属走线与所述第一走线结构111中的金属走线采用同种材料,通过图形化的方法改变所述第二走线结构112中走线的横截面积,即更改走线的线宽或者线高,使所述第二走线结构112中金属走线的横截面积S2是所述第一走线结构111中金属走线横截面积S1的k倍。
两者相等,因此,所述第一电源管理芯片102和所述第二电源管理芯片103的输入电压相等。
本实施例中所述第三走线结构113的控制方法类似于第二走线结构112。
本方案对于由多个LDO电路组成的单颗分布式电源管理芯片,以上方法同样适用;结构中各个LDO电路,即各个电源管理模块,类比于封装结构101中的各个电源管理芯片。
作为本方案中一种面向集成化芯片系统的供电结构的介绍,如图3所示,本实例提供了封装结构101,其中集成化芯片系统是单颗集成化芯片105,电源管理系统为三个电源管理芯片,包括第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104组成的芯片集合。所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104水平设置于中介层109的上表面,集成化芯片105作为供电负载芯片设置于中介层109的下表面。所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104分别经由第一微凸块106连接至所述中介层109;所述集成化芯片105通过第二微凸块108连接至所述中介层109。图4为封装结构101的俯视图。
本实例设置所述集成化芯片105为同构的多Tile系统,即集成化芯片105包括三个完全相同Tile。所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104为电源管理系统的模块,则本结构中电源管理系统的三个模块分别向集成化芯片的三个Tile供给相同电压。
本实施例中所述各个电源管理芯片指的是能够将源电压转换为目标芯片所需电压的芯片。电源管理芯片的主要电路是DC-DC变换电路,其中LDO和DC-DC降压转换器是最常见的DC-DC变换器。相比DC-DC降压转换器,LDO能够避免外围元器件对面积的过度占用,因此本发明实例封装结构101中的第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104正是基于LDO类型电路的电源管理芯片。
具体的,第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104的部分管脚通过中介层109中的垂直连接结构107和第一微凸块106、第二微凸块108与所述集成化芯片105连接,从而形成各个所述电源管理芯片分别向所述集成化芯片105中各个Tile供给电压的电气路径,即本结构的局部PDN。
全局电源向所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104的供电通过所述中介层109中的RDL层110进完成,因此RDL层110中的导电结构又称为全局PDN。
如图4所示,RDL层110中的导电结构包括第一走线结构111、第二走线结构112、第三走线结构113以及相关的导电通孔,其中第一走线结构111、第二走线结构112、第三走线结构113分别连接至电源管理芯片(第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104)。所述第一走线结构111、第二走线结构112、第三走线结构113均包括多条金属走线,所述金属走线将电压或接地信号由直流电源传递给各个所述电源芯片。
应理解,图中各走线的数量和布线情况只起示范作用,表明连接关系,并不代表实际的走线。
以上,本发明实例所提出的封装结构101借助2.5D中介层技术和RDL技术为所述集成化芯片105提供的PDN为:所述第一电源管理芯片102、第二电源管理芯片103、第三电源管理芯片104分别通过RDL层110中的第一走线结构111、第二走线结构112、第三走线结构113从全局电源获得源电压信号后,输出相同的稳定电压,并通过中介层109中的垂直连接结构107将电压分别传递给目标集成化芯片105中的各个Tile。
以上所述仅为说明本发明的实施方式,并不用于限制本发明,对于本领域的技术人员来说,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (4)
1.一种面向集成化芯片系统的供电布线控制方法,其特征在于,包括:
步骤(1)布线控制调整直流电源与电源管理系统各个模块之间金属走线的路径和长度,使全局走线的总长度最短;
步骤(2)图形化控制布线确定后,通过更改所述金属走线的横截面形状来补偿走线长度差异带来的阻抗差异,使电源管理系统各个模块所对应的金属走线的阻抗一致。
2.根据权利要求1所述的一种面向集成化芯片系统的供电布线控制方法,其特征在于,设定供电结构中包括3个电源管理芯片,分别通过3个走线结构与边沿的全局电源相连,所述电源管理芯片包括第一电源管理芯片、第二电源管理芯片、第三电源管理芯片,所述走线结构包括第一走线结构、第二走线结构、第三走线结构,则所述步骤(1)具体包括:
步骤(1-1)布线控制阶段根据集成化芯片中三个Tile的电源管脚位置来确定中介层中各个垂直连接结构的位置,在固定所述垂直连接结构后,调整所述第一走线结构、所述第二走线结构和所述第三走线结构中金属走线的布线路径,使全局PDN中所有走线的总长度最短;
步骤(1-2)布线完成阶段布线控制完成后,分别确定所述第一走线结构、所述第二走线结构和所述第三走线结构中所有金属走线的长度之和,并分别记为L1、L2、L3;
若直流电源输入电压为V,输入电流为I,各个金属走线的电阻率为ρ,横截面积为S,则所述第一走线结构中所有金属走线的IR-drop为:I*ρ L1/S;
所述第一电源管理芯片的输入电压为:V-I*ρ*L1/S;
同理所述第二电源管理芯片的输入电压为:V-I*ρ*L2/S;
所述步骤(2)具体为:
设定所述第二走线结构中金属走线的总长度L2与所述第一走线结构中金属走线总长度L1的比例为k,则控制所述第一走线结构和所述第二走线结构中IR-drop相同的方案为:
保持所述第二走线结构中的金属走线与所述第一走线结构中的金属走线采用同种材料,通过图形化的方法改变所述第二走线结构中走线的横截面积,使所述第二走线结构中金属走线的横截面积S2是所述第一走线结构中金属走线横截面积S1的k倍;
因为两者相等,因此,所述第一电源管理芯片和所述第二电源管理芯片的输入电压相等。
3.根据权利要求2所述的一种面向集成化芯片系统的供电布线控制方法,其特征在于,所述第三走线结构的控制方法类似于所述第二走线结构。
4.根据权利要求3所述的一种面向集成化芯片系统的供电布线控制方法,其特征在于,所述通过图形化的方法改变所述第二走线结构中走线的横截面积,具体为通过图形化的方法改变所述第二走线结构中走线的线宽或者线高。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310193862.XA CN116187264A (zh) | 2023-03-02 | 2023-03-02 | 一种面向集成化芯片系统的供电布线控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310193862.XA CN116187264A (zh) | 2023-03-02 | 2023-03-02 | 一种面向集成化芯片系统的供电布线控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116187264A true CN116187264A (zh) | 2023-05-30 |
Family
ID=86446111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310193862.XA Pending CN116187264A (zh) | 2023-03-02 | 2023-03-02 | 一种面向集成化芯片系统的供电布线控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116187264A (zh) |
-
2023
- 2023-03-02 CN CN202310193862.XA patent/CN116187264A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230238356A1 (en) | Embedded multi-die interconnect bridge with improved power delivery | |
TWI474461B (zh) | 積體電路及三維堆疊之多重晶片模組 | |
CN112771666A (zh) | 堆叠管芯结构中的功率门控 | |
TWI781530B (zh) | 高密度3d互連構形 | |
TWI512937B (zh) | Flip - mounted package for integrated switching power supply and its flip - chip packaging method | |
US6600341B2 (en) | Integrated circuit and associated design method using spare gate islands | |
US11011495B2 (en) | Multiple-die integrated circuit with integrated voltage regulator | |
US8648449B2 (en) | Electrical connectivity for circuit applications | |
US10707160B2 (en) | Electrical connectivity of die to a host substrate | |
US11587853B2 (en) | Semiconductor devices having a serial power system | |
US10483193B2 (en) | Electrical connectivity for circuit applications | |
US9812380B2 (en) | Bumps bonds formed as metal line interconnects in a semiconductor device | |
US7078812B2 (en) | Routing differential signal lines in a substrate | |
CN116187264A (zh) | 一种面向集成化芯片系统的供电布线控制方法 | |
CN219800840U (zh) | 一种面向集成化芯片系统的供电结构 | |
CN116190346A (zh) | 一种面向集成化芯片系统的供电结构 | |
US11901300B2 (en) | Universal interposer for a semiconductor package | |
US11621259B2 (en) | Semiconductor chip | |
US20240038721A1 (en) | Semiconductor devices and methods of manufacturing thereof | |
US20230205094A1 (en) | Simulating die rotation to minimize area overhead of reticle stitching for stacked dies | |
JP2001035922A (ja) | 半導体集積回路 | |
CN117878080A (zh) | 包括管芯间接口的三维半导体集成电路装置 | |
CN118099127A (zh) | 一种基于可重用有源硅中介层的芯片 | |
JP2001036050A (ja) | 半導体集積回路用の基本セル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |