CN118099127A - 一种基于可重用有源硅中介层的芯片 - Google Patents
一种基于可重用有源硅中介层的芯片 Download PDFInfo
- Publication number
- CN118099127A CN118099127A CN202211505080.7A CN202211505080A CN118099127A CN 118099127 A CN118099127 A CN 118099127A CN 202211505080 A CN202211505080 A CN 202211505080A CN 118099127 A CN118099127 A CN 118099127A
- Authority
- CN
- China
- Prior art keywords
- router
- channel
- input
- tile
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 84
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 84
- 239000010703 silicon Substances 0.000 title claims abstract description 84
- 239000007771 core particle Substances 0.000 claims abstract description 57
- 230000005540 biological transmission Effects 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000012546 transfer Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 3
- 230000003993 interaction Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5381—Crossover interconnections, e.g. bridge stepovers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Multi Processors (AREA)
Abstract
本发明提出一种基于可重用有源硅中介层的芯片,包括:多个芯粒;基板,用于提供电源、时钟和芯片外部输入输出信号;由多个瓦片构成的可重用有源硅中介层,每个瓦片表面和底面均具有凸块,通过底面的凸块与基板电气连接,获取电源、时钟、外部输入输出信号;通过表面的凸块与芯粒电气连接;且每个瓦片内包含竖直方向的硅通孔,在部分瓦片表面的凸块与瓦片底面的凸块之间形成电气连接,为芯粒传送电源、时钟、芯片外部输入输出信号;每个瓦片内部还包含至少一个路由器,路由器与多个表面凸块形成电气连接,芯粒通过微凸块与路由器进行芯粒间数据传输。本发明能为不同的芯粒系统提供交互,且芯粒间互联网络性能更高、能够容忍导线与路由器故障。
Description
技术领域
本发明涉及半导体封装领域,具体涉及一种有源的且能够在多种系统设计中重复使用的硅中介层的设计。
背景技术
随着封装技术的进步,以硅中介层(siliconinterposer)为载体的2.5D(2.5维)封装技术有望缓解因摩尔定律放缓带来的芯片性能增长困境。与传统的芯片设计方式不同,2.5D将大的裸片(die)拆分为多个小面积的芯粒(chiplet)进行生产,随后将它们焊接在一块硅中介层上。这一方式能够降低单次制造芯粒的面积,提升其良率。2.5D封装也能够支持混合制程的工艺,进一步降低制造成本。此外,相比于设计整块芯片,2.5D封装技术仅需在封装阶段进行芯粒集成,更为灵活快捷。
硅中介层一方面作为物理的封装载体,另一方面为芯粒提供电、时钟、外部输入输出与芯粒间数据传输信号。目前使用的硅中介层分为有源与无源两种,其区别在于是否在中介层中制造有源器件(如晶体管)。有源硅中介层可采用片上网络(networkonchip)作为芯粒互联架构来提供高性能的芯粒间互联网络与各式芯粒的灵活集成。
现有的有源硅中介层技术可分为定制与可重用两类。
定制的有源硅中介层需要根据每个2.5D系统中包含的芯粒的大小、位置、数量,以及系统对电源、时钟、外部输入输出与芯粒间数据传输的需求,对单独对TSV(硅通孔)、芯粒间互联网络进行设计与制造,带来高昂的金钱与时间成本。
可重用的有源硅中介层技术旨在设计一款能在多种2.5D系统中使用,并且能满足它们对电源、时钟、外部输入输出以及芯粒间数据传输需求的有源中介层。现有的可重用有源硅中介层技术SISL(SiliconInterconnectService Layer,硅互联服务层)在中介层中包含固定的芯粒间互联网络。由于芯粒间互联网络拓扑结构是固定的,SISL难以针对某一特定的2.5D系统进行调优,故而性能不佳。现有的设计也未考虑中介层导线、路由器存在故障时的解决方案。
发明内容
本发明的目的是解决上述定制有源硅中介层无法被其他2.5D系统重复使用的缺陷以及现有可重用硅中介层不能被配置为所需芯粒间互联网络拓扑、不能处理导线与路由器故障的问题,提出了一种芯粒间互联网络拓扑可配置、可被任意切割与组合、故障容忍的可重用有源硅中介层。
具体来说,本发明提出了一种基于可重用有源硅中介层的芯片,其中包括:
多个芯粒;
基板,用于提供电源、时钟和芯片外部输入输出信号;
由多个瓦片构成的可重用有源硅中介层,每个瓦片表面和底面均具有凸块,通过底面的凸块与该基板电气连接,获取电源、时钟、外部输入输出信号;通过表面的凸块与该芯粒电气连接;
且每个瓦片内包含竖直方向的硅通孔,在部分瓦片表面的凸块与瓦片底面的凸块之间形成电气连接,为芯粒传送电源、时钟、芯片外部输入输出信号;每个瓦片内部还包含至少一个路由器,该路由器与多个表面凸块形成电气连接,该芯粒通过微凸块与路由器进行芯粒间数据传输。
所述的基于可重用有源硅中介层的芯片,其中处于同一行的瓦片内的路由器相互电性连接;处于同一列的瓦片内的路由器相互电性连接,构成芯粒间互联网。
所述的基于可重用有源硅中介层的芯片,其中该路由器由输入输出通道与控制电路组成,输入输出通道包含两类通道:路由通道与旁路通道;控制电路由虚通道分配器、配置寄存器和开关分配器组成;
每类输入输出通道包含与该路由器输入输出端口相连的子路由通道和子旁路通道;该子路由通道包括:通道输入端口、输入虚通道,旁路路径、多路选择器、通道输出端口;该子旁路通道包括:通道输入端口、输入寄存器、旁路路径、多路选择器、通道输出端口。
所述的基于可重用有源硅中介层的芯片,其中该瓦片内路由器有3种工作模式:逻辑路由器模式:至少1个子路由通道被配置为流水线模式,路由器用来对数据包的传输流进行分叉与合并;旁路路由器模式:工作的通道均被配置为旁路模式,路由器仅负责数据包传递,且虚通道分配器10与开关分配器15被关断,以降低功耗;关断模式:所有的通道都没有被使用,路由器整个被关断,以降低功耗。
所述的基于可重用有源硅中介层的芯片,其中该流水线模式为4级流水线模式:流水线第1阶段,输入端口进入的芯粒传输数据微片被写入输入虚通道;流水线第2阶段,芯粒传输数据头微片通过信号,使用虚通道分配器,获取下一跳路由器的输入虚通道使用权;流水线第3阶段,输入虚通道中的芯粒传输数据微片根据头微片的路由信息产生信号,并通过开关分配器产生信号,获取所需子路由输出通道对应的交叉开关端口使用权;流水线第4阶段,数据微片穿过交叉开关和子路由通道的输出端口,前往下一跳路由器.
所述的基于可重用有源硅中介层的芯片,其中该子路由通道在配置寄存器的控制下,配置为不受虚通道分配器、开关分配器控制的该旁路模式:通道输入端口进入的芯粒传输数据微片通过信号直接经过旁路路径、交叉开关以及子路由通道或子旁路通道输出端口,前往下一跳路由器;配置寄存器通过多路选择器上的信号,控制数据微片所到达的通道输出端口。
所述的基于可重用有源硅中介层的芯片,其中该路由器中输入虚通道或者输入寄存器经过配置后,用以寄存路由器间传输的数据包。
所述的基于可重用有源硅中介层的芯片,其中根据控制信号,将该芯粒间互联网配置为指定拓扑结构,并在运行时实时监测传输质量,同态调整该拓扑结构,以绕开故障导线或路由器进行数据传输。
本发明还提出了一种包括该基于可重用有源硅中介层的芯片的处理装置。
由以上方案可知,本发明的优点在于:
相对于定制的有源硅中介层,所提出的硅中介层设计能够避免重新设计中介层的时间、成本开销。通过本发明的配置方法,就能为不同的芯粒系统提供电源、时钟、外部输入输出以及芯粒间数据传输信号。相对于已有的可重用有源硅中介层设计方案,所提出的方案数据芯粒间互联网络性能更高、能够容忍导线与路由器故障。故本发明的芯片适合用于低成本、快速集成芯粒,并且对芯粒间通信性能要求较高的场景,例如需要低成本、高生产效率、性能稳定的自动驾驶控制装置等处理装置。
附图说明
图1是本发明基于可重用有源硅中介层的2.5D系统结构图;
图2A是可重用有源硅中介层所使用的瓦片结构的剖面图;
图2B是基于瓦片结构的有源硅中介层的俯视图;
图3为瓦片覆盖芯粒的效果示意图;
图4为可重用有源硅中介层的瓦片分割示意图;
图5是基于组合的可重用有源硅中介层搭建的2.5D系统示意图;
图6A为可配置路由器有5个方向的输入输出端口图;
图6B为可配置路由器的结构示意图;
图7A为3个芯粒安装在可重用硅中介层所示位置的示意图;
图7B为芯粒间互联网络拓扑图;
图7C为图7B所示芯粒间互联网络拓扑在图7A硅中介层中配置方式图;
图8为旁路通道的使用示意图;
图9为数据的长距离传输示意图;
图10为导线断路故障的数据传输示意图;
图11为导线短路故障的数据传输传输示意图;
图12为路由器故障的数据传输示意图。
具体实施方式
定制有源硅中介层并未考虑硅中介层的重复使用问题,尽管使用了高性能的定制芯粒间互联网络,但是当芯粒大小、位置、数量发生改变时,原有的硅中介层设计就无法使用,需要重新进行设计。本发明通过提出一种瓦片式的设计来解决此技术问题,实现硅中介层能够被任意切割。一个瓦片能够为芯粒提供标准数量的电源、时钟、外部输入输出信号,以及固定带宽的瓦片间数据传输。基于瓦片结构的有源硅中介层可被任意切割、组合。无论何种大小、位置、数量的芯粒,都能够通过接入对应的瓦片,发挥正常功能。此外,现有的可重用有源硅中介层方案SISL并未考虑不同2.5D系统所需的不同芯粒间互联网络拓扑结构。不同的系统具有不同的通信负载,其对应的最优芯粒间互联网络拓扑结构也是不同的。SISL中的芯粒间互联网络是固定的,这使得它芯粒间数据传输性能不高。该缺陷可以通过可配置的芯粒间互联网络结构解决,用户能够通过施加适当的控制信号,将芯粒间互联网络配置为任意最适合于该系统的拓扑结构。此外,可以通过绕开故障导线、路由器来进行数据传输。
本发明为了支持有源硅中介层在不同的2.5D系统中能够被重复使用,硅中介层首先要能够支持具有不同大小的芯粒的任意放置,发明人提出将硅中介层组织为若干个完全相同的瓦片,每个瓦片都能为堆叠在其上方的芯粒提供标准数量的电源、时钟、外部输入输出与芯粒间数据传输信号。这一模块化的设计使得任意大小的芯粒能够焊接在中介层表面的任意的瓦片区域上。此外,硅中介层还需要支持具有不同数量的芯粒的放置,承载不同数量的芯粒需要不同大小的硅中介层。由于硅中介层采用了瓦片式的模块化设计,硅中介层可以被切割、组合为指定的大小而不影响功能。为了满足各种系统中的芯粒间数据传输需求,所提出的硅中介层中包含一个可配置路由器组成的芯粒间互联网络,它可以被配置为任意所需的拓扑。对于存在短路、断路故障的导线与故障的路由器,通过绕开故障来实现正常的数据传输。
上述方案涉及的核心技术点包括:
关键点1,基于瓦片结构的有源硅中介层设计。现有技术中没有中介层仅依赖基板的设计会导致芯粒之间通信的性能下降。本发明为了解决此技术问题,在每个瓦片上表面覆盖一组微凸块(microbump),能够与安装在上方的芯粒形成电气连接,为芯粒提供电源、时钟、外部输入输出以及芯粒间数据传输信号。每个瓦片下表面覆盖一组凸块(C4bump),能够与下方的基板形成电气连接,接收电源、时钟、外部输入输出信号。每个瓦片内部包含一组竖直方向的硅通孔,在部分瓦片上方的微凸块与瓦片下方的凸块之间形成电气连接,为芯粒传送电源、时钟、外部输入输出信号。每个瓦片内部包含一个可配置路由器,与若干个上表面微凸块形成电气连接,芯粒通过微凸块与路由器进行数据传输。技术效果:通过使用瓦片式的模块化结构,有源中介层支持搭建包含不同大小、位置、数量的芯粒的2.5D系统,可以在多种系统中重复使用,无需重新设计。瓦片结构也使得硅中介层可被任意切割与组合。
关键点2,可配置的路由器。该路由器包含输入输出通道与控制电路。输入输出通道包含多个方向子通道构成的路由通道与旁路通道,控制电路包含虚通道分配器、配置寄存器和开关分配器。在配置寄存器的控制下,路由通道可以被配置为流水线模式或旁路模式,旁路通道仅使用旁路模式。不被使用的子通道及其控制电路可以被关断。技术效果:路由器可以被用来路由数据包,对数据包的传输流进行分叉与合并;路由器也可根据配置的路径传递数据包到指定输出端口;不使用的路由器被完全关闭。
关键点3,可配置的芯粒间互联网络。处于同一行的瓦片内的可配置路由器被若干根横向的导线连接;处于同一列的瓦片内的可配置路由器被若干根纵向的金属导线连接。这些路由器组成可配置的芯粒间互联网络。技术效果:芯粒间互联网络可被配置成任意拓扑结构;也可通过配置控制信号来支持长距离数据传输。
关键点4,有源硅中介层中故障容忍的数据传输方式,绕开发生故障的导线与路由器。技术效果:中介层能够在部分导线、路由器发生故障时仍能正常被使用。
为让本发明的上述特征和效果能阐述的更明确易懂,下文特举实施例,并配合说明书附图作详细说明如下。
基于可重用有源硅中介层的系统。图1是一个基于可重用有源硅中介层的2.5D系统,因其多个芯粒并排放置在中介层上,芯粒利用中介层的导线资源进行互联,故是介于2D芯片与3D芯片的2.5D形态。包括1-1,1-2在内的若干个芯粒焊接在可重用有源硅中介层2上,中介层2安装在封装衬底3上。中介层内部包含一个可配置芯粒间互联网络。芯粒1-1、1-2与中介层2通过微凸块4形成电气连接,获取电源、时钟、外部输入输出信号,并接入可配置芯粒间互联网络6。中介层2与衬底3通过凸块5形成电气连接,获取电源、时钟、外部输入输出信号。
基于瓦片结构的有源硅中介层。图2A是可重用有源硅中介层所使用的瓦片结构的剖面图。单个瓦片1上表面覆盖包括2-1、2-2、2-3在内的固定数量的微凸块,用来与安装在其上方的芯粒形成电气连接,为芯粒提供电源、时钟、外部输入输出以及芯粒间数据传输信号。与中介层1无电气连接的绝缘微凸块2-4具有机械支撑功能。每个瓦片下表面覆盖固定数量的凸块6,用来与衬底形成电气连接或进行机械支撑。固定数量的微凸块2-1可以直接与凸块6通过TSV(硅通孔)7相连,接收来自衬底的电源、时钟、外部输入输出信号。每个瓦片包含一个可配置路由器4,与相邻瓦片内的路由器通过包括3-3在内的通道进行路由器间数据传输。芯粒可与输入微凸块2-2、输出微凸块2-3相连,分别通过芯粒输入通道3-1、芯粒输出通道3-2,接入芯粒间互联网络,与系统内其他芯粒进行数据传输,即芯粒间需要交换的数据通过路由器进行传输,芯粒单独就能处理的数据不通过路由器,直接于基板进行直连进行数据交互。路由器4的所需的电源、时钟、外部输入输出信号可由微凸块通过导线5供给。
图2B是基于瓦片结构的有源硅中介层的俯视图。1为单个瓦片,包含路由器4。包括2-1在内的横向通道连接横向相邻瓦片中的路由器,包括2-4在内的纵向通道连接纵向相邻瓦片中的路由器。芯粒可与输入微凸块3-1、输出微凸块3-2相连,分别通过输入通道2-2、输出通道2-3接入芯粒间互联网络。微凸块3-3提供电源、时钟、外部输入输出信号,或者进行机械支撑。
其中在本实施例中,图2A中的3-1、3-2、3-3、5,图2B中所画的2-1、2-2、2-3、2-4,所画出的位宽为1比特,但本发明不以此为限,所提出发明支持任意位宽的通道、导线。
对任意大小、数量、位置的芯粒的支持。如图3所示,1为单个瓦片。3个不同大小的芯粒被焊接在了可重用硅中介层的不同位置上。芯粒2-1覆盖了2*2区域的瓦片,芯粒2-2覆盖了1*1区域的瓦片,芯粒2-3覆盖了2*1区域的瓦片。
中介层的切割。所提出的有源硅中介层设计可以被灵活地切割为更小面积的中介层。如图4所示,1为单个瓦片。3*3大小的硅中介层可以沿着轨迹2进行物理切割,得到更小尺寸的2*2、2*1、1*2、1*1的硅中介层,这些硅中介层均具有正常功能。
中介层的组合。所提出的有源硅中介层设计可以被灵活地组合为更大面积的中介层。图5是基于组合的可重用有源硅中介层搭建的2.5D系统。中介层3-1和3-2安装在衬底6上。路由器5-1的芯粒输入通道4-1、芯粒输出通道4-2,通过芯粒2内部的导线3-1、3-2分别与路由器5-2的芯粒输出通道4-4、芯粒输入通道4-3相连,实现中介层3-1内的路由器5-1与中介层3-2内的路由器5-2进行数据传输的功能。此时中介层3-1上的芯粒1-1能够与中介层3-2上的芯粒1-2进行数据传输。
可配置路由器的结构。如图6A所示,可配置路由器有5个方向的输入输出端口。端口1-1、1-2分别是与芯粒相连的输入、输出端口;端口1-4、1-3分别是与上方瓦片内路由器相连的输入、输出端口;端口1-6、1-5分别是与右侧内瓦片路由器相连的输入、输出端口;端口1-7、1-8分别是与下方瓦片内路由器相连的输入、输出端口;端口1-9、1-10分别是与上方瓦片内路由器相连的输入、输出端口。
可配置路由器的结构示意图如图6B所示,由输入输出通道与控制电路组成。输入输出通道包含2类通道:包含5个子路由通道的路由通道5与包含5个子旁路通道的旁路通道1。每类通道包含与5个方向的输入输出端口相连的子通道。1个子路由通道包括:通道输入端口7、输入虚通道8,旁路路径6、控制多路选择器27、通道输出端口19。4代表省略的其他4个方向子路由通道的输入端口、输入虚通道、旁路路径、控制多路选择器;20代表省略的其他4个方向子路由通道的输出端口。1个子旁路通道包括:通道输入端口3、输入寄存器28、旁路路径2、控制多路选择器25、通道输出端口22。29代表省略的其他4个方向子旁路通道的输入端口、输入寄存器、旁路路径、控制多路选择器;23代表省略的其他4个方向子旁路通道的输出端口。控制电路由虚通道分配器10、配置寄存器12和开关分配器15组成。
1个子路由通道在配置寄存器12的控制下,可配置为4级流水线模式。以输入端口7所在子路由通道为例。在该模式下:流水线第1阶段中,输入端口7进入的芯粒传输数据微片(flit)被写入输入虚通道8;流水线第2阶段中,芯粒传输数据头微片通过信号9,使用虚通道分配器10,获取下一跳路由器的输入虚通道使用权;流水线第3阶段中,输入虚通道中的芯粒传输数据微片根据头微片的路由信息产生信号11,并通过开关分配器15产生信号16与18,获取所需子路由输出通道对应的交叉开关端口使用权;流水线第4阶段中,数据微片穿过交叉开关21和包括19在内的某个子路由通道的输出端口,前往下一跳路由器。
1个子路由通道在配置寄存器12的控制下,可配置为旁路模式,不受虚通道分配器10、开关分配器15控制。在该模式下:通道输入端口3进入的芯粒传输数据微片通过信号26直接经过旁路路径6、交叉开关21、包括19、22在内的某个子路由通道或子旁路通道输出端口,前往下一跳路由器。配置寄存器通过多路选择器17上的信号14、13、18,控制数据微片所到达的通道输出端口。在进行数据长距离传输时,旁路模式下,配置寄存器12通过信号26还可使用输入虚通道8寄存数据微片,实现多周期传输。但子旁路通道不能够配置为4级流水线模式,仅使用路由通道无法应对芯粒数量众多的情况,故额外增加了旁路通道。
1个子旁路通道在配置寄存器12的控制下仅可配置为旁路模式。在该模式下:通道输入端口3进入的芯粒传输数据微片通过信号24直接经过旁路路径2、交叉开关21、包括19、22在内的某个子路由通道或子旁路通道输出端口,前往下一跳路由器。子旁路通道不受虚通道分配器10、开关分配器15控制。配置寄存器通过控制多路选择器17上的信号14、13、18,控制数据微片所到达的输出端口。在进行数据长距离传输时,旁路模式下,配置寄存器12通过信号24还可使用输入寄存器28寄存数据微片,实现多周期传输。
在所提出有源硅中介层中,瓦片内的路由器有3种工作模式。逻辑路由器模式:此时至少1个子路由通道被配置为流水线模式,路由器用来对数据包的传输流进行分叉与合并;旁路路由器模式:工作的通道均被配置为旁路模式,路由器仅负责数据包传递;关断模式:所有的通道都没有被使用,路由器整个被关断,以降低功耗。在旁路路由器模式下,虚通道分配器10与开关分配器15被关断,以降低功耗。对于未使用的子通道,该子通道涉及的电路可以被关断,以降低功耗。
其中一些可选的优化在图6B中并未画出,包括通过多路选择器对子通道进行复用,使用更多的旁路通道。
任意芯粒间互联网络拓扑的支持。如图7A所示,3个芯粒1-1、1-2、1-3安装在可重用硅中介层所示位置的瓦片上,分别标记为B、C、A。图7B为芯粒间互联网络拓扑,包含3个芯粒1-1、1-2、1-3,和路由器3,以及链路2-1、2-2、2-3。芯粒1-1、1-2、1-3分别对应于图7A中的芯粒B、C、A。图7C为图7B所示芯粒间互联网络拓扑在图7A硅中介层中的一种配置方式。路由器2-1与芯粒B连接,路由器2-2与芯粒C连接,路由器2-5与芯粒A连接。路由器2-1、2-2、2-5被配置为旁路路由器模式,负责将芯粒发送的数据包注入芯粒间互联网络或者将来自芯粒间互联网络的数据包发送到芯粒。路由器2-7被配置为旁路路由器模式,负责将来自上方路由器2-1的数据包发送到右侧路由器2-6;路由器2-3被配置为旁路路由器模式,负责将来自上方路由器2-2的数据包发送到左侧路由器2-6;路由器2-6被配置为逻辑路由器模式,对应于图7B中的路由器3,负责将路由器2-1、2-2到它的数据包传输流合并,传输至路由器2-5。3-1、3-2、3-3表示数据包的传输路径,分别对应于图7B中的链路2-1、2-2、2-3。包括2-4在内未被使用的路由器被配置为关断模式。
旁路通道的使用。旁路通道可以增加路由器之间可建立的传输路径数量。如图8所示,路由器1-1、1-2、1-3被配置为逻辑路由器模式,包括1-4在内的未被使用的路由器被配置为关断模式。路由器1-1通过路径2-1向路由器1-3发送数据,同时也通过路径2-2向路由器1-2发送数据包。在路由器1-1与1-2之间,路径2-1和路径2-2分别使用子旁路通道和子路由通道,故能同时进行数据传输。
数据的长距离传输。在如图9所示的可重用有源硅中介层中,路由器1-1、1-2、1-3、1-4被配置为旁路路由器模式,包括1-5在内的未被使用的路由器被配置为关断模式。路由器1-1通过路径2向路由器1-4发送数据包。假定芯粒间互联网络数据包传输在一个时钟周期内只能经过两跳距离,那么路由器1-3中的输入虚通道或者输入寄存器经过配置后,可以用来寄存数据包,实现长距离情况下数据的多周期传输。
导线断路故障的数据传输。如图10所示,路由器1-1与路由器1-2间的通道2-1的导线中存在断路故障3,使得路由器1-2无法通过通道2-1与路由器1-1进行正常数据传输。此时数据传输需要绕开通道2-1,并可以使用路径为通道2-4、2-3、2-2的数据传输替代通道2-1上的数据传输。
导线短路故障的数据传输。如图11所示,芯粒间互联网络中路由器1-2、1-4间的通道2-1的导线与路由器1-1、1-3间的通道2-5的导线发生短路故障3,为了避免通道2-1与通道2-5上的数据传输发生干扰,可以将通道2-5断开,并使用路径为通道2-4、2-3、2-2的数据传输替代通道2-5上的数据传输。
路由器故障的数据传输。如图12所示,芯粒间互联网络中路由器1-1发生故障,致使包括通道2-1在内的所有与其相连的通道都无法正常工作,同时芯粒也无法通过路由器1-1接入芯粒间互联网络。此时可通过移动来改变芯粒所在的瓦片,令芯粒从包括1-2在内的可正常工作的路由器接入网络,并使用包括通道2-2在内的可正常工作的通道进行数据传输。
Claims (9)
1.一种基于可重用有源硅中介层的芯片,其特征在于,包括:
多个芯粒;
基板,用于提供电源、时钟和芯片外部输入输出信号;
由多个瓦片构成的可重用有源硅中介层,每个瓦片表面和底面均具有凸块,通过底面的凸块与该基板电气连接,获取电源、时钟、外部输入输出信号;通过表面的凸块与该芯粒电气连接;
且每个瓦片内包含竖直方向的硅通孔,在部分瓦片表面的凸块与瓦片底面的凸块之间形成电气连接,为芯粒传送电源、时钟、芯片外部输入输出信号;每个瓦片内部还包含至少一个路由器,该路由器与多个表面凸块形成电气连接,该芯粒通过微凸块与路由器进行芯粒间数据传输。
2.如权利要求1所述的基于可重用有源硅中介层的芯片,其特征在于,处于同一行的瓦片内的路由器相互电性连接;处于同一列的瓦片内的路由器相互电性连接,构成芯粒间互联网。
3.如权利要求1所述的基于可重用有源硅中介层的芯片,其特征在于,该路由器由输入输出通道与控制电路组成,输入输出通道包含两类通道:路由通道与旁路通道;控制电路由虚通道分配器、配置寄存器和开关分配器组成;
每类输入输出通道包含与该路由器输入输出端口相连的子路由通道和子旁路通道;该子路由通道包括:通道输入端口、输入虚通道,旁路路径、多路选择器、通道输出端口;该子旁路通道包括:通道输入端口、输入寄存器、旁路路径、多路选择器、通道输出端口。
4.如权利要求3所述的基于可重用有源硅中介层的芯片,其特征在于,该瓦片内路由器有3种工作模式:逻辑路由器模式:至少1个子路由通道被配置为流水线模式,路由器用来对数据包的传输流进行分叉与合并;旁路路由器模式:工作的通道均被配置为旁路模式,路由器仅负责数据包传递,且虚通道分配器10与开关分配器15被关断,以降低功耗;关断模式:所有的通道都没有被使用,路由器整个被关断,以降低功耗。
5.如权利要求4所述的基于可重用有源硅中介层的芯片,其特征在于,该流水线模式为4级流水线模式:流水线第1阶段,输入端口进入的芯粒传输数据微片被写入输入虚通道;流水线第2阶段,芯粒传输数据头微片通过信号,使用虚通道分配器,获取下一跳路由器的输入虚通道使用权;流水线第3阶段,输入虚通道中的芯粒传输数据微片根据头微片的路由信息产生信号,并通过开关分配器产生信号,获取所需子路由输出通道对应的交叉开关端口使用权;流水线第4阶段,数据微片穿过交叉开关和子路由通道的输出端口,前往下一跳路由器。
6.如权利要求4所述的基于可重用有源硅中介层的芯片,其特征在于,该子路由通道在配置寄存器的控制下,配置为不受虚通道分配器、开关分配器控制的该旁路模式:通道输入端口进入的芯粒传输数据微片通过信号直接经过旁路路径、交叉开关以及子路由通道或子旁路通道输出端口,前往下一跳路由器;配置寄存器通过多路选择器上的信号,控制数据微片所到达的通道输出端口。
7.如权利要求4所述的基于可重用有源硅中介层的芯片,其特征在于,该路由器中输入虚通道或者输入寄存器经过配置后,用以寄存路由器间传输的数据包。
8.如权利要求4所述的基于可重用有源硅中介层的芯片,其特征在于,根据控制信号,将该芯粒间互联网配置为指定拓扑结构,并在运行时实时监测传输质量,同态调整该拓扑结构,以绕开故障导线或路由器进行数据传输。
9.一种包括如权利要求1到8任意一种基于可重用有源硅中介层的芯片的处理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211505080.7A CN118099127A (zh) | 2022-11-28 | 2022-11-28 | 一种基于可重用有源硅中介层的芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211505080.7A CN118099127A (zh) | 2022-11-28 | 2022-11-28 | 一种基于可重用有源硅中介层的芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118099127A true CN118099127A (zh) | 2024-05-28 |
Family
ID=91160530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211505080.7A Pending CN118099127A (zh) | 2022-11-28 | 2022-11-28 | 一种基于可重用有源硅中介层的芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118099127A (zh) |
-
2022
- 2022-11-28 CN CN202211505080.7A patent/CN118099127A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102662501B1 (ko) | 인터포저 없는 스택 다이 상호접속 | |
US8368217B2 (en) | Integrated circuit package with segregated Tx and Rx data channels | |
US11239203B2 (en) | Multi-chip stacked devices | |
CN102089826B (zh) | 邻近光存储器模块 | |
US11127718B2 (en) | Multi-chip stacked devices | |
CN111741601B (zh) | 一种通用的可配置的有源基板电路结构 | |
CN114467174A (zh) | 用于在3d堆叠产品中实现管芯重用的方案 | |
CN113410223A (zh) | 芯片组及其制造方法 | |
CN115277551A (zh) | 基于环形结构的模块化三维片上网络无死锁路由系统和方法 | |
CN111786894B (zh) | 实现片上网络传输带宽扩充功能的fpga装置 | |
KR940001394B1 (ko) | 초대규모 반도체 집적 칩상에 전기 회로를 설계하는 방법 및 반도체 박막 다중 칩 모듈 | |
CN118099127A (zh) | 一种基于可重用有源硅中介层的芯片 | |
KR20220005603A (ko) | 네트워크 온 레이어가 이네이블된 아키텍처 | |
US9871020B1 (en) | Through silicon via sharing in a 3D integrated circuit | |
CN111753481B (zh) | 利用有源硅连接层平衡延迟的多裸片fpga | |
CN118099117A (zh) | 一种可重用无源硅中介层的芯片 | |
EP4407679A2 (en) | Integrated circuit device with stacked interface chiplets | |
CN221529947U (zh) | 利用芯粒架构的芯片封装结构及电子设备 | |
CN220544991U (zh) | 一种可重构芯粒间连接结构的芯片 | |
CN117134765B (zh) | 一种可重构芯粒间连接结构的电路及芯片 | |
CN111755435B (zh) | 利用硅连接层集成hbm存储裸片的多裸片fpga | |
TWI819572B (zh) | 三維積體電路 | |
CN219800840U (zh) | 一种面向集成化芯片系统的供电结构 | |
US11469183B2 (en) | Multirow semiconductor chip connections | |
US12095494B1 (en) | Lateral escape using triangular structure of transceivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |