CN110060993B - 多层芯片架构及连接方法 - Google Patents

Abstract

一种多层芯片架构相互连接，通过硅通孔（TSV）的键合方法及可以实施方式为多层相同或不同功能的集成电路芯片相互连接。多层芯片通过硅通孔（TSV）键合形成圆柱体金属互连，芯片之间用顶部与底部堆叠方式，或芯片倒装堆叠芯片方式实现层与层硅通孔定位对准。不同几何尺寸芯片堆叠键合方式互连是通过芯片上固定位置硅通孔（TSV）金属键合，增加一个辅助层使得各层芯片通过硅通孔（TSV）可持续互连。这种固定位置硅通孔（TSV）金属化垂直互连，可以作为工艺定位和对齐基准使得堆叠芯片互连焊接准确，工艺控制简便，连接可靠，可以规模化并具有合理成本的生产，可以跨层和简化各层之间电连接。

Description

多层芯片架构及连接方法

技术领域

本发明涉及半导体集成电路，具体为一种封装内部多层芯片架构及连接方法。

背景技术

目前集成电路三维芯片技术及其实施方式是在：两个芯片堆叠层或目前最多只能三个芯片堆叠层之间的器件的之间直接连接是通过任意位置通孔垂直连接，这种通孔的位置是按照需要电连接器件所在位置决定，这种方式就局限只能在两层芯片最多三层芯片特定位置上的垂直互连，不论是顶部对顶部，或是底部对顶部的堆叠方式。这种通孔位置是基于器件所在位置，采用垂直互连接方式的定位精度不高，精准定位和对齐上下层通孔及器件困难。受这种定位方式的局限，完全不能进行多层堆叠芯片的互连，并且不能实现不同芯片层之间的跨接连接。采用通孔直接连接器件方式，无法大规模量产以及有效降低成本。随着多层芯片的集成度增加，采用通孔直连接器件的实施变得更加困难。集成度不高的一个封装外过多和过长的互连线电阻及电容使信号传播延时增加，且更多消耗功率，电容还会引起额外噪声使得电路可靠性降低。

本发明可以实施一个封装内部解决多层芯片堆叠的连接，实现间隔不同芯片层和功能模块跨接。这样使得不同芯片功能模块可以堆叠组合成单个系统级单元的封装，用本专利生成的模块能够处理多重复合功能。这种硅通孔作为专门特定位置方法解决了堆叠芯片层的定位精度可以容易对齐通孔实施工艺控制，实现规模化量产。

因此，本发明多层芯片架构及连接方法，这种在一个封装内高集成度和高密度架构的互连，有效解决三个方面技术缺陷：无法超过三层芯片以上的硅通孔连接，不同芯片层的跨层连接，多层芯片连接定位和工艺对齐控制。

发明内容

本发明内容目的是针对目前多层芯片3维集成电路技术中存在的上述问题和缺陷并提供有效解决实施方法。本发明提供一种多层芯片架构及连接方法，将多层芯片在至少一个方向上的相同位置排列相同直径硅通孔，其中包括可以实现不同几何尺寸芯片堆叠，以及增加具有通孔的辅助层，保持不同尺寸芯片堆叠时各芯片层持续连接。由于这种在所有堆叠芯片相同位置排列硅通孔以及多个互连的连接方法，可以在多层芯片架构的封装结构内实施不同芯片层的跨层连接。且本发明硅通孔(TSV)金属化垂直互连，使得不同堆叠芯片硅通孔之间焊接所必须的定位准确，芯片对齐工艺简化，连接可靠，可以跨层和简化各层之间电连接；其工艺过程控制简便可行，实施标准化，流程化，规模化兼具合理成本的生产。

本发明是一种多层芯片架构及连接方法实施，包括：

芯片层包括基板，导电层，绝缘层，金属连接端子，金属连接线和硅通孔。芯片层的器件通过金属连接线和连接端子连接至硅通孔，在硅通孔中实施金属键合与这些金属连接线和金属连接端子互连。

硅通孔内的金属铜圆柱体贯通连接上一层和下一层。

多层芯片在封装内顶部对底部的堆叠，或者倒装方式堆叠时硅通孔位置都保持一致，在对齐硅通孔进行金属连接时工艺定位容易控制，准确。

每一层器件连接至硅通孔采用金属连接线和连接端子，如果其中的一个或多个硅通孔不需要与该芯片层的器件互连接，硅通孔中金属圆柱体直接贯通该层连接至上层和下层。

几何尺寸较小的芯片堆叠在两个几何尺寸较大的芯片层中间，在该两个几何尺寸较大芯片间会出现多余空间，或在其中一个方向上就没有连接上下芯片层的硅通孔，根据这种情况，增加一个具有硅通孔的辅助层用于贯通并连接上下层。

这种具有通孔的辅助层，目的是用于辅助连接上下层，其位置可以在几何尺寸较小芯片层多余空间，且至少在一个方向上或两个或三个方向上需要这个辅助层，辅助层具体在几个方向上添加将基于几何尺寸较小芯片堆叠时所需空间。

与目前现有3维芯片技术相比较，本发明具有的技术特点：

各芯片层都保持有相同的固定位置和相同直径硅通孔，堆叠连接时工艺定位精准，硅通孔对齐简便，各层硅通孔互连准确，可以实现高效率规模化生产。可以在不同芯片层进行跨接，实施多层堆叠芯片没有限制，不受芯片几何尺寸大小局限，实现高集成度和高密度封装结构。

本发明使得芯片层之间的互连长度变得更短，促进了这种多层芯片架构性能大幅改进，具有更低的电源电感，更低电容负载，以及更少的串扰。

每层固定位置的硅通孔垂直互连增加了各层之间更高连接顺序，可实现电路和模块的优化。

附图说明

图1为本发明实施例1中所述用于堆叠芯片有固定位置硅通孔。

图2为本发明实施例2中所述各芯片层堆叠方式，包括使用堆叠辅助层。

图3为本发明实施例3中所述各芯片层混合堆叠方式。

图4是图1的A-A方向剖面示意图

图5是图2的B-B方向剖面示意图

图6是图3的C-C方向剖面示意图

附图标记说明

100 第一芯片层底层

101 导电层

102 芯片层

10 键合圆柱体金属铜在硅通孔中互连各层

20 硅通孔(TSV)

30 金属连接线

40 金属连接端子

200 第二芯片层底层

201 导电层

202 芯片层

300 第三芯片层底层

301 导电层

302 芯片层

400 辅助层

500 第三芯片层底层

501 导电层

502 芯片层

具体实施方式

本发明具体实施例方式中，在一个封装内多层芯片包括不同几何尺寸的芯片和不同功能化模块芯片，以及导电层和辅助层的堆叠。实施方式中堆叠的每一层芯片都在相同位置且至少在一个方向上布局用于芯片层之间互联的硅通孔。这种多层架构的芯片实施方式可以提供电路优化设计及器件在芯片上布局和提高电连接性能的布线，和制造过程中层与层之间硅通孔对齐以及金属互联工艺定位控制。本发明实施具体描述和详细说明如下：

参考图1，实施例1方式中包括芯片架构和位置布局示意图：

第一芯片层底层100，包括芯片层102和导电层101，在芯片四个方向布置排列硅通孔，或至少在一个方向上布置排列硅通孔，这种硅通孔对应于各层堆叠互连芯片都是相同固定位置。

第一芯片底层100，金属连接线30，用于连接器件与硅通孔20金属铜圆柱体键合10，实施层与层互联。在芯片层上金属连接端子40，用于连接器件与硅通孔中金属铜圆柱体10键合互联。

参考图2，实施例2方式中包括辅助层和各层芯片堆叠架构及方法示意图：

第一芯片层100包括芯片层和导电层，第二层芯片层包括芯片层201和导电层202堆叠在第一芯片层芯片上方。采用第二层底部在第一层顶部堆叠方式，该层上的硅通孔位置布局与第一芯片层相同。该两层芯片几何尺寸相同，芯片任意两个边的工艺定位可以对齐并准确实施硅通孔中的金属贯通互联。

其中，第二芯片层包括硅通孔，金属连接线，金属连接端子

第三芯片层几何尺寸与第一和第二芯片层不同，该芯片层几何尺寸较小包括芯片层302和导电层301。

其中，硅通孔直径尺寸和位置至少在一个方向上与其他芯片层相同，这个硅通孔方向的芯片边可以作为工艺对齐定位基准。

在实施例2方式中，第三芯片层，包括：硅通孔，金属连接端子和金属连连接线。

辅助层400，包括与其他各层芯片相同位置和相同尺寸的通孔20。

在实施例2方式中，有通孔辅助层400仅是用作辅助连接上下层键合，几何尺寸较小芯片层使得上下两层较大芯片层之间通孔连接处的空间无法直接贯通连接，辅助层400就可以起到上下层贯通持续连接。

在实施例2方法中，第一芯片层，第二芯片层和第三芯片层可以是底部与顶部堆叠实施方式，也可以实施倒装堆叠方式。

重复上述不同几何尺寸芯片堆叠方式，可以得到一个封装内的多层架构芯片。

具体的还包括：

在各个实施方式中，各层堆叠芯片以硅通孔所在至少同一边作为工艺定位基准，使得在通孔内金属连接各层位置准确对齐。

在一个实施方式中，芯片层的电路设计和布局，本发明不仅限于以最短连接方式，还包括可以使得器件或模块化布局达到最优化互连，在实现跨层互连时有优异的电气性能。

参考图3，实施例3方式中包括各芯片层堆叠架构及方法示意图：

在实施例3方法中，第一芯片层，第二芯片层和第三芯片层可以是不同几何尺寸芯片的混合型堆叠。

在第二芯片层上堆叠第三芯片层可以由一个或两个较小几何尺寸芯片共同组成。

其中，各堆叠的芯片层至少在一个方向上有相同位置和相同尺寸的硅通孔。

具体的还包括：

芯片层502，导电层501，金属连接端子和金属连接线。

在实施例3方法中，第一芯片层，第二芯片层和第三芯片层可以是底部与顶部堆叠实施方式，也可以实施倒装堆叠方式。

各芯片层基本构造和架构与参考图1描述相同，在一个实施方式中堆叠设置是采用倒装方式，按照每两层堆叠并保持硅通孔各中心线一致。

其中，工艺定位对齐基准在电路设计和布局时保证各芯片层采用倒装方式堆叠的一致性。

如图5所示，各芯片层堆叠之间有绝缘层。

在一个实施方式中，硅通孔须贯通设置在两堆叠芯片层之间绝缘层。

在一个实施方式中，如图2所示一个封装内有固定位置硅通孔架构的多层芯片堆叠，最底层的第一芯片层是顶部向上。

参考图1，实施例1方式中包括芯片架构和位置布局：

具体的包括：

每层芯片层上布局有金属连接端子40和金属连接线30，其作用包括且不仅限于：

芯片层上器件通过金属连接端子和金属连接线连接到硅通孔中的圆柱体型金属，实施各层之间互连。

电路设计布局时，金属连接端子和金属连接线实施最优化布局路线，实现本层最短路线连接到硅通孔。

上述各项实施方式的详细描述和说明为本发明的公开具体实施方式。

上述文字详细说明并包括附图所示是针对发明实施例具体技术方案和方法描述，上述的具体实施方式并非局限并限制发明专利的保护范围，在没有脱离本发明宗旨和权利要求的保护范围所作的等效实施方式或变更其他很多形式，这些都属于发明专利的保护范围之内。

Claims (1)

1.一种多层芯片架构的连接方法，其特征在于，包括：

多层芯片堆叠；

在每层芯片至少一个方向上设置硅通孔；

每层芯片的硅通孔位置和直径都相同；以及

多层芯片堆叠在一个封装内；

每层芯片包括：基板、导电层、芯片层、绝缘层、金属键合线以及金属连接端子；所述封装内各层芯片包括相同和不同几何尺寸芯片；

其中，相邻两层芯片通过硅通孔以金属键合方式互连，使得多层芯片电连接；

其中，所述多层芯片堆叠采用正装或倒装堆叠方式；

其中，当较小几何尺寸芯片堆叠在两层相同的较大几何尺寸芯片之间，并且两层相同的较大几何尺寸芯片之间因较小几何尺寸芯片而有空余部分硅通孔无法进行电连接，使得这两层相同的较大几何尺寸芯片之间至少有一个方向上需要增加一个带有通孔的辅助层，

两层相同的较大几何尺寸芯片的空余部分硅通孔和辅助层的通孔金属键合，实现垂直互连；

其中，每层芯片的芯片层与该层芯片的硅通孔通过该层芯片的金属连接端子和金属连接线实现电连接。

Images