CN219497793U - 多层结构的基板 - Google Patents
多层结构的基板 Download PDFInfo
- Publication number
- CN219497793U CN219497793U CN202320828020.2U CN202320828020U CN219497793U CN 219497793 U CN219497793 U CN 219497793U CN 202320828020 U CN202320828020 U CN 202320828020U CN 219497793 U CN219497793 U CN 219497793U
- Authority
- CN
- China
- Prior art keywords
- substrate
- electrical member
- electrically connected
- circuit
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本申请提出了一种多层结构的基板,包括:第一顶部电构件和第二顶部电构件,设置于所述基板的顶表面;第一导线,设置于所述基板的第一层,被配置成与所述第一顶部电构件电性连接;第二导线,设置于所述基板的第二层,被配置成与所述第二顶部电构件电性连接;其中,所述第一导线和所述第二导线彼此电性开路。本申请通过将用作电镀线的多个导线分别设置于基板的不同层,当基板从电镀框架上取下之后,多个导线之间是彼此电性开路的,以此,需要进行短路测试的各个顶部电构件彼此不会通过电镀线电性连接,从而可以测试各个顶部电构件之间是否出现短路异常,解决了目前的带有电镀线的基板无法直接测试短路异常的技术问题。
Description
技术领域
本申请涉及半导体封装技术领域,具体涉及一种多层结构的基板。
背景技术
某些类型基板的最上层线路需要镀镍金,以满足打线(Wire bond)和避免线路氧化等方面的需求,为此,需要在基板上要设置电镀线。电镀线一端连接到基板上各个基板条(Strip)以及基板条上各个基板单元(Unit),另一端可以连接到电镀框架的框架电极。
参考图4,图4是一种带有电镀线41的基板40的立体透视结构示意图。图4以单一Unit为例,如图4所示,分别位于基板40相对面的一对金手指(Wire bond Pad,或称为打线焊盘)42和球垫(ball mount)43通过一条内部线路44电性连接,构成一个线路单元,各个线路单元均通过电镀线41电连接至电镀框架的框架电极(图中未示出)。其中,一个线路单元内部是需要短路(即电性连接)的,而不同的线路单元之间是需要开路的。示例性的,图4中标记为A的金手指42和标记为a的球垫44之间需要短路,但标记为A的金手指42和标记为c的球垫44之间需要开路。
以目前的测试方法,由于基板40上的各个线路单元全都通过电镀线41彼此电性连接,因而,只能测试出线路单元内部是否有开路(Open)异常,无法测试出是否有短路(Short)异常。
为了测试基板40上的线路是否有短路异常,则必须进行再次蚀刻,将电镀线41蚀刻掉,确保各个线路单元不再通过电镀线41彼此电性连接,才能进一步测试各个线路单元之间是否有短路异常。
实用新型内容
本申请的目的是提出一种多层结构的基板,用于解决目前的带有电镀线的基板无法直接测试短路异常的技术问题。
为实现上述目的,本申请采用如下技术方案:一种多层结构的基板,包括:第一顶部电构件和第二顶部电构件,设置于所述基板的顶表面;第一导线,设置于所述基板的第一层,被配置成与所述第一顶部电构件电性连接;第二导线,设置于所述基板的第二层,被配置成与所述第二顶部电构件电性连接;其中,所述第一导线和所述第二导线彼此电性开路。
在一些可选的实施方式中,所述第一顶部电构件和所述第二顶部电构件彼此相邻且彼此间隔开。
在一些可选的实施方式中,所述第一导线和所述第二导线被所述基板内的介电层间隔开。
在一些可选的实施方式中,所述第一顶部电构件和所述第二顶部电构件分别被配置成作为焊接打线的焊垫。
在一些可选的实施方式中,所述多层结构的基板进一步包括:第一底部电构件和第二底部电构件,设置于所述基板的底表面;其中,所述第一底部电构件与所述第一顶部电构件电性连接,所述第二底部电构件与所述第二顶部电构件电性连接。
在一些可选的实施方式中,所述第一底部电构件通过所述基板内部的第一内部线路与所述第一顶部电构件电性连接;所述第二底部电构件通过所述基板内部的第二内部线路与所述第二顶部电构件电性连接;所述第一内部线路与所述第二内部线路彼此电性开路。
在一些可选的实施方式中,所述第一底部电构件与所述第二底部电构件分别被配置成作为焊接焊球的球垫。
在一些可选的实施方式中,所述第一导线与所述第二导线被配置成与电镀框架的框架电极电性连接。
在一些可选的实施方式中,所述第一导线和所述第二导线通过所述框架电极电性连接。
在一些可选的实施方式中,所述的多层结构的基板进一步包括:第三顶部电构件,设置于所述基板的顶表面;第三导线,设置于所述基板的第三层,被配置成与所述第三顶部电构件电性连接。
为了解决目前的带有电镀线的基板无法直接测试短路异常,必须要通过再次蚀刻将电镀线蚀刻掉之后才能进行短路测试的技术问题,本申请提出了一种多层结构的基板。本申请通过在基板上设置分别位于不同层的多个导线作为电镀线,多个导线分别电连接基板表面的不同的顶部电构件(例如金手指),由于用作电镀线的多个导线位于不同层,则基板从电镀框架上取下之后,多个导线之间是彼此电性开路的,以此,需要进行短路测试的各个顶部电构件彼此不会通过电镀线电性连接,从而可以测试各个顶部电构件之间是否短路,如果测得短路,即可判断为异常,解决了目前的带有电镀线的基板无法直接测试短路异常的技术问题。另外,本申请的基板仍然可以适用原本业界的常规制程(Normal process),保有常规制程电镀镍金流程短/稳定的优点,又与其他电镀镍金流程对齐,并可以实现侦测基板开路(Open)与短路(Short)。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1和图2分别是根据本申请的多层结构的基板的一个实施例的立体透视结构示意图和纵向截面结构示意图;
图3是根据本申请的多层结构的基板的另一实施例的立体透视结构示意图;
图4是根据目前已有的一种带有电镀线的基板的立体透视结构示意图。
附图标记/符号说明:
10-基板;101-顶表面;102-底表面;11-第一顶部电构件;12-第二顶部电构件;13-第一导线;14-第二导线;15-介电层;16-第一底部电构件;17-第二底部电构件;18-第一内部线路;19-第二内部线路;20-第三顶部电构件;21-第三底部电构件;22-第三内部线路;23-第三导线;L1-第一层;L2-第二层;L3-第三层;L4-第四层;L5-第五层;L6-第六层。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明创造,而非对该发明创造的限定。另外,为了便于描述,附图中仅示出了与有关发明创造相关的部分。
应容易理解,本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外,基板可以包括各种各样的半导体材料,诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地,基板可以由非导电材料制成,诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地,基板可以具有在其中形成的半导体装置或电路。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本申请可实施的范畴。
还需要说明的是,本申请的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图1和图2,图1和图2分别是根据本申请的多层结构的基板的一个实施例10的立体透视结构示意图和纵向截面结构示意图。如图1和图2所示,本申请实施例的多层结构的基板10可包括:
第一顶部电构件11和第二顶部电构件12,设置于基板10的顶表面101;
第一导线13,设置于基板10的第一层,被配置成与第一顶部电构件11电性连接;
第二导线14,设置于基板10的第二层,被配置成与第二顶部电构件12电性连接;
其中,第一导线13和第二导线14彼此电性开路。
这里,基板10具有多层结构,即,包括多个电路层。示例性的,如图2所示,从基板10的顶表面101至底表面102,包括从L1至L6共6个电路层,其中,L1位于顶表面101,L6位于底表面102。基板10还包括将各个电路层绝缘隔离的多个介电层15。基板10中还可以设置有通孔、埋孔或盲孔以实现不同电路层的线路连接。需要说明的是,这里对通孔、埋孔或盲孔的大小或方向并不做具体限定。
这里,基板10的顶表面101上可设置有第一顶部电构件11和第二顶部电构件12等多个顶部电构件,顶部电构件的数量可以在两个或两个以上。这里,顶部电构件(例如第一顶部电构件11和第二顶部电构件12)可以是形成在顶表面101上、用来实现对外电性连接的构件,包括但不限于为焊垫(Pad)。示例性的,顶部电构件(例如第一顶部电构件11和第二顶部电构件12)可以被配置成作为焊接打线的焊垫,即金手指。
这里,第一导线13和第二导线14被配置成作为电镀线。在电镀制程中,当基板10被置于电镀框架上的时候,第一导线13和第二导线14分别与电镀框架的框架电极电性连接。容易理解,第一导线13和第二导线14通过框架电极彼此电性连接。以此,基板10上需要被电镀的部分,例如第一顶部电构件11和第二顶部电构件12等,可以通多第一导线13和第二导线14电连接至电镀框架的框架电极,然后进行电镀制程并完成电镀。这里所说的电镀包括不限于镀镍金。
这里,第一导线13和第二导线14分别设置在基板10的不同层,可以被基板10内的介电层15间隔开。由于第一导线13和第二导线14位于不同层,当基板10从电镀框架上取下之后,第一导线13和第二导线14彼此电性开路。以此,需要进行短路测试的各个顶部电构件如第一顶部电构件11和第二顶部电构件12,彼此不会通过电镀线电性连接,从而可以测试各个顶部电构件之间是否短路,如果测得短路,即可判断为异常。
这里,所说的第一层可以是基板10中的任一电路层,例如L1;所说的第二层可以是基板10中除第一层之外的任一电路层,例如L2或L3。第一层和第二层可以是相邻的电路层,也可以是不相邻的电路层。
在一些可选的实施方式中,第一顶部电构件11和第二顶部电构件12彼此相邻且彼此间隔开。在基板10的顶表面101上,短路(Short)风险最高的地方在信号两两相邻处,即彼此相邻的顶部电构件之间发生短路的风险最高,短路的原因包括但不限于在焊接制程中因焊料桥接而发生短路。因此,可以将彼此相邻的第一顶部电构件11和第二顶部电构件12分别电连接位于不同层的第一导线13和第二导线14,以此,将基板10从电镀框架上取下之后,即可排除作为电镀线的第一导线13和第二导线14之间的短路,从而真正实现对第一顶部电构件11和第二顶部电构件12之间是否短路进行测试。
在一些可选的实施方式中,基板10进一步包括:第一底部电构件16和第二底部电构件17,设置于基板10的底表面102;其中,第一底部电构件16与第一顶部电构件11电性连接,第二底部电构件17与第二顶部电构件12电性连接。
在一些可选的实施方式中,第一底部电构件16可通过基板10内部的第一内部线路18与第一顶部电构件11电性连接;第二底部电构件17可通过基板10内部的第二内部线路19与第二顶部电构件12电性连接;第一内部线路18与第二内部线路19彼此电性开路。
这里,第一顶部电构件11、第一内部线路18和第一底部电构件16电性连接,构成第一线路单元;第二顶部电构件12、第二内部线路19和第二底部电构件17电性连接,构成第二线路单元。
这里,底部电构件(例如第一底部电构件16与第二底部电构件17)可以是形成在底表面102上、用来实现对外电性连接的构件,包括但限于为焊垫(Pad)。例如,底部电构件(例如第一底部电构件16与第二底部电构件17)可以分别被配置成作为焊接焊球(Solderball)的球垫,以分别连接焊球,示例性的,第一底部电构件16被配置成作为一个焊球的焊垫,第二底部电构件17被配置成作为另一个焊球的焊垫。
在电镀制程中,当基板10被置于电镀框架上的时候,第一线路单元和第二线路单元分别电连接电镀框架的框架电极,通过框架电极彼此电性连接。
其中,电性连接第一线路单元的第一导线13和电性连接第二线路单元的第二导线14,由于位于基板10的不同层,当基板10从电镀框架上取下之后,第一线路单元和第二线路单元彼此电性开路。以此,需要进行短路测试的第一线路单元和第二线路单元,彼此不会通过电镀线电性连接,从而可以测试第一线路单元和第二线路单元之间是否短路,如果测得短路,即可判断为异常。当然,也可以实现对各个线路单元内部是否开路进行测试。
示例性的,可以进行开路测试,例如通过测试第一顶部电构件11和第一底部电构件16之间是否开路来确认第一线路电源是否有异常的线路开路,或者通过测试第二顶部电构件12和第二底部电构件17之间是否开路来确认第二线路电源是否有异常的线路开路;也可以进行短路测试,例如通过测试第一顶部电构件11和第二底部电构件17之间是否短路,或者通过测试第二顶部电构件12和第一底部电构件16之间是否短路,由于已经排除第一导线13和第二导线14短路的情况,即可确认第一线路单元和第二线路单元彼此之间是否有短路异常。
在一些可选的实施方式中,位于顶表面101的顶部电构件还可以包括第三顶部电构件20,该第三顶部电构件20与第二顶部电构件12彼此相邻且彼此间隔开,而且,该第三顶部电构件20和第一顶部电构件11被第二顶部电构件12隔开。这里,由于第三顶部电构件20和第一顶部电构件11是不相邻的,是被第二顶部电构件12隔开的,因此,彼此之间短路的风险是比较小的,可以不必进行短路测试,为此,可以将第一导线13同时电连接第三顶部电构件20。当基板10从电镀框架上取下后,由于第二顶部电构件12所连接的电镀线是第二导线14,与第一导线13彼此电性开路,因此,可以测试第一顶部电构件11(或者第三顶部电构件20)与第二顶部电构件12之间是否有开路异常。
在一些可选的实施方式中,位于底表面102的底部电构件进一步包括第三底部电构件21,第三底部电构件21与第三顶部电构件20电性连接。
在一些可选的实施方式中,第三底部电构件21可通过基板10内部的第三内部线路22与第三顶部电构件20电性连接;第一内部线路18与第二内部线路19以及第三内部线路22彼此电性开路。
这里,第三顶部电构件20、第三内部线路22和第三底部电构件21电性连接,构成第三线路单元。这里,第三线路单元与第一线路单元被第二线路单元隔开。
在电镀制程中,当基板10被置于电镀框架上的时候,第三线路单元电连接电镀框架的框架电极。当基板10从电镀框架上取下之后,第三线路单元与第一线路单元以及第二线路单元彼此电性开路。以此,各个线路单元彼此不会通过电镀线电性连接,从而可以测试各个线路单元之间是否短路,如果测得短路,即可判断为异常。当然,也可以实现对各个线路单元内部是否开路进行测试。
示例性的,可以进行对第三线路单元开路测试,即,测试第三顶部电构件20和第三底部电构件21之间是否开路;也可以对各个线路单元之间进行短路测试,例如测试第一顶部电构件11和第三底部电构件21之间是否短路,或者测试第三顶部电构件20和第二底部电构件17之间是否短路,等等。
在一些可选的实施方式中,顶部电构件的数量和底部电构件的数量以及内部线路的数量均可以有多个(三个或以上),对此,可以将序号为奇数的顶部电构件、内部线路以及底部电构件电连接第一导线13,可以将序号为偶数的顶部电构件、内部线路以及底部电构件电连接第二导线14,通过该种梳齿型设计,将两两相邻的信号分别连接不同的导线(导线之间用介电层隔开),达到测试出短路异常的目的,且用作电镀线的导线只需要设置两个。
参考图3,图3是根据本申请的多层结构的基板的另一实施例的立体透视结构示意图。图3所示的多层结构的基板10类似于图1所示的多层结构的基板10,不同之处在于:
图3所示的多层结构的基板10进一步包括:第三导线23,设置于基板10的第三层L3,被配置成与第三顶部电构件20电性连接。
在一些可选的实施方式中,由第三顶部电构件20、第三内部线路22和第三底部电构件21电性连接构成的第三线路单元与第三导线23电性连接。
这里,通过第一顶部电构件11和第三顶部电构件20分别连接位于不同层的第一导线13和第三导线23,可以进一步测试第一顶部电构件11和第三顶部电构件20是否出现短路异常,以及测试第一线路单元和第三线路单元是否出现短路异常。
在一些可选的实施方式中,基板10还可以包括更多数量(三个以上)的导线,分别设置在基板10的不同层。
尽管已参考本申请的特定实施例描述并说明本申请,但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法,但应理解,可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种多层结构的基板,其特征在于,包括:
第一顶部电构件和第二顶部电构件,设置于所述基板的顶表面;
第一导线,设置于所述基板的第一层,被配置成与所述第一顶部电构件电性连接;
第二导线,设置于所述基板的第二层,被配置成与所述第二顶部电构件电性连接;
其中,所述第一导线和所述第二导线彼此电性开路。
2.根据权利要求1所述的多层结构的基板,其特征在于,所述第一顶部电构件和所述第二顶部电构件彼此相邻且彼此间隔开。
3.根据权利要求1所述的多层结构的基板,其特征在于,所述第一导线和所述第二导线被所述基板内的介电层间隔开。
4.根据权利要求1所述的多层结构的基板,其特征在于,所述第一顶部电构件和所述第二顶部电构件分别被配置成作为焊接打线的焊垫。
5.根据权利要求1所述的多层结构的基板,其特征在于,进一步包括:
第一底部电构件和第二底部电构件,设置于所述基板的底表面;其中,所述第一底部电构件与所述第一顶部电构件电性连接,所述第二底部电构件与所述第二顶部电构件电性连接。
6.根据权利要求5所述的多层结构的基板,其特征在于,
所述第一底部电构件通过所述基板内部的第一内部线路与所述第一顶部电构件电性连接;
所述第二底部电构件通过所述基板内部的第二内部线路与所述第二顶部电构件电性连接;
所述第一内部线路与所述第二内部线路彼此电性开路。
7.根据权利要求5所述的多层结构的基板,其特征在于,
所述第一底部电构件与所述第二底部电构件分别被配置成作为焊接焊球的球垫。
8.根据权利要求1所述的多层结构的基板,其特征在于,所述第一导线与所述第二导线被配置成与电镀框架的框架电极电性连接。
9.根据权利要求8所述的多层结构的基板,其特征在于,所述第一导线和所述第二导线通过所述框架电极电性连接。
10.根据权利要求1所述的多层结构的基板,其特征在于,进一步包括:
第三顶部电构件,设置于所述基板的顶表面;
第三导线,设置于所述基板的第三层,被配置成与所述第三顶部电构件电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320828020.2U CN219497793U (zh) | 2023-04-14 | 2023-04-14 | 多层结构的基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320828020.2U CN219497793U (zh) | 2023-04-14 | 2023-04-14 | 多层结构的基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219497793U true CN219497793U (zh) | 2023-08-08 |
Family
ID=87483333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320828020.2U Active CN219497793U (zh) | 2023-04-14 | 2023-04-14 | 多层结构的基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219497793U (zh) |
-
2023
- 2023-04-14 CN CN202320828020.2U patent/CN219497793U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5071084B2 (ja) | 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール | |
TWI289416B (en) | Wiring substrate and semiconductor device using the same | |
CN100565231C (zh) | 测试设备 | |
KR100634238B1 (ko) | 테이프 캐리어 패키지용 탭 테이프 | |
TWI424799B (zh) | 基板佈局與其形成方法 | |
US10573614B2 (en) | Process for fabricating a circuit substrate | |
KR20190093504A (ko) | 반도체 패키지 | |
WO2006112337A1 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20130084033A (ko) | 반도체 모듈용 인쇄회로 기판 | |
CN1568543B (zh) | 半导体元件 | |
US7842611B2 (en) | Substrate and manufacturing method of the same | |
CN102270619A (zh) | 用于电子封装组件的焊盘配置 | |
CN219497793U (zh) | 多层结构的基板 | |
KR20080088653A (ko) | 집적 회로 소자 및 그 제조 방법과, 집적 회로 및 그 제조 방법 | |
JP2011187683A (ja) | 配線基板及び半導体装置 | |
TWI325289B (en) | Printed circuit board structure and method for forming broken circuit point | |
JP2012212765A (ja) | 半導体装置の製造方法 | |
RU2134466C1 (ru) | Носитель кристалла ис | |
KR20190093488A (ko) | 반도체 패키지 | |
US11678439B2 (en) | Circuit board | |
JP2013138123A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
US20240090125A1 (en) | Circuit board, semiconductor device, and method for manufacturing semiconductor device | |
US9072188B2 (en) | Package substrate, method of manufacturing the package substrate and semiconductor package including the package substrate | |
US9824939B2 (en) | Semiconductor assembly and method to form the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |