CN219393157U - 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器 - Google Patents
一种具有内嵌式磁屏蔽结构的叠层片式共模电感器 Download PDFInfo
- Publication number
- CN219393157U CN219393157U CN202320175076.2U CN202320175076U CN219393157U CN 219393157 U CN219393157 U CN 219393157U CN 202320175076 U CN202320175076 U CN 202320175076U CN 219393157 U CN219393157 U CN 219393157U
- Authority
- CN
- China
- Prior art keywords
- magnetic shielding
- shielding layer
- layer
- pole piece
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本申请提供了一种具有内嵌式磁屏蔽结构的叠层片式共模电感器,包括上磁屏蔽层;下磁屏蔽层,与上磁屏蔽层相对间隔设置;连接层,连接上磁屏蔽层与下磁屏蔽层;中磁屏蔽层,套设于连接层上;介质层,填充于上磁屏蔽层、下磁屏蔽层、连接层和中磁屏蔽层合围的区域中;两个间隔设置的电感,各电感位于中磁屏蔽层中并卷绕连接层设置,各电感的两端分别伸出中磁屏蔽层并伸入介质层中。本申请通过将电感设于中磁屏蔽层中,内嵌形成的中磁屏蔽层可对其包覆的电感进行辐射干扰抑制,从而可提高整个叠层片式共模电感器的抑制辐射干扰能力。通过将电感的两端伸入介质层中,便于叠层片式共模电感器设置端电极并与外部器件连接。
Description
技术领域
本申请属于电子元器件技术领域,更具体地说,是涉及一种具有内嵌式磁屏蔽结构的叠层片式共模电感器。
背景技术
电感器作为磁性元件的重要组成部分,被广泛应用于电力电子线路中,尤其在电源电路中更是不可或缺的部分。在电源电路中,由于整流二极管和滤波电容以及电感中的电流或电压急剧变化,产生电磁干扰源,同时输入电源中也存在工频以外的高次谐波噪声,这些干扰若不加以扼制,将对负载设备造成损害。
目前,采用LTCC(low temperature co-fired ceramics,低温共烧陶瓷技术)工艺制备而成的叠层片式共模电感器虽然具有共模信号抑制和对差模信号的干扰等功能,但其抑制辐射干扰的能力依旧不能满足要求,适应性较差。
实用新型内容
本申请实施例的目的在于提供一种具有内嵌式磁屏蔽结构的叠层片式共模电感器,以解决相关技术中存在的:目前的叠层片式共模电感器抑制辐射干扰的能力不足,适应性较差的问题。
为实现上述目的,本申请实施例采用的技术方案是:
提供一种具有内嵌式磁屏蔽结构的叠层片式共模电感器,包括:
上磁屏蔽层;
下磁屏蔽层,与所述上磁屏蔽层相对间隔设置;
连接层,位于所述上磁屏蔽层与所述下磁屏蔽层之间,连接所述上磁屏蔽层与所述下磁屏蔽层;
中磁屏蔽层,套设于所述连接层上;
介质层,填充于所述上磁屏蔽层、所述下磁屏蔽层、所述连接层和所述中磁屏蔽层合围的区域中;
两个间隔设置的电感,各所述电感位于所述中磁屏蔽层中并卷绕所述连接层设置,各所述电感的两端分别伸出所述中磁屏蔽层并伸入所述介质层中。
此结构,本申请通过连接层将上磁屏蔽层和下磁屏蔽层连接,并在连接层的外侧套设中磁屏蔽层,通过介质层将上磁屏蔽层、下磁屏蔽层、连接层和中磁屏蔽层合围的区域填充,以实现对连接层、中磁屏蔽层和电感的包覆。通过将电感设于中磁屏蔽层中,内嵌形成的中磁屏蔽层可对其包覆的电感进行辐射干扰抑制,从而可提高整个叠层片式共模电感器的抑制辐射干扰能力。通过将电感的两端伸入介质层中,便于叠层片式共模电感器设置端电极并与外部器件连接。
在一个实施例中,所述中磁屏蔽层与所述上磁屏蔽层之间的距离等于所述中磁屏蔽层与所述下磁屏蔽层之间的距离,两个所述电感分别与所述上磁屏蔽层和所述下磁屏蔽层之间的距离相等。
此结构,可实现叠层片式共模电感器的正反两面使用,不影响其使用的可靠性。
在一个实施例中,所述上磁屏蔽层、所述下磁屏蔽层和所述中磁屏蔽层为由铁氧体材料制成的导磁体。
此结构,可使磁芯体积缩小很多,适应元器件向小型化、轻量化放行发展的需要。
在一个实施例中,各所述电感包括两个平行间隔设置的卷绕电极和连接两个所述卷绕电极的电极层;所述中磁屏蔽层中分别设有用于形成各所述卷绕电极的第一孔位和用于形成各所述电极层的第二孔位,各所述第一孔位与相应所述第二孔位连通;所述介质层中分别设有用于形成各所述卷绕电极伸出所述中磁屏蔽层部分的第三孔位。
此结构,通过第一孔位可实现各卷绕电极位于中磁屏蔽层中的部分的丝印成型,通过第二孔位可实现各电极层的丝印成型,通过第三孔位可实现各卷绕电极伸入介质层中的部分的丝印成型。
在一个实施例中,各所述卷绕电极包括螺旋电极和与所述螺旋电极伸出所述中磁屏蔽层的外端连接的连接电极,相邻两个所述螺旋电极的内端通过相应所述电极层连接,所述螺旋电极伸出所述中磁屏蔽层的外端和所述连接电极分别位于所述第三孔位中。
此结构,第二孔位为垂直过孔,通过第二孔位中丝印形成的电极层可实现两个螺旋电极的连接。
在一个实施例中,各所述螺旋电极包括第一极片、与所述第一极片的一端垂直的第二极片、与所述第二极片远离所述第一极片的一端垂直并与所述第一极片平行的第三极片、与所述第三极片远离所述第二极片的一端垂直并与所述第二极片平行的第四极片、与所述第四极片远离所述第三极片的一端垂直并与所述第三极片平行的第五极片和与所述第五极片远离所述第四极片的一端垂直并与所述第四极片平行的第六极片;相邻两个所述第一极片的内端通过相应所述电极层连接,各所述第六极片远离相应所述第五极片的一端伸出所述中磁屏蔽层,各所述连接电极与相应所述第六极片伸出所述中磁屏蔽层的一端连接。
此结构,通过将各螺旋电极设置为第一极片、第二极片、第三极片、第四极片、第五极片和第六极片,从而可实现螺旋状构型,绕卷成目标圈数。
在一个实施例中,各所述连接电极的宽度大于相应所述螺旋电极的宽度。
此结构,通过将各连接电极的宽度做大,便于各连接电极与外部器件的连接。
在一个实施例中,各所述连接电极的外周面与所述介质层的外周面持平。
此结构,将各连接电极的侧面分别设于介质层的不同侧面,可调节连接方向及角度,方便与外部器件的连接。
在一个实施例中,各所述电感为由银材料制成的导电体。
此结构,银电极具有电势稳定,电极结构牢固,温度滞后性小,可在高温下使用的优点。
在一个实施例中,所述介质层为由低介电常数陶瓷材料制成的绝缘体。
此结构,低介电常数陶瓷材料能够降低基板与金属电极间的交互耦合损耗,缩短信号传播的延迟时间。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或示范性技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的立体结构示意图;
图2为图1的内部结构示意图;
图3为图1的分解示意图;
图4为本申请实施例提供的上磁屏蔽层、下磁屏蔽层、连接层和中磁屏蔽层连接的立体结构示意图;
图5为本申请实施例提供的电感的立体结构示意图;
图6为本申请实施例提供的卷绕电极的立体结构示意图。
其中,图中各附图主要标记:
1、上磁屏蔽层;
2、下磁屏蔽层;
3、连接层;
4、中磁屏蔽层;41、第一孔位;42、第二孔位;
5、介质层;51、第三孔位;
6、电感;61、卷绕电极;611、螺旋电极;6111、第一极片;6112、第二极片;6113、第三极片;6114、第四极片;6115、第五极片;6116、第六极片;612、连接电极;62、电极层。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外,术语“第一”、“第二”、“第三”、“第四”、“第五”、“第六”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”、“第四”、“第五”、“第六”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。“若干”的含义是一个或一个以上,除非另有明确具体的限定。
在本申请的描述中,需要理解的是,术语“中心”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在整个说明书中参考“一个实施例”或“实施例”意味着结合实施例描述的特定特征,结构或特性包括在本申请的至少一个实施例中。因此,“在一个实施例中”或“在一些实施例中”的短语出现在整个说明书的各个地方,并非所有的指代都是相同的实施例。此外,在一个或多个实施例中,可以以任何合适的方式组合特定的特征,结构或特性。
请参阅图1、图2和图4,现对本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器进行说明。该具有内嵌式磁屏蔽结构的叠层片式共模电感器包括上磁屏蔽层1、下磁屏蔽层2、连接层3、中磁屏蔽层4、介质层5和两个电感6。其中,上磁屏蔽层1和下磁屏蔽层2均可呈长方体构型,两者的尺寸大小相同,上磁屏蔽层1与下磁屏蔽层2平行间隔设置。连接层3位于上磁屏蔽层1与下磁屏蔽层2之间,连接层3也可呈长方体构型或正方体构型,其具有顶面、底面和连接顶面与底面的四个侧面,连接层3的顶面可与上磁屏蔽层1的底面连接,连接层3的底面可与下磁屏蔽层2的顶面连接。中磁屏蔽层4套设于连接层3上,中磁屏蔽层4也可呈长方体构型,中磁屏蔽层4的中部形成有供连接层3穿过的孔位,该孔位中填充印刷有连接层3。介质层5填充于上磁屏蔽层1、下磁屏蔽层2、连接层3和中磁屏蔽层4合围的区域中,介质层5也可呈长方体构型,介质层5的长度和宽度分别与上磁屏蔽层1的长度和宽度相同,介质层5的厚度等于上磁屏蔽层1与下磁屏蔽层2之间的距离。两个电感6相对间隔设置,两个电感6可平行间隔设置,各电感6位于中磁屏蔽层4中并卷绕连接层3设置,即以连接层3为绕线的中心,各电感6的中部卷绕形成供连接层3穿过的孔位,该孔位中填充印刷有连接层3。各电感6的两端分别伸出中磁屏蔽层4并伸入介质层5中,便于设置端电极并与外部器件连接。
此结构,本申请通过连接层3将上磁屏蔽层1和下磁屏蔽层2连接,并在连接层3的外侧套设中磁屏蔽层4,通过介质层5将上磁屏蔽层1、下磁屏蔽层2、连接层3和中磁屏蔽层4合围的区域填充,以实现对连接层3、中磁屏蔽层4和电感6的包覆。通过将电感6设于中磁屏蔽层4中,内嵌形成的中磁屏蔽层4可对其包覆的电感6进行辐射干扰抑制,从而可提高整个叠层片式共模电感器的抑制辐射干扰能力。通过将电感6的两端伸入介质层5中,便于叠层片式共模电感器设置端电极并与外部器件连接。
本申请提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器,是采用LTCC工艺制备而成的,该具有内嵌式磁屏蔽结构的叠层片式共模电感器的制备方法包括以下步骤:
1、流延:将配制好的混料在流延设备中进行流延工艺,得到具有一定厚度的生瓷带,供后续进一步使用。混料可在制浆步骤中完成,混料的组分及成分配比等参数,可以根据叠层片式共模电感器的性能进行调节,在此不作唯一限定。
2、裁切:将上述呈卷状式的生瓷带切割成目标尺寸大小的单片式料带,以满足后续工艺的需求。其中,料带的尺寸大小可以根据制备的叠层片式共模电感器的尺寸大小来进行确定。
在一些实施例中,即生产者可从厂商直接购买已经切好的料带,该料带符合生产制备叠层片式共模电感器的要求,从而可省略流延步骤和裁切步骤。
3、印刷:采用丝网印刷工艺,以真空吸力固定料带于多孔工作台上,各料带上开孔后在填充,并通过丝印机在相应料带上的对应位置分别丝印形成上述上磁屏蔽层1、下磁屏蔽层2、连接层3、中磁屏蔽层4、介质层5和电感6。
4、叠片:将印刷完毕后的多个料带按顺序堆叠。其中,叠片中可使用CCD(Charge-coupled Device,电荷耦合元件)镜头实现多个料带的堆叠,从而有助于提高对位精度。各料带上的上磁屏蔽层1、下磁屏蔽层2、连接层3、中磁屏蔽层4、介质层5和电感6经堆叠后形成具有厚度的块状体或片状体。
5、均压:将叠片后的多个料带压制成型,使各料带上的上磁屏蔽层1、下磁屏蔽层2、连接层3、中磁屏蔽层4、介质层5和电感6对位压制混合成预成品,该预成品具有完整的上磁屏蔽层1、下磁屏蔽层2、连接层3、中磁屏蔽层4、介质层5和电感6。其中,通过压力机可对叠片后的多个料带的上方和下方进行同时施压,以提高压制成型后的产品效果。均压可采用热压或等静压等方式进行,防止分层的出现。
6、切割:通过切割机按照目标尺寸大小将预成品进行分割。
7、排胶烧结:将切下来的产品放置在烧结炉内的承烧板上,设定好产品烧结的温度曲线后进行烧结。在保证温度均匀的前提下,缓慢进行加热升温,以实现产品的排胶烧结,烧结温度约850℃-900℃。
排胶烧结关系到产品中气体多少、颗粒之间的结合程度以及基板的机械强度的高低。烧结工艺的关键是烧结曲线和炉膛温度的一致性,决定了烧结后基板的平整度和收缩率。升温速率不宜过快,否则会导致烧结后基板的平整度差、收缩率减小,甚至会发生翘曲。采用烧结炉,优化排胶升温速率和保温时间与产品的尺寸、层数和金属化量的关系。通常先排胶再烧结,共需要排胶炉和烧结炉。
8、后处理:对烧结后的产品进行端电极处理,并对成型后的产品进行检验,得到满足要求的具有内嵌式磁屏蔽结构的叠层片式共模电感器。其中,检验可分为目检和测试,目检主要检测外观,如平整度、一致性、导带是否光滑等;测试利用测试仪在测试软件支持下,验证产品布线的连接线,判断LTCC基板电性能是否合格。
在一个实施例中,请参阅图2和图4,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,中磁屏蔽层4与上磁屏蔽层1之间的距离等于中磁屏蔽层4与下磁屏蔽层2之间的距离,即中磁屏蔽层4的顶面与上磁屏蔽层1的底面之间的距离等于中磁屏蔽层4的底面与下磁屏蔽层2的顶面之间的距离;两个电感6分别与上磁屏蔽层1和下磁屏蔽层2之间的距离相等,即位于上方的电感6与上磁屏蔽层1的底面之间的距离等于位于下方的电感6与下磁屏蔽层2的顶面之间的距离。此结构,可实现叠层片式共模电感器的正反两面使用,不影响其使用的可靠性。
在一个实施例中,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,上磁屏蔽层1、下磁屏蔽层2和中磁屏蔽层4为由铁氧体材料制成的导磁体。具体地,上磁屏蔽层1、下磁屏蔽层2和中磁屏蔽层4是在印刷步骤中分别对相应料带的对应位置进行开孔、填孔后再经印刷、叠片成型。通常将初始磁导率大于5000的锰锌铁氧体材料称为高磁导率铁氧体,高磁导率铁氧体的主要特性是磁导率特别高,一般均达到10000以上,从而可使磁芯体积缩小很多,适应元器件向小型化、轻量化放行发展的需要。
在一个实施例中,各电感6为螺旋电感。两个相对设置的电感6为螺旋电感,不同中心频率的共模电感器对应有不同的螺旋电感的层数和圈数,螺旋电感的层数不同,即可以理解为螺旋电感的长度不同,即不同中心频率的共模电感器对应有不同的螺旋电感的长度和圈数。在本申请实施例中,两个电感6的长度和圈数相同。此结构,螺旋电感相对于分立绕线电感,具有成本低、更易集成、功耗小、噪声小等优点。通过增加线圈的厚度,可以减小电感的欧姆损耗,适合低频电感的优化设计。
在一个实施例中,请参阅图3和图5,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各电感6包括两个卷绕电极61和电极层62;中磁屏蔽层4中分别设有用于形成各卷绕电极61的第一孔位41和用于形成各电极层62的第二孔位42,各第一孔位41与相应第二孔位42连通。具体地,各电感6中的两个卷绕电极61平行间隔设置,两个卷绕电极61的尾端可通过电极层62实现连接,两个卷绕电极61的首端伸出中磁屏蔽层4并伸入介质层5中。各卷绕电极61位于第一孔位41中的部分和各电极层62位于第二孔位42中的部分是分别在印刷步骤中对相应料带进行开孔、填充等作业,并经叠片、均压后成型的。介质层5中分别设有用于形成各卷绕电极61伸出中磁屏蔽层4部分的第三孔位51。各卷绕电极61伸入第三孔位51中的部分也是在印刷步骤中对相应料带进行开孔、填孔等作业,并经叠片、均压后成型的。此结构,通过第一孔位41可实现各卷绕电极61位于中磁屏蔽层4中的部分的丝印成型,通过第二孔位42可实现各电极层62的丝印成型,通过第三孔位51可实现各卷绕电极61伸入介质层5中的部分的丝印成型。
在一个实施例中,请参阅图6,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各卷绕电极61包括螺旋电极611和与螺旋电极611的伸出中磁屏蔽层4的外端连接的连接电极612,相邻两个螺旋电极611的内端通过相应电极层62连接,螺旋电极611伸出中磁屏蔽层4的外端与连接电极612分别位于第三孔位51中。具体地,各螺旋电极611与相应第一孔位41对位设置,各连接电极612与相应第三孔位51对位设置。上述“螺旋电极611的内端”可理解为螺旋电极611靠近连接层3的一端,上述“螺旋电极611的外端”可理解为伸出中磁屏蔽层4的另一端;相邻两个螺旋电极611的内端通过由相应第二孔位42中丝印形成的电极层62实现连接。此结构,第二孔位42为垂直过孔,通过第二孔位42中丝印形成的电极层62可实现两个螺旋电极611的连接。第二孔位42的孔深决定了电极层62的厚度,也会对叠层片式共模电感器的性能造成影响,故第一孔位41、第二孔位42和第三孔位51的深度都可以根据需要进行对应性调节,在此都不作唯一限定。
在一个实施例中,请参阅图6,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各螺旋电极611包括第一极片6111、第二极片6112、第三极片6113、第四极片6114、第五极片6115和第六极片6116。其中,相邻两个第一极片6111的内端通过相应电极层62连接;第二极片6112与第一极片6111远离连接层3的一端连接,第二极片6112垂直于第一极片6111,相邻两个第一极片6111的另一端通过相应电极层62实现连接。第三极片6113与第二极片6112远离第一极片6111的一端连接,第三极片6113垂直于第二极片6112,且第三极片6113平行于第一极片6111,第三极片6113的长度大于第一极片6111的长度。第四极片6114与第三极片6113远离第二极片6112的一端连接,第四极片6114垂直于第三极片6113,且第四极片6114平行于第二极片6112,第四极片6114的长度大于第二极片6112的长度。第五极片6115与第四极片6114远离第三极片6113的一端连接,第五极片6115垂直于第四极片6114,且第五极片6115平行于第三极片6113,第五极片6115的长度大于第三极片6113的长度。第六极片6116与第五极片6115远离第四极片6114的一端连接,第六极片6116垂直于第五极片6115,且第六极片6116平行于第四极片6114,第六极片6116的长度大于第四极片6114的长度。第六极片6116远离第五极片6115的一端伸出中磁屏蔽层4,连接电极612与第六极片6116伸出中磁屏蔽层4的一端连接,连接电极612平行于第五极片6115,且连接电极612和第五极片6115分别位于第六极片6116的两侧。对应地,相应料带上的第一孔位41的构型与螺旋电极611的构型保持一致,以便对第一孔位41进行印刷以形成螺旋电极611,在此不再对各第一孔位41的构型作详细说明。此结构,通过将各螺旋电极611设置为第一极片6111、第二极片6112、第三极片6113、第四极片6114、第五极片6115和第六极片6116,从而可实现螺旋状构型,绕卷成目标圈数。当然,在其它实施例中,卷绕电极61的圈数也可以根据实际需要进行调节,在此不作唯一限定。
在一个实施例中,请参阅图6,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各连接电极612的宽度大于相应螺旋电极611的宽度。具体地,各螺旋电极611中的第一极片6111、第二极片6112、第三极片6113、第四极片6114、第五极片6115和第六极片6116的宽度和厚度相同,长度不同;连接电极612的厚度和螺旋电极611的厚度相同,连接电极612的长度和宽度分别与螺旋电极611的长度和宽度不相同。此结构,通过将各连接电极612的宽度做大,便于各连接电极612与外部器件的连接。
在一个实施例中,请参阅图1和图6,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各连接电极612的外周面与介质层5的外周面持平。具体地,介质层5可呈长方体构型,其具有顶面、底面、两个窄形侧面和两个宽形侧面。各连接电极612也可呈长方体构型,各连接电极612的厚度明显小于介质层5的厚度,各连接电极612具有顶面、底面、两个窄形侧面和两个宽形侧面,其中,各连接电极612的一个宽形侧面与介质层5的相应窄形侧面持平,各连接电极612的一个窄形侧面与介质层5的相应宽形侧面持平,即介质层5的各窄形侧面上分别设有两个连接电极612的宽形侧面,介质层5的各宽形侧面上分别设有两个连接电极612的窄形侧面。此结构,将各连接电极612的侧面分别设于介质层5的不同侧面,可调节连接方向及角度,方便与外部器件的连接。
在一个实施例中,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,各电感6为由银材料制成导电体。此结构,银电极具有电势稳定,电极结构牢固,温度滞后性小,可在高温下使用的优点。
在一个实施例中,作为本申请实施例提供的具有内嵌式磁屏蔽结构的叠层片式共模电感器的一种具体实施方式,介质层5为由低介电常数陶瓷材料制成的绝缘体。此结构,低介电常数陶瓷材料能够降低基板与金属电极间的交互耦合损耗,缩短信号传播的延迟时间。
以上所述仅为本申请的可选实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于,包括:
上磁屏蔽层;
下磁屏蔽层,与所述上磁屏蔽层相对间隔设置;
连接层,位于所述上磁屏蔽层与所述下磁屏蔽层之间,连接所述上磁屏蔽层与所述下磁屏蔽层;
中磁屏蔽层,套设于所述连接层上;
介质层,填充于所述上磁屏蔽层、所述下磁屏蔽层、所述连接层和所述中磁屏蔽层合围的区域中;
两个间隔设置的电感,各所述电感位于所述中磁屏蔽层中并卷绕所述连接层设置,各所述电感的两端分别伸出所述中磁屏蔽层并伸入所述介质层中。
2.如权利要求1所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:所述中磁屏蔽层与所述上磁屏蔽层之间的距离等于所述中磁屏蔽层与所述下磁屏蔽层之间的距离,两个所述电感分别与所述上磁屏蔽层和所述下磁屏蔽层之间的距离相等。
3.如权利要求1所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:所述上磁屏蔽层、所述下磁屏蔽层和所述中磁屏蔽层为由铁氧体材料制成的导磁体。
4.如权利要求1所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述电感包括两个平行间隔设置的卷绕电极和连接两个所述卷绕电极的电极层;所述中磁屏蔽层中分别设有用于形成各所述卷绕电极的第一孔位和用于形成各所述电极层的第二孔位,各所述第一孔位与相应所述第二孔位连通;所述介质层中分别设有用于形成各所述卷绕电极伸出所述中磁屏蔽层部分的第三孔位。
5.如权利要求4所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述卷绕电极包括螺旋电极和与所述螺旋电极伸出所述中磁屏蔽层的外端连接的连接电极,相邻两个所述螺旋电极的内端通过相应所述电极层连接,所述螺旋电极伸出所述中磁屏蔽层的外端和所述连接电极分别位于所述第三孔位中。
6.如权利要求5所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述螺旋电极包括第一极片、与所述第一极片的一端垂直的第二极片、与所述第二极片远离所述第一极片的一端垂直并与所述第一极片平行的第三极片、与所述第三极片远离所述第二极片的一端垂直并与所述第二极片平行的第四极片、与所述第四极片远离所述第三极片的一端垂直并与所述第三极片平行的第五极片和与所述第五极片远离所述第四极片的一端垂直并与所述第四极片平行的第六极片;相邻两个所述第一极片的内端通过相应所述电极层连接,各所述第六极片远离相应所述第五极片的一端伸出所述中磁屏蔽层,各所述连接电极与相应所述第六极片伸出所述中磁屏蔽层的一端连接。
7.如权利要求5所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述连接电极的宽度大于相应所述螺旋电极的宽度。
8.如权利要求5所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述连接电极的外周面与所述介质层的外周面持平。
9.如权利要求1-8任一项所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:各所述电感为由银材料制成的导电体。
10.如权利要求1-8任一项所述的具有内嵌式磁屏蔽结构的叠层片式共模电感器,其特征在于:所述介质层为由低介电常数陶瓷材料制成的绝缘体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320175076.2U CN219393157U (zh) | 2023-01-17 | 2023-01-17 | 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320175076.2U CN219393157U (zh) | 2023-01-17 | 2023-01-17 | 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219393157U true CN219393157U (zh) | 2023-07-21 |
Family
ID=87188683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320175076.2U Active CN219393157U (zh) | 2023-01-17 | 2023-01-17 | 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219393157U (zh) |
-
2023
- 2023-01-17 CN CN202320175076.2U patent/CN219393157U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100479625B1 (ko) | 칩타입 파워인덕터 및 그 제조방법 | |
JP2004128506A (ja) | 積層型コイル部品及びその製造方法 | |
JP2004235584A (ja) | インダクタンス素子と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
JP2002319508A (ja) | 積層型インピーダンス素子 | |
JP2002260925A (ja) | 積層チップインダクタ | |
US6992556B2 (en) | Inductor part, and method of producing the same | |
JP2002190410A (ja) | 積層型トランス | |
US11456109B2 (en) | Coil component | |
CN219393157U (zh) | 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器 | |
CN219626456U (zh) | 一种具有磁屏蔽结构的叠层片式共模电感器 | |
JP2004363553A (ja) | 基板と積層電子部品と基板の製造方法 | |
CN116344182A (zh) | 一种具有磁屏蔽结构的叠层片式共模电感器 | |
CN115985654A (zh) | 一种具有内嵌式磁屏蔽结构的叠层片式共模电感器 | |
KR100596502B1 (ko) | 적층형 칩 타이프 파워 인덕터 및 그 제조 방법 | |
JPH05152134A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
JPH09199331A (ja) | コイル部品およびその製造方法 | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JPH09167714A (ja) | コイル部品の製造方法 | |
JPH0555045A (ja) | チツプインダクタおよびその製造方法 | |
JPH09260142A (ja) | コイル部品およびその製造方法 | |
TW202334999A (zh) | 複合式積層電感器 | |
JPH09199333A (ja) | コイル部品およびその製造方法 | |
JPH09275014A (ja) | コイル部品およびその製造方法 | |
JPH09180953A (ja) | コイル部品の製造方法 | |
JPH09190924A (ja) | コイル部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |