CN219107783U - 一种陶瓷电容器作基板的电路板 - Google Patents

一种陶瓷电容器作基板的电路板 Download PDF

Info

Publication number
CN219107783U
CN219107783U CN202220920323.2U CN202220920323U CN219107783U CN 219107783 U CN219107783 U CN 219107783U CN 202220920323 U CN202220920323 U CN 202220920323U CN 219107783 U CN219107783 U CN 219107783U
Authority
CN
China
Prior art keywords
inner electrode
layer
electrode layer
layers
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220920323.2U
Other languages
English (en)
Inventor
黄尊祥
李元明
黄德华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruijin Deyu Photoelectric Co ltd
Original Assignee
Ruijin Deyu Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruijin Deyu Photoelectric Co ltd filed Critical Ruijin Deyu Photoelectric Co ltd
Priority to CN202220920323.2U priority Critical patent/CN219107783U/zh
Application granted granted Critical
Publication of CN219107783U publication Critical patent/CN219107783U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型提供一种陶瓷电容器作基板的电路板,电路板的表面用于安装电子元器件,电路板的基板为陶瓷基板,利用陶瓷基板的绝缘性形成介电层,介电层设置于两个内电极层之间,两个内电极层分别与两个外电极连接,使得陶瓷基板成为电容,外电极连接至电子元器件构成的电路中。本实用新型还提供一种陶瓷电容器作基板的电路板制作方法。本实用新型利用陶瓷材质本身的绝缘性做为电容的介电层,介电层位于内电极层之间,内电极层与外电极之间电连接使得陶瓷基板成为电容,电容无须另外安装在电路板上,只需要通过引线与电路板上自带的电容的外电极相连接即可,省去了在电路板上用于安装电容的位置,电路板的面积可以同比减小,便于产品小型化。

Description

一种陶瓷电容器作基板的电路板
技术领域
本实用新型涉及安装电子元器件的电路板,特别是一种陶瓷电容器作基板的电路板。
背景技术
电容(Capacitance)亦称作“电容量”,是指在给定电位差下的电荷储藏量,记为C,国际单位是法拉(F)。一般来说,电荷在电场中会受力而移动,当导体之间有了介质,则阻碍了电荷移动而使得电荷累积在导体上,造成电荷的累积储存,储存的电荷量则称为电容。因电容是电子设备中大量使用的电子元件之一,广泛应用于隔直、耦合、旁路、滤波、调谐回路、能量转换、控制电路等方面。
现有技术的电容器,通过贴装或焊接到电路板上的电路层中构成功能电路,如果功能电路所需的电容器要实现高压、高容量,现有陶瓷电容技术和电解电容技术只能通过加大体积实现,市面上也没有大体积的陶瓷电容器产品。
为此,本实用新型创造性地采用电容器作为电路板的基板,省去电容器的空间,也省去了电路板的成本。
实用新型内容
本实用新型提供了一种陶瓷电容器作基板的电路板,该电路板自带电路所需的电容,电容无须安装在电路板上,减小电路板的面积。
实现上述目的所采取的技术方案是:
一种陶瓷电容器作基板的电路板,所述的电路板的表面用于安装电子元器件,所述的电路板的基板为陶瓷基板,利用所述的陶瓷基板的绝缘性形成介电层,所述的介电层设置于两个内电极层之间,所述的两个内电极层分别与两个外电极连接,使得陶瓷基板成为电容,所述的外电极连接至电子元器件构成的电路中。
进一步,所述的两个内电极层包括第一内电极层、第二内电极层,所述的两个外电极包括第一外电极、第二外电极,所述的第一内电极层、第二内电极层的一端到陶瓷基板一端侧部分别设有第一介电让位部、第二介电让位部,所述的第一、二内电极层之间的部分为所述的介电层,所述的第一外电极、第二外电极分别与第一电极、第二内电极层电连接,所述的第一外电极、第二外电极露于所述的陶瓷基板外部。
进一步,所述的介电层与内电极层的数量为多层,以交互堆栈式布置,即两两相邻的介电层交替共用同一个第一内电极层或第二内电极层,两两相邻的介电层的第一内电极层共同与第一外电极连接,两两相邻的介电层的第二内电极层共同与第二外电极连接,使得陶瓷基板成为积层陶瓷电容。
进一步,所述的第一内电极层和第二内电极层另一端分别延伸于陶瓷基板两端侧部,位于陶瓷基板两端侧部的第一外电极、第二外电极分别将所有的介电层的第一、二内电极层共同串接在一起。
进一步,所述的陶瓷基板上设有第一、二通孔,所述第二孔穿过第一内电极层的第一介电让位部,或所述第一孔穿过第二内电极层的第二介电让位部,所述的第一外电极伸入第一孔内将所有的介电层的第一内电极层共同串接在一起,所述的第二外电极伸入第二孔内将所有的介电层的第二内电极层共同串接在一起。
进一步,所述的陶瓷基板上设有第一、二通孔,所述第二孔穿过第一内电极层的第一介电让位部,所述第一孔穿过第二内电极层的第二介电让位部,所述的第一外电极伸入第一孔内将所有的介电层的第一内电极层共同串接在一起,所述的第二外电极伸入第二孔内将所有的介电层的第二内电极层共同串接在一起。
进一步,所述的两个外电极包括第一外电极、第二外电极,所述的两个内电极层包括同一层一左、一右设置的第一内电极层和第二内电极层、过渡内电极层,所述的介电层设置于同一层的第一内电极层、第二内电极层和过渡内电极层之间,所述过渡内电极层的两端到陶瓷基板两端侧部分别设有第一介电让位部、第二介电让位部,所述的第一外电极、第二外电极分别与第一电极、第二内电极层电连接,所述的第一外电极、第二外电极露于所述的陶瓷基板外部。
进一步,所述的第一内电极层和第二内电极层一端分别延伸于陶瓷基板两端侧部,位于陶瓷基板两端侧部的第一外电极、第二外电极分别将所述的第一、二内电极层共同串接在一起。
进一步,所述的同一层的第一内电极层、第二内电极层位于介电层的上方,过渡内电极层的介电层下方,所述的陶瓷基体分别设有第一孔、第二孔,所述第一孔深入到第一内电极层,所述第二孔深入到第二内电极层,所述的第一外电极位于第一孔内与所述的第一内电极层电连接,同理,所述的第二外电极位于第二孔内与所述的第二内电极层电连接。
进一步,所述的同一层的第一内电极层、第二内电极层位于介电层的下方,过渡内电极层的介电层上方,所述的陶瓷基体分别设有第一孔、第二孔,所述的第一孔深入到介电层下方的第一内电极层,所述的第二孔深入到介电层下方的第二内电极层,所述的第一孔以及所述的第二孔在深入过程中,所述的第一孔穿过过渡内电极层的第二介电让位部,所述的第二孔穿过过渡内电极层的第一介电让位部,所述的第一外电极位于第一孔内与所述的第一内电极层电连接,同理,所述的第二外电极位于第二孔内与所述的第二内电极层电连接。
进一步,所述的介电层与第一内电极层和第二内电极层、过渡内电极层的数量为多层,所述的介电层、第一内电极层和第二内电极层、过渡内电极层以交互堆栈式布置,即两两相邻的介电层交替共用同一层的第一内电极层、第二内电极层或过渡内电极层,所述的第一孔深入到最远的第一内电极层,所述的第二孔深入到最远的第二内电极层,所述的第一孔以及所述的第二孔在深入过程中,所述的第一孔穿过过渡内电极层的第一介电让位部,所述的第二孔穿过渡内电极层的第二介电让位部,所述的第一外电极位于第一孔内将所有电性相同的第一内电极层共串接在一起,所述的第二外电极位于第二孔内将所有电性相同的第二内电极层共串接在一起。
进一步,所述的同一层一左、一右设置的第一内电极层和第二内电极层、过渡内电极层位于所述的陶瓷基板内部,所述的陶瓷基板的上表面与第一内电极层和第二内电极层之间的部分和陶瓷基板的下表面与过渡内电极层之间的部分为绝缘层。
进一步,所述的第一、二内电极层、介电层位于所述的陶瓷基板内部,所述的陶瓷基板的上表面与第一内电极层之间的部分和陶瓷基板的下表面与第二内电极层之间的部分为绝缘层。
进一步,所述的电子元器件固定在绝缘层的表面,所述的电子元器件之间通过电路层电连接构成电路,所述的电路层设于绝缘层的表面,所述的第一外电极、第二外电极通过所述的电路层连接至电路中。
进一步,所述的电子元器件固定在绝缘层的表面,所述的电子元器件之间直接通过导线电连接构成电路,所述的第一外电极、第二外电极通过导线接在电路中。
进一步,所述的第一、二内电极层分别位于所述的陶瓷基板的上、下表面。
进一步,所述的第一、二内电极层的表面设有隔离层,所述的电子元器件固定在隔离层的表面,所述的电子元器件之间通过电路层电连接构成电路,所述的电路层设于隔离层的表面,所述的第一外电极、第二外电极通过所述的电路层连接至电路中。
进一步,所述的电子元器件通过绝缘胶固定在第一内电极层的表面或第二内电极层的表面,所述的电子元器件之间直接通过导线电连接构成电路,所述的第一外电极、第二外电极通过导线接在电路中。
进一步,所述的陶瓷基板上形成多个独立的介电层、内电极层,所述的独立的介电层设置于与之对应的两个内电极层之间,所述的两个内电极层分别与之对应的两个外电极连接,使得陶瓷基板成为多个独立的电容。
本实用新型利用电路板的陶瓷材质本身的绝缘性做为电容的介电层,介电层位于内电极层之间,内电极层与外电极之间电连接使得陶瓷基板成为电容,电路板的表面安装电子元器件后,电子元器件之间通过电气连接构成电路,而电路中的所需的电容无须另外安装在电路板上,只需要通过引线与电路板上自带的电容的外电极相连接即可,省去了在电路板上用于安装电容的位置,电路板的面积可以同比减小,便于产品小型化。
另外,电路板本身的面积相比现有的电容比较大,电容器的容值设计比较灵活,当需要的较大电容值的电容时,可以通过增大介电层的面积或采用堆栈式布置的积层来实现,当需要的较小电容值的电容时,减小介电层的面积就可实现,当需要多颗电容时,在电路板上形成多个独立的介电层及相应的内、外电极即可。本实用新型既可以做到如当前电解电容那样大的电容值,用于电源管理整流电路后端,起滤波稳压作用,又可以做到如当前陶瓷电容那样小的电容值,用于旁路起高频滤波作用。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步详细说明。
图1是本实用新型电路板的电容的外电极设于基板两端侧部的示意图;
图2是本实用新型电路板的电容的外电极伸入基板内部的示意图;
图3是本实用新型电路板上的电子元器件通过导线连接的示意图;
图4是本实用新型电路板的电容内电极层位于基板上下表面的绝缘层的示意图;
图5是本实用新型电路板的电子元器件通过胶粘接在基板上下表面的绝缘层
的示意图;
图6是本实用新型电路板的并联电容堆栈的外电极伸入基板内部示意图;
图7是本实用新型电路板的两颗独立电容在基板内上、下层设置的示意图;
图8是本实用新型电路板的并联电容堆栈的外电极设于两端基板侧部的示意图;
图9是本实用新型电路板的同层串联电容、各层并联电容堆栈以及外电极设于基板两端侧部的示意图;
图10是本实用新型电路板的同层串联电容、各层并联电容的外电极伸入基板内部
的示意图;
图11是本实用新型基板上、下表面均设有电路层的示意图;
图12是本实用新型电路板的两颗独立的电容在基板内部并排设置的示意图;
图13是图12中A-A剖视的示意图;
图14是本实用新型未带有电路层、电极层位于介电层上下方、外电极露于陶瓷基板两端外部的电路板制作流程示意图;
图15是本实用新型带有电路层、电极层位于介电层上下方、外电极露于
陶瓷基板两端外部的电路板制作流程示意图;
图16是本实用新型未带有电路层、电极层位于介电层上下方、外电极置
于陶瓷基板孔内部的电路板制作流程示意图;
图17是本实用新型带有电路层、电极层位于介电层上下方、外电极伸入
陶瓷基板内部的电路板制作流程示意图;
图18是本实用新型未带有电路层、电极层同层设置、电极层位于介电层上方、过渡电极层位于介电层下方、过渡电极层未设有介电让位部、外电极置于陶瓷基板孔内的单层电路板制作流程示意图;
图19是本实用新型未带有电路层、电极层同层设置、电极层位于介电层上方、过渡电极层位于介电层下方、过渡电极层设有介电让位部、外电极置于陶瓷基板孔内的多层电路板制作流程示意图;
图20是本实用新型未带有电路层、电极层同层设置、电极层位于介电层下方、过渡电极层位于介电层上方、过渡电极层设有介电让位部、外电极置于陶瓷基板孔内的单层电路板制作流程示意图;;
图21是本实用新型未带有电路层、电极层同层设置、电极层位于介电层下方、过渡电极层位于介电层上方、过渡电极层设有介电让位部、外电极置于陶瓷基板孔内的多层电路板制作流程示意图。
具体实施方式
本实用新型通过以下具体实例介绍
如图
Figure BDA0003605067180000071
所示,一种陶瓷电容器作基板的电路板1,所述的电路板的表面用于安装电子元器件2,所述的电路板1的基板为陶瓷基板11,利用所述的陶瓷基板11的绝缘性形成介电层12,所述的介电层12设置于两个内电极层13之间,所述的两个内电极层13分别与两个外电极14连接,使得陶瓷基板11成为电容,所述的外电极14用于连接至电子元器2件构成的电路中。
如图中
Figure BDA0003605067180000072
所示,所述的电容的两个内电极层13包括第一内电极层131、第二内电极层132,所述的电容的两个外电极14包括第一外电极141、第二外电极142,所述的第一内电极层131、第二内电极层132之间的部分为所述的电容的介电层12,所述的介电层12由所述的陶瓷基板11形成,所述的第一内电极层131、第二内电极层132的一端到陶瓷基板11一端侧部分别设有第一介电让位部121、第二介电让位部122,所述的第一外电极141、第二外电极142分别与第一电极131、第二内电极层132电连接,所述的第一外电极141、第二外电极142全部露于所述的陶瓷基板11外部,亦可部分露于陶瓷基板11外部,以利于各种所需的电路设计。如图1、8、9所示,第一内电极层131、第二内电极层132分别延伸到陶瓷基板11的两端侧部,第一外电极141、第二外电极142全部露于的陶瓷基板11的两端侧部与第一内电极层131、第二内电极层132电连接,如图/>
Figure BDA0003605067180000073
10、11所示,第一外电极141、第二外电极142下部分伸入陶瓷基板11的内部分别与第一内电极层131、第二内电极层132电连接,第一外电极141、第二外电极142上部分露于的陶瓷基板11的外部。
进一步实施方式,电子元器件2之间电气连接构成电路,电路有时需要多个电容、或需要大容量的电容,可以在电路板的基板上形成电容堆栈,以满足多个电容、或大容量的电容的需要,同时不需要扩大电路板1的面积。
如图6、8、9、10、11所示,所述的介电层12与内电极层13的数量为多层,以交互堆栈式布置,即两两相邻的介电层12交替共用同一个第一内电极层131或第二内电极层132,两两相邻的介电层12的第一内电极层131共同与第一外电极141连接,两两相邻的介电层12的第二内电极层132共同与第二外电极142连接,使得陶瓷基板11成为积层陶瓷电容。
如图6所示,所述的电路板1的陶瓷基板11内形成3组积层陶瓷电容,如图8所示,所述的电路板1的陶瓷基板11内形成5组积层陶瓷电容,如图9、10、11所示,所述的电路板1的陶瓷基板11内形成4组积层陶瓷电容,电性相同的每层第一内电极层131与第一外电极141电连接,电性相同的每层第二内电极层132与第二外电极142电连接,第一外电极141、第二外电极142将陶瓷基板11内部的每组积层陶瓷电容并联,第一外电极141、第二外电极142通过电路层18将积层陶瓷电容接于电子元器件2构成的电路中。
如图6、8所示,第一内电极层131与第二内电极层132之间通过一左、一右交错设置,相当于每组之间的积层陶瓷电容直接并联。如图9、10、11所示,第一内电极层131设置在左、第二内电极层132设置在右,第一内电极层131与第二内电极层132之间通过一个过渡内电极层130形成交互堆栈,相当于同一层左、右两颗电容之间先串联后,每层之间的电容再并联。
如图1、8、9所示,所有的介电层12的第一内电极层131的一端延伸于陶瓷基板11的左端侧部,所有的介电层12的第二内电极层132的一端延伸于陶瓷基板11的右端侧部,位于陶瓷基板11的左端侧部的第一外电极141和位于陶瓷基板11的右端侧部的第二外电极142分别将所有的介电层12的第一、二内电极层131、132共同串接在一起。
如图2-5、7所示,介电层12与第一内电极层131与第二内电极层132之间形成第一介电让位部121、第二介电让位部122,如图6所示,两两相邻的介电层12与第一内电极层131与第二内电极层132之间形成第一介电让位部121、第二介电让位部122,如图10、11所示,第一内电极层131与第二内电极层132分别与过渡内电极层130之间形成第一介电让位部121、第二介电让位部122,所述的陶瓷基板11上设有第一、二通孔101、102,如图2-5、7所示,所述第二孔102穿过第一内电极层131的第一介电让位部121,所述的第一外电极141伸入第一孔101内与第一内电极层131连接在一起,所述的第二外电极142伸入第二孔内与第二内电极层132连接在一起,对于单层的陶瓷电容来说,如果第一内电极层131位于介电层12的上方,第二内电极层132位于介电层12的下方,第一孔101到达第一内电极层131,则第一孔101不需穿过第二内电极层132的第二介电让位部122,只需要所述第二孔102穿过第一内电极层131的第一介电让位部121即可。反之,第一内电极层位于介电层的下方,第二内电极层位于介电层的上方,第二孔到达第二内电极层,则第二孔不需穿过第一内电极层的第一介电让位部,只需要所述第一孔穿过第二内电极层的第二介电让位部122即可。不过,对于积层陶瓷电容来说,如图6所示,所述第二孔102穿过第一内电极层131的第一介电让位部121,所述第一孔101穿过第二内电极层132的第二介电让位部122,所述的第一外电极141伸入第一孔101内将所有的介电层12的第一内电极层131共同串接在一起,所述的第二外电极142伸入第二孔102内将所有的介电层的第二内电极层132共同串接在一起。
如图11所示,所述的两个内电极层13包括同一层一左、一右设置的第一内电极层131和第二内电极层132、过渡内电极层130,所述的介电层12设置于同一层的第一内电极层131、第二内电极层132和过渡内电极层130之间,所述过渡内电极层130的两端到陶瓷基板11两端侧部分别设有第一介电让位部121、第二介电让位部122,所述的第一外电极141、第二外电极分别142与第一电极、第二内电极层131、132电连接,所述的第一外电极141、第二外电极142露于所述的陶瓷基板11外部。
如图11所示,如果所述的同一层的第一内电极层131、第二内电极层132位于介电层12上方,过渡内电极层130位于介电层12下方,对于单层陶瓷电容而言,所述的陶瓷基体11分别设有第一孔101、第二孔102,所述第一孔101深入到第一内电极层131,所述第二孔102深入到第二内电极层132,所述第一孔101、第二孔102不需要经过所述过渡内电极层130两端的第一介电让位部121、第二介电让位部122,但是对于积层陶瓷电容而言,所述第一孔101深入到最远的第一内电极层131,所述第二孔102深入到最远的第二内电极层132时,所述第一孔101需要经过所述过渡内电极层130的第二介电让位部122,所述第二孔102需要经过所述过渡内电极层130的第一介电让位部121,所述的第一外电极141位于第一孔101内与将所述的所有的第一内电极层131电连接,同理,所述的第二外电极142位于第二孔102内与将所述的所有的第二内电极层132电连接。
当然,对于单层陶瓷电容而言,如果所述的同一层的第一内电极层、第二内电极层位于介电层下方,过渡内电极层位于介电层上方,所述的陶瓷基体分别设有第一孔、第二孔,那么所述的第一孔深入到介电层下方的第一内电极层,所述的第二孔深入到介电层下方的第二内电极层,所述的第一孔以及所述的第二孔在深入过程中,所述的第一孔穿过过渡内电极层的第二介电让位部,所述的第二孔穿过过渡内电极层的第一介电让位,所述的第一外电极位于第一孔内与所述的第一内电极层电连接,同理,所述的第二外电极位于第二孔内与所述的第二内电极层电连接。
再者,对于外电极与内电极层的连接而言,选择是第一外电极、第二外电极位于陶瓷基板两端侧部与分别延伸于陶瓷基板两端侧部的第一内电极层和第二内电极层相连接,还是选择将第一外电极、第二外电极植于陶瓷基板的第一孔、第二孔内与第一内电极层和第二内电极层相连接,主要是看设计需要,不过对于陶瓷基体开设孔,使外电极植于孔中,这样为孔而留的介电让位部的面积小,介电让位部的面积只需要比孔的面积大一点就行,一定程度上第一内电极层和第二内电极层,或过渡电极层的面积可以相用增加,从而增大电容的容量。
如图7所示,陶瓷基板11上形成上、下两层分别形成2个独立的介电层12相当形成上、下两颗独立的电容,如图12、13所示,陶瓷基板11上前后并排形成2个相互独立,且又多层的介电层12与内电极层13,相当于前后并排形成两颗独立的积层陶瓷电容,所述的独立的介电层12设置于与之对应的第一内电极层131与第二内电极层132之间,所述的第一内电极层131与第二内电极层132分别与之对应的第一外电极141和第二外电极142连接,使得陶瓷基板11上设置多个独立的电容。
如图1、2、
Figure BDA0003605067180000112
所示,陶瓷基板11的上表面或下表面,通过行业中的常见的印刷工艺或覆铜工艺来制作电路层18,用于电子元器件2之间的电连接,如图1、2、6、/>
Figure BDA0003605067180000113
所示,电路层18设置在陶瓷基板11的上表面,如图7、11所示,电路层18亦可设置在陶瓷基板11的下表面。
如图1、2、4、
Figure BDA0003605067180000114
所示,陶瓷基板11的表面安装电子元器件2后,电子元器件2之间通过陶瓷基板11的表面上的电路层18电连接构成电路,所述的第一外电极141、第二外电极142焊接在电路层18中。
当然电子元器件2除了用电路层18构成电路之外,电子元器件2之间亦可直接通过导线17电连接构成电路,如图3、5所示,所述的陶瓷基板11的表面安装电子元器件2后,电子元器件2之间直接通过导线17电连接构成电路,所述的第一外电极141、第二外电极142通过导线17接在电路中。
如图中
Figure BDA0003605067180000115
所示,电子元器件2不仅可以安装在陶瓷基板11的上表面,如图7、11所示,电子元器件2还可以安装在陶瓷基板11的下表面,这样陶瓷基板11的上、下表面都可以安装电子器件2,集成度更高,有利于陶瓷基板11的小型化。
进一步实施方式,所述的介电层12可以在陶瓷基板11内部形成,也可由陶瓷基板11的本体形成。
如图中
Figure BDA0003605067180000111
13所示,所述的第一内电极层131、第二内电极层132、介电层12均在陶瓷基板11内部,陶瓷基板11的上表面与第一内电极层131之间的部分和陶瓷基板11的下表面与第二内电极层132之间的部分因为陶瓷基板11的绝缘性形成绝缘层19,所述的第一内电极层131、第二内电极层132之间的部分为所述的介电层12,所述的第一内电极层131、第二内电极层132向陶瓷基板11的外端两侧部延伸分别与所述的第一外电极141、第二外电极142电连接。
如图4、5所示,所述的介电层12由陶瓷基板11的本体形成,所述的第一内电极层131、第二内电极层132分别设于陶瓷基板11的上、下表面。
如图4所示,所述的第一内电极层131、第二内电极层132的表面印刷隔离层15,所述的隔离层15材料可以为陶瓷或其他绝缘材料,电子元器件2固定在隔离层15的表面,电子元器件2之间通过电路层18电连接构成电路,电路层18设于隔离层的表面,所述的第一外电极141、第二外电极142通过所述的电路层18连接至电路中。
如图5所示,电子元器件2用绝缘胶16代替电路层固定在所述的第一内电极层131表面,电子元器件2之间通过焊线17电连接构成电路,第一外电极141、第二外电极142通过通过焊线17实现电气连接构成电路。当然,电子元器件亦可用绝缘胶固定在第二内电极层的表面,或电子元器件用绝缘胶固定在所述的第一内电极层表面和第二内电极层表面。
本案还提供一种陶瓷电容器作基板的电路板制作方法,如图14所示,包括如下步骤:
S1:将介电原材料与添加剂混合得到浆料,将所述浆料通过流延工艺制成标准厚度的薄膜,获得陶瓷层;
S2:将电极材料通过网版印刷在所述陶瓷层的表面上,获得内电极层,如图14所示,所述的内电极层在陶瓷层的表面上偏移一定的距离形成介电让位部120,将印刷有电极材料的第一内电极层131的陶瓷层记为D1,将印刷有电极材料的第二内电极层132的陶瓷层记为D2,将未印刷有电极材料的陶瓷层记为D3;
S3:如图14所示,将陶瓷层D1与陶瓷层D2交互堆叠,陶瓷层D1未印刷第一内电极层131的表面与陶瓷层D2印刷有的第二内电极层132的表面相贴合,最上层叠放陶瓷层D3,通过叠压、水压和切割,获得电路板胚体;
S4:如图14所示,对电路板胚体进行排胶,焙烧,封端,烧端,形成陶瓷基板11;
S5:如图14所示,对陶瓷基板11的外部两端进行电镀第一外电极141、第二外电极142、使得第一外电极141、第二外电极142与第一内电极层131、第二内电极层132的一端连接,获得成品电路板1。
通过上述方法制作的陶瓷电容器作基板的电路板,再在陶瓷电基板表面印刷电路层来实现陶瓷电基板上的电子元器件之间电连接,从而构成电路,亦可以省去电路层,而是直接通过导线电连接构成电路
进一步实施方式,亦可如图15所示,包括如下步骤:
S1:将介电原材料与添加剂混合得到浆料,将所述浆料通过流延工艺制成标准厚度的薄膜,获得陶瓷层;
S2:将电极材料通过网版印刷在所述陶瓷层的表面上,获得内电极层,如图15所示,所述的内电极层在陶瓷层的表面上偏移一定的距离形成介电让位部120,将印刷有电极材料的第一内电极层131的陶瓷层记为D1,将印刷有电极材料的第二内电极层132的陶瓷层记为D2,将未印刷有电极材料的陶瓷层的表面上通过网版印刷电路材料,获得电路层18,将带电路层18的陶瓷层记为D3;
S3:如图15所示,将陶瓷层D1与陶瓷层D2交互堆叠,陶瓷层D1未印刷第一内电极层131的表面与陶瓷层D2印刷有的第二内电极层132的表面相贴合,最上层叠放带电路层18的陶瓷层D3,通过叠压、水压和切割,获得电路板胚体;
S4:如图15所示,对电路板胚体进行排胶,焙烧,封端,烧端,形成陶瓷基板11;
S5:如图15所示,对陶瓷基板11外部两端进行电镀第一外电极141、第二外电极142、使得第一外电极141、第二外电极142与第一内电极层131、第二内电极层132的一端连接,获得成品电路板1。
通过上述方法制作的陶瓷电容器作基板的电路板,其特点在于电路层在陶瓷层的表面上通过网版印刷电路材料再经烧制而获得。
进一步实施方式,亦可如图16所示,包括如下步骤:
S1:将介电原材料与添加剂混合得到浆料,将所述浆料通过流延工艺制成标准厚度的薄膜,获得陶瓷层;
S2:将电极材料通过网版印刷在所述陶瓷层的表面上,获得内电极层,如图16所示,所述的内电极层在陶瓷层的表面上偏移一定的距离形成介电让位部120,将印刷有电极材料的第一内电极层131的陶瓷层记为D1,将印刷有电极材料的第二内电极层132的陶瓷层记为D2,将未印刷有电极材料的陶瓷层记为D3;
S3:如图16所示,将陶瓷层D1与陶瓷层D2交互堆叠,陶瓷层D1未印刷第一内电极层131的表面与陶瓷层D2印刷有的第二内电极层132的表面相贴合,最上层陶瓷层D3,通过叠压、水压、冲孔,冲出的第一孔101、第二孔102分别通过陶瓷层D1、陶瓷层D2之间的介电让位部120,最后切割,获得电路板胚体;
S4:如图16所示,对电路板胚体进行排胶,焙烧,封端,烧端,形成陶瓷基板11;
S5:如图16所示,对陶瓷基板11进行电镀第一孔101、第二孔102,在第一孔101、第二孔102内电镀第一外电极141、第二外电极142,使得第一外电极141、第二外电极142在第一孔101、第二孔102内与第一内电极层131、第二内电极层132连接电气连接,获得成品电路板1。
进一步实施方式,亦可如图17所示,包括如下步骤:
S1:将介电原材料与添加剂混合得到浆料,将所述浆料通过流延工艺制成标准厚度的薄膜,获得陶瓷层;
S2:将电极材料通过网版印刷在所述陶瓷层的表面上,获得内电极层,如图17所示,所述的内电极层在陶瓷层的表面上偏移一定的距离形成介电让位部120,将印刷有电极材料的第一内电极层131的陶瓷层记为D1,将印刷有电极材料的第二内电极层132的陶瓷层记为D2,将未印刷有电极材料的陶瓷层的表面上通过网版印刷电路材料,获得电路层18,将带电路层18的陶瓷层记为D3;
S3:如图17所示,将陶瓷层D1与陶瓷层D2交互堆叠,陶瓷层D1未印刷第一内电极层131的表面与陶瓷层D2印刷有的第二内电极层132的表面相贴合,最上层带电路层18的陶瓷层D3,通过叠压、水压、冲孔,冲出的第一孔101、第二孔102分别通过陶瓷层D1、陶瓷层D2之间的介电让位部,最后切割,获得电路板胚体;
S4:如图17所示,对电路板胚体进行排胶,焙烧,封端,烧端,形成陶瓷基板11;
S5:如图17所示,对形成陶瓷基板11进行电镀第一孔101、第二孔102,在第一孔101、第二孔102内电镀第一外电极141、第二外电极142,使得第一外电极141、第二外电极142在第一孔101、第二孔102内与第一内电极层131、第二内电极层132的一端连接电气连接,获得成品电路板1。
如图18所示,一种贴片陶瓷电容器的制作方法,包括如下步骤:
S1:将介电原材料与添加剂混合得到浆料,将所述浆料通过流延工艺制成标准厚度的薄膜,获得陶瓷层;
S2:将内电极材料通过网版印刷在所述陶瓷层上,获得左、右两部分设置的第一、第二内电极层131、132,将该陶瓷层分别记为D5;将内电极材料通过网版印刷在所述陶瓷层,获得居中设置的过渡内电极层的陶瓷层记为D4,将未印刷有电极材料的陶瓷层记为D3;
S3:将陶瓷层D5与陶瓷层D4堆叠,陶瓷层D5位于陶瓷层D4的上层,最上层叠放陶瓷层D3,通过叠压、水压、冲出到达第一内电极层131的第一孔101,冲出到达第二内电极层132的第二孔102,切割,获得电路板胚体;
S4:对电路板胚体进行排胶,焙烧,封端,烧端,形成陶瓷基板11;
S5:对陶瓷基板11进行电镀第一、二孔101、102形成第一外电极、第二外电极141、142,使得第一、二孔101、102内的第一外电极、第二外电极141、142与第一、二内电极层131、132的一端连接电气连接,获得成品单层电路板1。
进一步实施方式,如图19所示,所述的S2:将内电极材料通过网版印刷在所述陶瓷层上,获得左、右两部分设置的第一、第二内电极层131、132,将该陶瓷层分别记为D5;将内电极材料通过网版印刷在所述陶瓷层,获得居中设置的过渡内电极层的陶瓷层D4,所述的过渡内电极层上留有第一介电让位部121、第二介电让位部122;所述的S3:将多层陶瓷层D5与陶瓷层D4交替堆叠,最上层叠放陶瓷层D3,通过叠压、水压、冲出到达最下层的第一内电极层131的第一孔101,冲出到达最下层的第二内电极层132的第二孔102,第一孔101穿过过渡内电极层的第二介电让位部122,第二孔102穿过过渡内电极层D4的第一介电让位部121,切割,获得电路板胚体;所述的S5:对陶瓷基板11进行电镀第一、二孔101、102形成第一外电极、第二外电极141、142,使得第一、二孔101、102内的第一外电极141、第二外电极142与第一、二内电极层131、132的一端形成电气连接,获得多层成品电路板1。
如图20所示,一种贴片陶瓷电容器的制作方法,包括如下步骤:
S1:将介电原材料与添加剂混合得到浆料,将所述浆料通过流延工艺制成标准厚度的薄膜,获得陶瓷层;
S2:将内电极材料通过网版印刷在所述陶瓷层上,获得左、右两部分设置的第一、第二内电极层131、132,将该陶瓷层分别记为D5;将内电极材料通过网版印刷在所述陶瓷层,获得居中设置的过渡内电极层的陶瓷层记为D4,所述的过渡内电极层记为留有第一、二介电让位部121、122,将未印刷有电极材料的陶瓷层记为D3;
S3:将陶瓷层D4与陶瓷层D5堆叠,陶瓷层D4位于陶瓷层D5的上层,最上层叠放陶瓷层D3,通过叠压、水压、冲出到达第一内电极层131的第一孔101,冲出到达第二内电极层132的第二孔102,第一孔101穿过过渡内电极层D4的第二介电让位部122,第二孔穿102过过渡内电极层的第一介电让位部121,切割,获得电路板胚体;
S4:对电路板胚体进行排胶,焙烧,封端,烧端,形成陶瓷基板11;
S6:对陶瓷基板11进行电镀第一、二孔101、102形成第一外电极141、第二外电极142,使得第一、二孔101、102内的第一外电极141、第二外电极142与第一、二内电极层131、132一端形成电气连接,获得成品单层电路板1。
进一步实施方式,如图21所示,所述的S3:将多层陶瓷层D4与陶瓷层D5交替堆叠,最上层叠放陶瓷层D3,通过叠压、水压、冲出到达最下层的第一内电极层131的第一孔101,冲出到达最下层的第二内电极层132的第二孔102,第一孔101穿过过渡内电极层的第二介电让位部122,第二孔102穿过过渡内电极层的第一介电让位部121,切割,获得电路板胚体;所述的S5:对陶瓷电容进行电镀第一、二孔101、102形成第一外电极141、第二外电极142,使得第一、二孔101、102内的第一外电极141、第二外电极142与第一、二内电极层131、132的一端形成电气连接,获得成品多层电路板1。
本实用新型采用在陶瓷基板上分别设置第一孔、第二孔,使得第一外电极、第二外电极置于第一孔、第二孔内电接连第一、二内电极层,而第一内电极层和第二内电极层只需要依第一孔、第二孔的大小而留出符合电气标准的第一介电让位部、第二介电让位部即可,第一、二内电极层耦合的有效面积加大。
文中如存在术语“第一”、“第二”等,那么其仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。如存在“多个”,那么其含义是两个或两个以上,除非文中另有明确具体的限定。

Claims (19)

1.一种陶瓷电容器作基板的电路板,所述的电路板的表面用于安装电子元器件,其特征在于:所述的电路板的基板为陶瓷基板,利用所述的陶瓷基板的绝缘性形成介电层,所述的介电层设置于两个内电极层之间,所述的两个内电极层分别与两个外电极连接,使得陶瓷基板成为电容,所述的外电极连接至电子元器件构成的电路中。
2.如权利要求1所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的两个内电极层包括第一内电极层、第二内电极层,所述的两个外电极包括第一外电极、第二外电极,所述的第一内电极层、第二内电极层的一端到陶瓷基板一端侧部分别设有第一介电让位部、第二介电让位部,所述的第一、二内电极层之间的部分为所述的介电层,所述的第一外电极、第二外电极分别与第一电极、第二内电极层电连接,所述的第一外电极、第二外电极露于所述的陶瓷基板外部。
3.如权利要求2所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的介电层与内电极层的数量为多层,以交互堆栈式布置,即两两相邻的介电层交替共用同一个第一内电极层或第二内电极层,两两相邻的介电层的第一内电极层共同与第一外电极连接,两两相邻的介电层的第二内电极层共同与第二外电极连接,使得陶瓷基板成为积层陶瓷电容。
4.如权利要求
Figure QLYQS_1
中任意一项所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的第一内电极层和第二内电极层另一端分别延伸于陶瓷基板两端侧部,位于陶瓷基板两端侧部的第一外电极、第二外电极分别将所有的介电层的第一、二内电极层共同串接在一起。
5.如权利要求2所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的陶瓷基板上设有第一孔、第二孔,所述第二孔穿过第一内电极层的第一介电让位部,或所述第一孔穿过第二内电极层的第二介电让位部,所述的第一外电极伸入第一孔内将所有的介电层的第一内电极层共同串接在一起,所述的第二外电极伸入第二孔内将所有的介电层的第二内电极层共同串接在一起。
6.如权利要求
Figure QLYQS_2
中任意一项所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的陶瓷基板上设有第一、二通孔,所述第二孔穿过第一内电极层的第一介电让位部,所述第一孔穿过第二内电极层的第二介电让位部,所述的第一外电极伸入第一孔内将所有的介电层的第一内电极层共同串接在一起,所述的第二外电极伸入第二孔内将所有的介电层的第二内电极层共同串接在一起。
7.如权利要求1所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的两个外电极包括第一外电极、第二外电极,所述的两个内电极层包括同一层一左、一右设置的第一内电极层和第二内电极层、过渡内电极层,所述的介电层设置于同一层的第一内电极层、第二内电极层和过渡内电极层之间,所述过渡内电极层的两端到陶瓷基板两端侧部分别设有第二介电让位部、第一介电让位部,所述的第一外电极、第二外电极分别与第一电极、第二内电极层电连接,所述的第一外电极、第二外电极露于所述的陶瓷基板外部。
8.如权利要求7所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的第一内电极层和第二内电极层一端分别延伸于陶瓷基板两端侧部,位于陶瓷基板两端侧部的第一外电极、第二外电极分别将所述的第一、二内电极层共同串接在一起。
9.如权利要求7所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的同一层的第一内电极层、第二内电极层位于介电层上方,过渡内电极层位于介电层下方,所述的陶瓷基板分别设有第一孔、第二孔,所述第一孔深入到第一内电极层,所述第二孔深入到第二内电极层,所述的第一外电极位于第一孔内与所述的第一内电极层电连接,同理,所述的第二外电极位于第二孔内与所述的第二内电极层电连接。
10.如权利要求7所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的同一层的第一内电极层、第二内电极层位于介电层下方,过渡内电极层位于介电层上方,所述的陶瓷基板分别设有第一孔、第二孔,所述的第一孔深入到介电层下方的第一内电极层,所述的第二孔深入到介电层下方的第二内电极层,所述的第一孔以及所述的第二孔在深入过程中,所述的第一孔穿过过渡内电极层的第二介电让位部,所述的第二孔穿过过渡内电极层的第一介电让位部,所述的第一外电极位于第一孔内与所述的第一内电极层电连接,同理,所述的第二外电极位于第二孔内与所述的第二内电极层电连接。
11.如权利要求7所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的陶瓷基板上设有第一、二通孔,所述的介电层与第一内电极层和第二内电极层、过渡内电极层的数量为多层,所述的介电层、第一内电极层和第二内电极层、过渡内电极层以交互堆栈式布置,即两两相邻的介电层交替共用同一层的第一内电极层、第二内电极层或过渡内电极层,所述的第一孔深入到最远的第一内电极层,所述的第二孔深入到最远的第二内电极层,所述的第一孔以及所述的第二孔在深入过程中,所述的第一孔穿过过渡内电极层的第二介电让位部,所述的第二孔穿过渡内电极层的第一介电让位部,所述的第一外电极位于第一孔内将所有电性相同的第一内电极层共串接在一起,所述的第二外电极位于第二孔内将所有电性相同的第二内电极层共串接在一起。
12.如权利要求7所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的同一层一左、一右设置的第一内电极层和第二内电极层、过渡内电极层位于所述的陶瓷基板内部,所述的陶瓷基板的上表面与第一内电极层和第二内电极层之间的部分和陶瓷基板的下表面与过渡内电极层之间的部分为绝缘层。
13.如权利要求2所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的第一、二内电极层、介电层位于所述的陶瓷基板内部,所述的陶瓷基板的上表面与第一内电极层之间的部分和陶瓷基板的下表面与第二内电极层之间的部分为绝缘层。
14.如权利要求
Figure QLYQS_3
中任意一项所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的电子元器件固定在绝缘层的表面,所述的电子元器件之间通过电路层电连接构成电路,所述的电路层设于绝缘层的表面,所述的第一外电极、第二外电极通过所述的电路层连接至电路中。
15.如权利要求
Figure QLYQS_4
中任意一项所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的电子元器件固定在绝缘层的表面,所述的电子元器件之间直接通过导线电连接构成电路,所述的第一外电极、第二外电极通过导线接在电路中。
16.如权利要求2所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的第一、二内电极层分别位于所述的陶瓷基板的上、下表面。
17.如权利要求16所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的第一、二内电极层的表面设有隔离层,所述的电子元器件固定在隔离层的表面,所述的电子元器件之间通过电路层电连接构成电路,所述的电路层设于隔离层的表面,所述的第一外电极、第二外电极通过所述的电路层连接至电路中。
18.如权利要求16所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的电子元器件通过绝缘胶固定在第一内电极层的表面或第二内电极层的表面,所述的电子元器件之间直接通过导线电连接构成电路,所述的第一外电极、第二外电极通过导线接在电路中。
19.如权利要求1所述的一种陶瓷电容器作基板的电路板,其特征在于:所述的陶瓷基板上形成多个独立的介电层、内电极层,所述的独立的介电层设置于与之对应的两个内电极层之间,所述的两个内电极层分别与之对应的两个外电极连接,使得陶瓷基板成为多个独立的电容。
CN202220920323.2U 2022-04-20 2022-04-20 一种陶瓷电容器作基板的电路板 Active CN219107783U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220920323.2U CN219107783U (zh) 2022-04-20 2022-04-20 一种陶瓷电容器作基板的电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220920323.2U CN219107783U (zh) 2022-04-20 2022-04-20 一种陶瓷电容器作基板的电路板

Publications (1)

Publication Number Publication Date
CN219107783U true CN219107783U (zh) 2023-05-30

Family

ID=86463364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220920323.2U Active CN219107783U (zh) 2022-04-20 2022-04-20 一种陶瓷电容器作基板的电路板

Country Status (1)

Country Link
CN (1) CN219107783U (zh)

Similar Documents

Publication Publication Date Title
KR100884902B1 (ko) 적층 커패시터 및 그 실장구조
US20210005384A1 (en) Multilayer ceramic capacitor
CN102543436B (zh) 多层陶瓷电容器和制造该多层陶瓷电容器的方法
US10468190B2 (en) Capacitor component
KR101105600B1 (ko) 적층 세라믹 콘덴서
JP2009054973A (ja) 積層コンデンサおよびコンデンサ実装基板
JP5730732B2 (ja) 積層セラミックコンデンサー及びその製造方法
WO2007060818A1 (ja) 積層コンデンサ
JP5429376B2 (ja) 積層型セラミック電子部品およびその製造方法
CN107799305B (zh) 电容器组件
US6590762B2 (en) Layered polymer on aluminum stacked capacitor
JP3832504B2 (ja) 積層コンデンサおよびその実装構造
CN219107783U (zh) 一种陶瓷电容器作基板的电路板
JP2006203258A (ja) 積層コンデンサおよびその実装構造
JP3264037B2 (ja) コンデンサアレイ
JP6232836B2 (ja) コンデンサ素子
KR102483617B1 (ko) 적층형 전자 부품
CN114828395A (zh) 一种陶瓷电容器作基板的电路板及制作方法
CN106341945B (zh) 一种柔性线路板及其制作方法
JP7302859B2 (ja) キャパシタ部品
CN217588701U (zh) 一种贴片陶瓷电容器
CN116053037A (zh) 一种贴片陶瓷电容器及其制作方法
CN109427484A (zh) 电容器组件
KR101153507B1 (ko) 적층형 인덕터
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant