CN218918868U - 半导体mos器件结构 - Google Patents
半导体mos器件结构 Download PDFInfo
- Publication number
- CN218918868U CN218918868U CN202320004987.9U CN202320004987U CN218918868U CN 218918868 U CN218918868 U CN 218918868U CN 202320004987 U CN202320004987 U CN 202320004987U CN 218918868 U CN218918868 U CN 218918868U
- Authority
- CN
- China
- Prior art keywords
- pin
- area
- substrate area
- drain electrode
- device structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开一种半导体MOS器件结构,其一环氧封装体包覆于MOS芯片、金属支撑片和栅极引脚、漏极引脚和源极引脚各自的焊接端上,漏极引脚进一步包括基板区和宽度小于基板区宽度的引脚条区,此引脚条区位于基板区一侧端,MOS芯片下表面的漏极区与一陶瓷片之间通过导电焊膏层连接,漏极引脚的基板区上间隔地开有若干个通孔,此基板区位于导电焊膏层内;漏极引脚的引脚条区位于栅极引脚和源极引脚之间,位于陶瓷片下表面的凸起块嵌入金属支撑片的贯通区内。本实用新型半导体MOS器件结构避免了导电焊膏层分布不均匀导致的MOS芯片翘曲,从而改善了器件电性的可靠性,也提高了基板区与陶瓷片、MOS芯片的结合力,提高了器件的整体的结构强度。
Description
技术领域
本实用新型涉及半导体器件技术领域,尤其涉及一种半导体MOS器件结构。
背景技术
功率半导体器件是任何电子系统不可或缺的电子器件,其主要应用在各种电源和驱动负载上。随着功率半导体器件的更新换代,新型功率半导体器件逐渐向实现节能、节材、环保和微型化等效益方面发展。现有技术中MOS器件封装中往往导电焊膏层分布不均匀导致MOS芯片翘曲,因此,现有的MOS芯片电连接的可靠性有待进一步改善。
发明内容
本实用新型的目的是提供一种半导体MOS器件结构,该半导体MOS器件结构避免了导电焊膏层分布不均匀导致的MOS芯片翘曲,从而改善了器件电性的可靠性,也提高了引脚与陶瓷片、MOS芯片的结合力,提高了器件的整体的结构强度。
为达到上述目的,本实用新型采用的技术方案是:一种半导体MOS器件结构,包括:MOS芯片、金属支撑片、栅极引脚、漏极引脚和源极引脚,位于所述MOS芯片上表面的栅极区和源极区分别通过第一金属线和第二金属线电连接到栅极引脚和源极引脚各自的焊接端,一环氧封装体包覆于MOS芯片、金属支撑片和栅极引脚、 漏极引脚和源极引脚各自的焊接端上;
所述漏极引脚进一步包括基板区和宽度小于基板区宽度的引脚条区,此引脚条区位于基板区一侧端, 所述MOS芯片下表面的漏极区与一陶瓷片之间通过导电焊膏层连接,所述漏极引脚的基板区上间隔地开有若干个通孔,此基板区位于导电焊膏层内;漏极引脚的引脚条区位于栅极引脚和源极引脚之间,位于所述陶瓷片下表面的凸起块嵌入金属支撑片的贯通区内。
上述技术方案中进一步改进的方案如下:
1. 上述方案中,所述基板区上若干个通孔的镂空面积为基板区面积的30~60%。
2. 上述方案中,所述通孔的形状为圆形或者六边形或者正方形。
3. 上述方案中,所述第一金属线、第二金属线为铜金属线或者铝金属线。
4. 上述方案中,所述第一金属线和第二金属线的直径为1~1.5μm。
由于上述技术方案的运用,本实用新型与现有技术相比具有下列优点:
本实用新型半导体MOS器件结构,其漏极引脚进一步包括基板区和宽度小于基板区宽度的引脚条区,此引脚条区位于基板区一侧端,MOS芯片下表面的漏极区与一陶瓷片之间通过导电焊膏层连接,漏极引脚的基板区上间隔地开有若干个通孔,此基板区位于导电焊膏层内,避免了导电焊膏层分布不均匀导致的MOS芯片翘曲,从而改善了器件电性的可靠性,也提高了基板区与陶瓷片、MOS芯片的结合力,提高了器件的整体的结构强度。
附图说明
附图1为本实用新型半导体MOS器件结构的整体结构示意图;
附图2为本实用新型半导体MOS器件结构的剖面正视图;
附图3为本实用新型半导体MOS器件结构的内部结构立体图;
附图4为本实用新型半导体MOS器件结构的局部结构示意图;
附图5为本实用新型半导体MOS器件结构的局部结构立体图。
以上附图中:1、MOS芯片;101、栅极区;102、源极区;103、漏极区;2、金属支撑片;201、贯通区;3、栅极引脚;4、漏极引脚;41、基板区;42、引脚条区;5、源极引脚;61、第一金属线;62、第二金属线;7、导电焊膏层;8、陶瓷片;81、凸起块;9、环氧封装体;10、通孔。
具体实施方式
通过下面给出的具体实施例可以进一步清楚地了解本专利,但它们不是对本专利的限定。
下面结合实施例对本实用新型作进一步描述:
实施例1:一种半导体MOS器件结构,包括:MOS芯片1、金属支撑片2、栅极引脚3、漏极引脚4和源极引脚5,位于所述MOS芯片1上表面的栅极区101和源极区102分别通过第一金属线61和第二金属线62电连接到栅极引脚3和源极引脚5各自的焊接端;
一环氧封装体9包覆于MOS芯片1、金属支撑片2和栅极引脚3、 漏极引脚4和源极引脚5各自的焊接端上;
所述漏极引脚4进一步包括基板区41和宽度小于基板区41宽度的引脚条区42,此引脚条区42位于基板区41一侧端;
所述MOS芯片1下表面的漏极区103与一陶瓷片8之间通过导电焊膏层7连接,所述漏极引脚4的基板区41上间隔地开有若干个通孔10,此基板区41位于导电焊膏层7内;
漏极引脚4的引脚条区42位于栅极引脚3和源极引脚5之间,位于所述陶瓷片8下表面的凸起块81嵌入金属支撑片2的贯通区201内。
上述基板区41上若干个通孔10的镂空面积为基板区41面积的35%。
上述通孔10的形状为圆形。
上述第一金属线61、第二金属线62为铜金属线。
上述第一金属线61和第二金属线62的直径为1.4μm。
上述金属支撑片2的贯通区201形状为圆形。
实施例2:一种半导体MOS器件结构,包括:MOS芯片1、金属支撑片2、栅极引脚3、漏极引脚4和源极引脚5,位于所述MOS芯片1上表面的栅极区101和源极区102分别通过第一金属线61和第二金属线62电连接到栅极引脚3和源极引脚5各自的焊接端;
一环氧封装体9包覆于MOS芯片1、金属支撑片2和栅极引脚3、 漏极引脚4和源极引脚5各自的焊接端上;
所述漏极引脚4进一步包括基板区41和宽度小于基板区41宽度的引脚条区42,此引脚条区42位于基板区41一侧端, 所述MOS芯片1下表面的漏极区103与一陶瓷片8之间通过导电焊膏层7连接;
所述漏极引脚4的基板区41上间隔地开有若干个通孔10,此基板区41位于导电焊膏层7内;漏极引脚4的引脚条区42位于栅极引脚3和源极引脚5之间,位于所述陶瓷片8下表面的凸起块81嵌入金属支撑片2的贯通区201内。
上述基板区41上若干个通孔10的镂空面积为基板区41面积的55%。
上述通孔10的形状为六边形。
上述第一金属线61、第二金属线62为铜金属线或者铝金属线。
上述第一金属线61和第二金属线62的直径为1.1μm。
上述金属支撑片2的贯通区201形状为方形。
采用上述半导体MOS器件结构时,其漏极引脚进一步包括基板区和宽度小于基板区宽度的引脚条区,此引脚条区位于基板区一侧端,MOS芯片下表面的漏极区与一陶瓷片之间通过导电焊膏层连接,漏极引脚的基板区上间隔地开有若干个通孔,此基板区位于导电焊膏层内,避免了导电焊膏层分布不均匀导致的MOS芯片翘曲,从而改善了器件电性的可靠性,也提高了基板区与陶瓷片、MOS芯片的结合力,提高了器件的整体的结构强度。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (5)
1. 一种半导体MOS器件结构,其特征在于:包括:MOS芯片(1)、金属支撑片(2)、栅极引脚(3)、漏极引脚(4)和源极引脚(5),位于所述MOS芯片(1)上表面的栅极区(101)和源极区(102)分别通过第一金属线(61)和第二金属线(62)电连接到栅极引脚(3)和源极引脚(5)各自的焊接端,一环氧封装体(9)包覆于MOS芯片(1)、金属支撑片(2)和栅极引脚(3)、 漏极引脚(4)和源极引脚(5)各自的焊接端上;
所述漏极引脚(4)进一步包括基板区(41)和宽度小于基板区(41)宽度的引脚条区(42),此引脚条区(42)位于基板区(41)一侧端, 所述MOS芯片(1)下表面的漏极区(103)与一陶瓷片(8)之间通过导电焊膏层(7)连接,所述漏极引脚(4)的基板区(41)上间隔地开有若干个通孔(10),此基板区(41)位于导电焊膏层(7)内;漏极引脚(4)的引脚条区(42)位于栅极引脚(3)和源极引脚(5)之间,位于所述陶瓷片(8)下表面的凸起块(81)嵌入金属支撑片(2)的贯通区(201)内。
2.根据权利要求1所述的半导体MOS器件结构,其特征在于:所述基板区(41)上若干个通孔(10)的镂空面积为基板区(41)面积的30~60%。
3.根据权利要求1所述的半导体MOS器件结构,其特征在于:所述通孔(10)的形状为圆形或者六边形或者正方形。
4.根据权利要求1所述的半导体MOS器件结构,其特征在于:所述第一金属线(61)、第二金属线(62)为铜金属线或者铝金属线。
5.根据权利要求1所述的半导体MOS器件结构,其特征在于:所述第一金属线(61)和第二金属线(62)的直径为1~1.5μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320004987.9U CN218918868U (zh) | 2023-01-03 | 2023-01-03 | 半导体mos器件结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320004987.9U CN218918868U (zh) | 2023-01-03 | 2023-01-03 | 半导体mos器件结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218918868U true CN218918868U (zh) | 2023-04-25 |
Family
ID=86038268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320004987.9U Active CN218918868U (zh) | 2023-01-03 | 2023-01-03 | 半导体mos器件结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218918868U (zh) |
-
2023
- 2023-01-03 CN CN202320004987.9U patent/CN218918868U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN218918868U (zh) | 半导体mos器件结构 | |
CN102842549B (zh) | 四方扁平无引脚的功率mosfet封装体 | |
CN1316606C (zh) | 半导体器件 | |
CN201937131U (zh) | 依靠中心导地块改善高频性能的集成电路测试插座 | |
CN204516751U (zh) | 一种四方扁平无引脚型态封装的引线框结构与封装体结构 | |
CN114551381B (zh) | 一种嵌入式双面散热mosfet模块封装结构 | |
CN216411361U (zh) | 一种用于并行测试igbt芯片和frd芯片的测试夹具 | |
CN218918867U (zh) | Mos器件封装结构 | |
CN213781991U (zh) | 一种微波集成电路用陶瓷芯片基板 | |
CN212587507U (zh) | 采用多芯片堆叠结构的功率分立器件 | |
CN212113711U (zh) | 一种引线框架及to封装结构 | |
CN206849831U (zh) | 一种电力电子器件的绝缘结构 | |
CN205810793U (zh) | 一种功率半导体模块的弹性电极 | |
CN214542218U (zh) | 一种芯片的封装结构 | |
CN205984937U (zh) | 一种容纳增大芯片的二极管 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
CN218939675U (zh) | 双向瞬态抑制器件 | |
CN213424982U (zh) | 瞬态电压抑制器件 | |
CN213401157U (zh) | 一种引脚切筋的直插式半导体器件 | |
CN111540724A (zh) | 基架、信号传递板以及相关芯片封装方法和半导体封装芯片 | |
US20090284266A1 (en) | Test method and device for land grid array components | |
CN217035627U (zh) | 贴片式电力电子器件 | |
CN215299289U (zh) | Led器件及照明装置 | |
CN205016516U (zh) | 半导体装置和电子设备 | |
CN216389333U (zh) | 耐用型大功率器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |