CN214542218U - 一种芯片的封装结构 - Google Patents

一种芯片的封装结构 Download PDF

Info

Publication number
CN214542218U
CN214542218U CN202120524571.0U CN202120524571U CN214542218U CN 214542218 U CN214542218 U CN 214542218U CN 202120524571 U CN202120524571 U CN 202120524571U CN 214542218 U CN214542218 U CN 214542218U
Authority
CN
China
Prior art keywords
chip
conductive clip
lead frame
area
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120524571.0U
Other languages
English (en)
Inventor
黄水木
苏子龙
王光峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lizhi Electronics Shenzhen Co ltd
Original Assignee
Lizhi Electronics Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lizhi Electronics Shenzhen Co ltd filed Critical Lizhi Electronics Shenzhen Co ltd
Priority to CN202120524571.0U priority Critical patent/CN214542218U/zh
Application granted granted Critical
Publication of CN214542218U publication Critical patent/CN214542218U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种芯片的封装结构，包括有引线框架、芯片、导电夹。引线框架包括承载部、栅极引线端及漏极引线端；芯片具有第一表面和相对于第一表面的第二表面，第一表面分别连接承载部及栅极引线端；导电夹具有第一矩形俯视外观，设置于引线框架上，导电夹具有第一接触部、第二接触部和第三接触部，第一接触部、第二接触部与引线框架的漏极引线端连接，第三接触部连接芯片的第二表面；芯片配置于远离第一接触部与第二接触部的位置。该结构不仅能提高成品的散热效率，而且通用性强、适用范围广，极大降低了开模成本。

Description

一种芯片的封装结构
技术领域
本实用新型涉及半导体封装领域，尤其是一种芯片封装结构。
背景技术
现有的覆晶芯片封装结构是将芯片的源极配置于引线框架上，漏极则是利用铜片连接的方式与引线框架的引线端连接，如图1和图2所示，现有的导电夹必须与配合芯片大小及组装稳定性要求，限制导电夹的面积和设计结构，并且此种导电夹须配合芯片的大小制作，通用性非常差，开模成本费用相当高。此外，该结构的源极和漏极的脚位与现行非覆晶封装芯片相反,限制使用方便性。
发明内容
本实用新型所要解决的技术问题是提供一种芯片封装结构，不仅通用性强、适用范围广，极大降低了开模成本，而且还能提高成品的散热效率。
为解决上述技术问题，本实用新型的技术方案是：一种芯片的封装结构，包括有：引线框架，包括承载部、栅极引线端及漏极引线端；芯片，所述芯片具有第一表面和相对于所述第一表面的第二表面，所述第一表面分别连接所述承载部及所述栅极引线端；导电夹，具有第一矩形俯视外观，设置于所述引线框架上，所述导电夹具有第一接触部、第二接触部和第三接触部，所述第一接触部、所述第二接触部与所述引线框架的所述漏极引线端连接，所述第三接触部连接芯片的第二表面；其中所述芯片配置于远离所述第一接触部与第二接触部的位置。此种配置方法通过第一至第三接触部作为支撑点支持导电夹，不论芯片大小为何，都可使用相同尺寸的导电夹，适用广泛性最佳，并且能够节省导电夹的开模成本，并且导电夹为为最大化尺寸，具有大的散热面积，提升了散热效率。
作为改进，封装结构具有第二矩形俯视外观，第一矩形俯视外观具有彼此垂直的第一边及第二边，第一边及第二边分别与第二矩形俯视外观的二个边缘平行。
作为改进，第一矩形俯视外观具有第一面积，第二矩形俯视外观具有第二面积，第一面积大於所述第二面积的50％。
作为改进，导电夹的第一矩形俯视外观具有第一面积，芯片的第二表面具有第三面积，第一面积大於第三面积。
作为改进，芯片的第一表面具有第一电极和第二电极，第二表面具有第三电极，第一电极与承载部连接，第二电极与栅极引线端连接，第三电极与第三接触部连接。
作为改进，封装结构还包括第一焊料层和第二焊料层，第一焊料层设置在引线框架与芯片之间，第二焊料层设置在导电夹与芯片之间。
作为改进，封装结构还包括封装胶体，封装胶体包覆芯片、部分引线框架和至少部分导电夹。
作为改进，导电夹导电夹包括顶面部和接脚部，顶面部曝露在封装胶体外。顶面部裸露区域的四周依然包覆有封装胶体，既可以达到封装芯片的目的，亦减少散热的阻碍，可以提散热效率。
本实用新型与现有技术相比所带来的有益效果是：本实用新型的技术方案通过在导电夹设置第一接触部、第二接触部和第三接触部作为支撑点支持导电夹，使得导电夹的通用性得到了极大的增强，适用的广泛度更大，降低了导电夹的开模成本。该结构可以避免现有设计导电夹必须与配合芯片大小及组装稳定性的缺陷。并且扩大导电夹设计面积，具有大的散热面积，帮助改善散热效率。该结构的三点支撑结构能够为引线框架、导电夹、覆晶芯片三者提供稳定的组装，保障成本的质量和可靠性。源极和漏极的脚位与现行非覆晶封装相同,可套用于现有PCB线路，降低成本。
附图说明
图1为现有技术之一的俯视图。
图2为现有技术之二的俯视图。
图3为实施例1的芯片封装结构的俯视图。
图4为实施例1的芯片封装结构的剖视图。
图5为实施例2的芯片封装结构的剖视图。
具体实施方式
下面结合说明书附图对本实用新型作进一步说明。
实施例1
如图3和4所示，本实施例涉及一种芯片封装结构，包括有引线框架 1，芯片2、导电夹3、封装胶体4、第一焊料层第二焊料层。引线框架1包括承载部及引线端。芯片2为覆晶封装，即芯片2具有第一表面21和第二表面22，第一表面21具有第一电极211和第二电极212，第一电极21与引线框架1的源极引线端11连接，第二电极212与引线框架1的栅极引线端12连接，第二表面22具有第三电极221，第三电极221通过导电夹3与引线框架1的漏极引线端13连接。导电夹3具有矩形俯视外观，包括顶面部32和接脚部31，顶面部32的俯视外观为矩形，导电夹3设置于所述引线框架1上，所述导电夹3 设置有第一接触部321、第二接触部322和第三接触部323，第一接触部321、第二接触部322分别与引线框架1的漏极两端连接，第三接触部323与芯片2的第二表面22连接。第一焊料层设置在引线框架1与芯片2之间，第二焊料层设置在导电夹3与芯片2之间，第一焊料层和第二焊料层起到黏合固定的作用。在本实施例中，封装胶体 4包覆芯片2、引线框架1和导电夹3。包含封装胶体4在内的封装结构也具有矩形俯视外观，并且其边缘与导电夹3的矩形俯视外观的边缘彼此平行，换句话说，导电夹3的矩形俯视外观具有彼此垂直的第一边及第二边，分别与封装结构的矩形俯视外观边缘平行。
进一步说，为了提高导电夹3的通用性及散热性，导电夹3具有最大化的顶面部32的面积，例如大于封装结构俯视面积的50％，较佳为封装结构俯视面积的80％以上。顶面部32的面积大于芯片2的面积，可以完全接触芯片2的漏极,即第三电极221，提高导电效率。
实施例2
如图5所示，本实施例涉及一种芯片封装结构，其结构与实施例1中的芯片封装结构基本相同，结构相同之处不再赘述。与实施例1，不同之处在封装胶体4包覆芯片2、引线框架1和部分导电夹3，导电夹3的顶面部32曝露在封装胶体4外。顶面部32裸露区域的四周依然包覆有封装胶体4，既可以达到封装芯片的目的，亦减少了散热的阻碍，可以提散热效率。
以上所述，仅为本实用新型的较佳实施例而已，当不能以此限定本发明的保护范围，即凡依本发明所作的简单的等效变化与修改，皆仍属本实用新型所涵盖的范围。另外本实用新型的任一实施例或权利要求范围不须达到本实用新型所揭示的全部目的或优点或特点。

Claims (8)

1.一种芯片的封装结构，其特征在于，包括有：
引线框架，包括承载部、栅极引线端及漏极引线端；
芯片，所述芯片具有第一表面和相对于所述第一表面的第二表面，所述第一表面分别连接所述承载部及所述栅极引线端；
导电夹，具有第一矩形俯视外观，设置于所述引线框架上，所述导电夹具有第一接触部、第二接触部和第三接触部，所述第一接触部、所述第二接触部与所述引线框架的所述漏极引线端连接，所述第三接触部连接芯片的第二表面；
其中所述芯片配置于远离所述第一接触部与第二接触部的位置。
2.根据权利要求1所述的封装结构，其特征在于：所述封装结构具有第二矩形俯视外观，所述第一矩形俯视外观具有彼此垂直的第一边及第二边，所述第一边及所述第二边分别与所述第二矩形俯视外观的二个边缘平行。
3.根据权利要求2所述的封装结构，其特征在于：所述第一矩形俯视外观具有第一面积，所述第二矩形俯视外观具有第二面积，所述第一面积大於所述第二面积的50％。
4.根据权利要求1所述的封装结构，其特征在于：所述导电夹的所述第一矩形俯视外观具有第一面积，所述芯片的所述第二表面具有第三面积，所述第一面积大於所述第三面积。
5.根据权利要求1所述的封装结构，其特征在于：所述芯片的所述第一表面具有第一电极和第二电极，所述第二表面具有第三电极，所述第一电极与所述承载部连接，所述第二电极与所述栅极引线端连接，所述第三电极与所述第三接触部连接。
6.根据权利要求1所述的封装结构，其特征在于：所述封装结构还包括第一焊料层和第二焊料层，所述第一焊料层设置在所述引线框架与所述芯片之间，所述第二焊料层设置在所述导电夹与所述芯片之间。
7.根据权利要求1所述的封装结构，其特征在于：所述封装结构还包括封装胶体，封装胶体包覆所述芯片、部分所述引线框架和至少部分所述导电夹。
8.根据权利要求7所述的封装结构，其特征在于：所述导电夹包括顶面部和接脚部，所述顶面部曝露在封装胶体外。
CN202120524571.0U 2021-03-12 2021-03-12 一种芯片的封装结构 Active CN214542218U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120524571.0U CN214542218U (zh) 2021-03-12 2021-03-12 一种芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120524571.0U CN214542218U (zh) 2021-03-12 2021-03-12 一种芯片的封装结构

Publications (1)

Publication Number Publication Date
CN214542218U true CN214542218U (zh) 2021-10-29

Family

ID=78263380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120524571.0U Active CN214542218U (zh) 2021-03-12 2021-03-12 一种芯片的封装结构

Country Status (1)

Country Link
CN (1) CN214542218U (zh)

Similar Documents

Publication Publication Date Title
EP2526565B1 (en) Semiconductor packaging method
US10658275B2 (en) Resin-encapsulated semiconductor device
KR20150089609A (ko) 전력반도체 모듈
CN102983114A (zh) 具有超薄封装的高性能功率晶体管
US6791172B2 (en) Power semiconductor device manufactured using a chip-size package
CN209804635U (zh) 利于焊接的大电流半导体功率器件
CN113496977B (zh) 共源共栅半导体装置和制造方法
CN214542218U (zh) 一种芯片的封装结构
JP2016184757A (ja) 半導体装置
CN211700263U (zh) 多基岛引线框架以及电机驱动芯片的封装结构
CN218827101U (zh) 一种防分层的to-263引线框架
US9252086B2 (en) Connector and resin-sealed semiconductor device
CN214378425U (zh) 智能功率级模块
CN215118900U (zh) 半导体器件封装件
CN212113711U (zh) 一种引线框架及to封装结构
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN210224004U (zh) 一种射频器件
CN209785910U (zh) 大电流半导体功率器件
CN214378427U (zh) 智能功率模块
CN214542226U (zh) 智能功率模块
CN218918868U (zh) 半导体mos器件结构
CN218039187U (zh) 一种应用于平面型功率器件的封装结构
CN219534522U (zh) 封装结构、电路结构及用于制造封装结构的框架结构
CN101231982B (zh) 一种半导体器件封装结构
CN218918867U (zh) Mos器件封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant