CN218069834U - 一种多芯片三维集成扇出型封装结构 - Google Patents

Abstract

本实用新型公开了一种多芯片三维集成扇出型封装结构，该封装结构包括载板和基板；载板上埋设有第一芯片，第一芯片和载板上覆盖有第一钝化膜层，第一钝化膜层上设有与第一芯片电连接的第一金属再布线层；第一金属再布线层上设有复合塑封结构；复合塑封结构中设有第二芯片；复合塑封结构上设有与第二芯片以及第一金属再布线层电连接的第二金属再布线层；第二金属再布线层上覆盖有第三钝化膜层；第三钝化膜层上设有第一信号导出结构；基板上设有第二信号导出结构以及第三金属再布线层；第一信号导出结构与基板的第三金属再布线层电连接。该封装结构采用一个硅基载板实现两层芯片的互联封装，降低了封装成本，可以实现大规模量产。

Description

一种多芯片三维集成扇出型封装结构

技术领域

本实用新型涉及半导体芯片封装技术领域，特别涉及一种多芯片三维集成扇出型封装结构。

背景技术

随着手机、PDA、数码相机等移动消费型电子产品对功能集成、大存储空间、高可靠性及小型化封装的要求程度越来越高，在多芯片器件(MCM)X、Y平面内的二维封装的基础上，沿Z方向堆叠的更高密度的三维封装技术得到了充分发展。三维(3D)封装能减轻芯片互连所带来的延迟问题，当减小芯片面积时，能通过短的垂直互连方式来取代在二维结构中所需要的大量长的互连，这将极大地提高逻辑电路的特性。例如，在芯片的多重有源层的临界通道上可以互相紧密地放置多个逻辑门电路，并且还可以根据不同的电压需求或特新需求将门电路放在芯片不同的堆叠层上。同时，伴随着当下电子产品功能越来越丰富，扇入型封装结构I/O数量已无法满足产品需求，扇出型(Fan out，FO)封装结构作为晶圆级封装的一种，它的出现极大地增加了封装体的I/O数量，契合了芯片多功能化的发展方向。硅基扇出封装结构，以硅基作为载体，进行晶圆级封装加工，其相较于以塑封材料作为载体的扇出封装结构具有工艺成熟、散热性好、精细布线等诸多优点。在硅基扇出封装结构中，通常先把芯片埋进硅基载体后，芯片四周Gap需要用绝缘材料填充并需保证芯片上Pad区域裸露在外以方便后续布线等工艺的顺利进行。

为了满足移动类消费电子产品功能集成、大存储空间、高可靠性、小型化封装以及更高I/O数量等要求，3D-FO封装技术应运而生。目前常用的3D-FO封装工艺中，上层芯片和下层芯片先分别在不同的硅基载体上进行封装，然后通过金属柱子(Bump)和锡球焊接在一起，最后将不同层芯片的金属再布线层导出到器件的表面，完成整个3D-FO器件的封装。这种3D-FO封装工艺的优点是每步封装工艺的难度相对较小、操作性强；但该工艺的不足是通过在不同的硅基载体上进行硅基扇出型封装，最终导致整个封装工艺的成本较高，对大规模量产具有一定的阻碍性。为了降低3D-FO封装工艺的成本，实现大规模量产，开发新的封装结构及工艺一直是亟待解决的问题。

实用新型内容

为解决上述技术问题，本实用新型的目的在于提供一种多芯片三维集成扇出型封装结构；该多芯片三维集成扇出型封装结构采用一个硅基载板实现两层芯片的互联封装，降低了封装难度以及封装成本，可以实现大规模量产，满足3D-FO封装器件功能集成、大存储空间、高可靠性、小型化封装、高I/O数量的要求。

为实现上述技术目的，达到上述技术效果，本实用新型通过以下技术方案实现：

一种多芯片三维集成扇出型封装结构，包括芯片器件和基板组件；

芯片器件包括载板，所述载板上开设有直槽，直槽内埋设有具有芯片PAD的第一芯片，第一芯片和载板表面上覆盖有一层第一钝化膜层，该第一钝化膜层上设有第一金属再布线层，该第一金属再布线层与第一芯片的芯片PAD电连接；该第一金属再布线层上设有复合塑封结构；该复合塑封结构包括堆叠在一起的塑封层和第二钝化膜层；所述塑封层中设有具有芯片PAD的第二芯片；该复合塑封结构中设有直通孔；该复合塑封结构上设有第二金属再布线层，该第二金属再布线层与第二芯片的芯片PAD电连接，且通过复合塑封结构的直通孔与第一金属再布线层电连接；第二金属再布线层上覆盖有具有导通孔的第三钝化膜层；第三钝化膜层的导通孔中设有第一信号导出结构，该第一信号导出结构与第二金属再布线层电连接；

基板组件包括基板，所述基板的一面上设有第二信号导出结构，另一面上设有至少一层与第二信号导出结构电连接的第三金属再布线层，每层第三金属再布线层上分别覆盖有一层具有导通孔的第四钝化膜层；

芯片器件与基板组件连接，其中，第一信号导出结构与基板的第三金属再布线层电连接。

作为本实用新型多芯片三维集成扇出型封装结构的一种优选技术方案，所述复合塑封结构中，塑封层覆盖于第一金属再布线层的表面上，塑封层上设有凹槽，第二芯片埋入该塑封层的凹槽中，第二钝化膜层覆盖于第二芯片以及塑封层上，且所述第二金属再布线层设置于第二钝化膜层上。

作为本实用新型多芯片三维集成扇出型封装结构的另一优选技术方案，所述复合塑封结构中，第二钝化膜层覆盖于所述第一金属再布线层上，所述第二芯片贴装于所述第二钝化膜层上，塑封层包封在所述第二芯片上，且所述第二金属再布线层设置于塑封层上。

进一步的，所述第一信号导出结构和第二信号导出结构均为锡球。

进一步的，所述第一信号导出结构通过第一焊盘与第二金属再布线层电连接，所述第二信号导出结构通过第二焊盘与第三金属再布线层电连接。

进一步的，所述芯片器件与基板组件之间还设有由填充剂形成的填充层。

本实用新型的有益效果是：

本实用新型利用一个硅基载板以及塑封层、钝化膜层、金属再布线层的配合实现两层芯片的封装以及两层芯片之间的互联，摒弃了采用两个硅基载板对两层芯片进行封装互联的现有封装技术，并且通过芯片器件和基板组件进行配合，实现超薄结构的三维集成扇出型封装；本实用新型的这种封装结构不仅可以降低封装成本以及封装难度，而且可以实现大规模量产，并能满足3D-FO封装器件功能集成、大存储空间、高可靠性、小型化封装、高I/O数量的要求。

附图说明

图1为本实用新型实施例1的多芯片三维集成扇出型封装结构的制作方法在步骤S1结束后得到的结构图。

图2为本实用新型实施例1的多芯片三维集成扇出型封装结构的制作方法在步骤S2结束后得到的结构图。

图3为本实用新型实施例1的多芯片三维集成扇出型封装结构的制作方法在步骤S3结束后得到的结构图。

图4为本实用新型实施例1的多芯片三维集成扇出型封装结构的制作方法在步骤S4结束后得到的结构图。

图5为本实用新型实施例1的多芯片三维集成扇出型封装结构的制作方法在步骤S5结束后得到的结构图。

图6为本实用新型实施例1的多芯片三维集成扇出型封装结构的制作方法在步骤S6结束后得到的结构图。

图7为本实用新型实施例1的多芯片三维集成扇出型封装结构的制作方法在步骤S7结束后得到的结构图。

图8为本实用新型实施例1的多芯片三维集成扇出型封装结构的制作方法在步骤S8结束后得到的多芯片三维集成扇出型封装结构的结构图。

图9为本实用新型实施例2的多芯片三维集成扇出型封装结构的制作方法在步骤S4结束后得到的结构图。

图10为本实用新型实施例2的多芯片三维集成扇出型封装结构的制作方法在步骤S5结束后得到的结构图。

图11为本实用新型实施例2的多芯片三维集成扇出型封装结构的制作方法在步骤S6结束后得到的结构图。

图12为本实用新型实施例2的多芯片三维集成扇出型封装结构的制作方法在步骤S8结束后得到的多芯片三维集成扇出型封装结构的结构图。

具体实施方式

下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。

实施例1

如图8所示，该实施例1的多芯片三维集成扇出型封装结构，包括芯片器件和基板组件；

其中的芯片器件包括载板10，所述载板10上开设有直槽，直槽内埋设有具有芯片PAD的第一芯片11，第一芯片11和载板10的表面上覆盖有一层第一钝化膜层12，该第一钝化膜层12上设有第一金属再布线层13，该第一金属再布线层13与第一芯片11的芯片PAD电连接；该第一金属再布线层13上设有复合塑封结构；该复合塑封结构包括堆叠在一起的塑封层14和第二钝化膜层15；其中的塑封层14覆盖于第一金属再布线层13上，第二钝化膜层15设置于塑封层14上，且所述塑封层14中埋设有具有芯片PAD的第二芯片16；该复合塑封结构中设有直通孔(包括设置于塑封层上的直通孔以及与塑封层的直通孔相通的第二钝化膜层上的直通孔)；该复合塑封结构的第二钝化膜层15上设有第二金属再布线层17，该第二金属再布线层17与第二芯片16的芯片PAD电连接，且通过复合塑封结构的直通孔与第一金属再布线层13电连接；第二金属再布线层17上覆盖有具有导通孔的第三钝化膜层18；第三钝化膜层18的导通孔中设有第一信号导出结构19，该第一信号导出结构19与第二金属再布线层17电连接；

其中的基板组件包括基板20，所述基板20的一面上设有第二信号导出结构21，另一面上设有至少一层与第二信号导出结构21电连接的第三金属再布线层22，每层第三金属再布线层22上分别覆盖有一层具有导通孔的第四钝化膜层23；

芯片器件与基板组件连接，其中，第一信号导出结构19与基板20上的第三金属再布线层22电连接。

在该实施例1的封装结构中，第三钝化膜层18的导通孔中还设有第一焊盘181，第一信号导出结构19通过该第一焊盘181与第二金属再布线层17电连接；基板20对应于第三金属再布线层22的位置还设有第二焊盘201，第二信号导出结构21通过该第二焊盘201与第三金属再布线层22电连接。

再有，在该实施例1的封装结构中，芯片器件与基板组件之间的连接处还设有由填充剂形成的填充层30。

该实施例1的多芯片三维集成扇出型封装结构的制造方法，包括如下步骤：

S1，提供一载板10，该载板10为硅基材料；对该载板10的背面进行减薄后，在该载板10的正面上通过涂布感光膜、曝光、显影、刻蚀工艺形成直槽101，得到如图1所示的结构；

S2，提供一晶圆片，该晶圆片的正面具有芯片PAD，对该晶圆片的背面进行减薄后，再将该晶圆片切割成单颗芯片，即为第一芯片11；将第一芯片11埋入载板10的直槽101中，并利用粘性膜将第一芯片11和载板10进行粘接，第一芯片11的正面向外，得到如图2所示的结构；第一芯片11与载板10的直槽101之间形成空隙，第一芯片11的正面与载板10的正面齐平，或存在少许高度差；

S3，通过压干膜工艺或印胶工艺在第一芯片11和载板10的表面上形成第一钝化膜层12，且该第一钝化膜层12填充于第一芯片11与载板10之间的空隙中，在该第一钝化膜层12的对应于第一芯片11的芯片PAD的位置通过光刻工艺或激光镭射工艺进行开口，使得第一芯片11的芯片PAD暴露；通过PVD工艺在第一钝化膜层12上形成一层金属种子层，然后通过电镀工艺在该金属种子层上形成一定厚度的金属铜层，然后在金属铜层上形成一层感光膜层，并在指定位置实现精准开口，再通过刻蚀工艺将感光膜层开口区域的金属种子层和金属铜层刻蚀掉，最后通过去胶工艺将第一钝化膜层上覆盖的感光膜层去除，形成与第一芯片11的芯片PAD电连接的第一金属再布线层13，得到如图3所示的结构；

S4，通过注塑成型工艺在该第一金属再布线层13上形成塑封层14，并在该塑封层14上通过激光镭射工艺开设直通孔141以及凹槽，然后将具有芯片PAD的第二芯片16(该第二芯片是由另一晶圆片经切割减薄而成)埋入并通过粘性膜粘附于该凹槽中，第二芯片16的正面向外，且其与塑封层14的凹槽之间存在空隙，然后通过压干膜工艺在塑封层14以及第二芯片16上形成第二钝化膜层15，且该第二钝化膜层15填充于第二芯片16与塑封层14的凹槽之间的空隙，然后对第二钝化膜层15对应于塑封层14的直通孔141的位置进行开孔以与塑封层14的直通孔141打通，并在对应于第二芯片16的芯片PAD的位置进行开孔，得到如图4所示的结构；

S5，在第二钝化膜层15上形成一层与第一金属再布线层13以及第二芯片11的芯片PAD电连接的第二金属再布线层17，然后在该第二金属再布线层17上形成一层第三钝化膜层18，并通过光刻工艺或激光镭射工艺在该第三钝化膜层18上对应于第二金属再布线层17的位置形成导通孔，得到如图5所示的结构；

S6，在第三钝化膜层18的导通孔中先形成第一焊盘181，然后在该第一焊盘181上形成第一信号导出结构19，得到如图6所示的芯片器件；在本实施例1中，该第一信号导出结构19为锡球；

S7，提供一基板20，在基板20的一面上先形成第二焊盘201，然后在该第二焊盘201上形成第二信号导出结构21，在基板20的另一面上通过压干膜工艺、光刻工艺、PVD工艺、电镀工艺、蚀刻工艺等的配合形成两层第三金属再布线层22以及覆盖在每层第三金属再布线层22上的具有导通孔的第四钝化膜层23，进而得到如图7所示的基板组件，其中的两层第三金属再布线层22之间电连接；基板20的材料可以为玻璃、金属、陶瓷等，在本实施例1中，基板20的材料为玻璃；且在本实施例1中，第二信号导出结构21为锡球；

S8，将芯片器件的第一信号导出结构19与基板组件的第三金属再布线层22通过第四钝化膜层23的导通孔进行焊接，然后在芯片器件与基板组件的连接处填充填充剂，以形成填充层30，最终得到如图8所示的多芯片三维集成扇出型封装结构。

实施例2

如图12所示，该实施例2的多芯片三维集成扇出型封装结构，包括芯片器件和基板组件；

其中的芯片器件包括载板10，所述载板10上开设有直槽101，直槽101内埋设有具有芯片PAD的第一芯片11，第一芯片11和载板10的表面上覆盖有一层第一钝化膜层12，该第一钝化膜层12上设有第一金属再布线层13，该第一金属再布线层13与第一芯片11的芯片PAD电连接；该第一金属再布线层13上设有复合塑封结构；该复合塑封结构包括堆叠在一起的塑封层14和第二钝化膜层15；其中的第二钝化膜层15覆盖于第一金属再布线层13上，具有芯片PAD的第二芯片16通过粘性膜贴装于第一钝化膜层15上，塑封层14包封于第二芯片16上；该复合塑封结构中设有直通孔(包括设置于塑封层上的直通孔以及与塑封层的直通孔相通的第二钝化膜层上的直通孔)；该复合塑封结构的塑封层14上设有第二金属再布线层17，该第二金属再布线层17与第二芯片16的芯片PAD电连接，且通过复合塑封结构的直通孔与第一金属再布线层13电连接；第二金属再布线层17上覆盖有具有导通孔的第三钝化膜层18；第三钝化膜层18的导通孔中设有第一信号导出结构19，该第一信号导出结构19与第二金属再布线层17电连接；

其中的基板组件包括基板20，所述基板20的一面上设有第二信号导出结构21，另一面上设有至少一层与第二信号导出结构21电连接的第三金属再布线层22，每层第三金属再布线层22上分别覆盖有一层具有导通孔的第四钝化膜层23；

芯片器件与基板组件连接，其中，第一信号导出结构19与基板20上的第三金属再布线层22电连接。

在该实施例2的封装结构中，第三钝化膜层18的导通孔中还设有第一焊盘181，第一信号导出结构19通过该第一焊盘181与第二金属再布线层17电连接；基板20对应于第三金属再布线层22的位置还设有第二焊盘201，第二信号导出结构21通过该第二焊盘201与第三金属再布线层22电连接。

再有，在该实施例2的封装结构中，芯片器件与基板组件之间的连接处还设有由填充剂形成的填充层30。

该实施例2的多芯片三维集成扇出型封装结构的制造方法，包括如下步骤：

S1，提供一载板10，该载板10为硅基材料；对该载板10的背面进行减薄后，在该载板10的正面上通过涂布感光膜、曝光、显影、刻蚀工艺形成直槽101；

S2，提供一晶圆片，该晶圆片的正面具有芯片PAD，对该晶圆片的背面进行减薄后，再将该晶圆片切割成单颗芯片，即为第一芯片11；将第一芯片11埋入载板10的直槽101中，并利用粘性膜将第一芯片11和载板10进行粘接，第一芯片11的正面向外；第一芯片11与载板10的直槽101之间形成空隙，第一芯片11的正面与载板10的正面齐平，或存在少许高度差；

S3，通过压干膜工艺或印胶工艺在第一芯片11和载板10的表面上形成第一钝化膜层12，且该第一钝化膜层12填充于第一芯片11与载板10之间的空隙中，在该第一钝化膜层12的对应于第一芯片11的芯片PAD的位置通过光刻工艺或激光镭射工艺进行开口，使得第一芯片11的芯片PAD暴露；通过PVD工艺在第一钝化膜层12上形成一层金属种子层，然后通过电镀工艺在该金属种子层上形成一定厚度的金属铜层，然后在金属铜层上形成一层感光膜层，并在指定位置实现精准开口，再通过刻蚀工艺将感光膜层开口区域的金属种子层和金属铜层刻蚀掉，最后通过去胶工艺将第一钝化膜层12上覆盖的感光膜层去除，形成与第一芯片11的芯片PAD电连接的第一金属再布线层13；

该实施例2的步骤S1、步骤S2、步骤S3所得的结构图与实施例1的步骤S1、步骤S2、步骤S3所得的结构图相同。

S4，通过压干膜工艺在第一金属再布线层13上形成一层第二钝化膜层15，并在该第二钝化膜层15对应于第一金属再布线层13的位置进行开孔，将具有芯片PAD的第二芯片16(该第二芯片是由另一晶圆片经切割减薄而成)通过粘性膜贴装在第二钝化膜层15上，第二芯片16的正面向外，然后通过注塑成型工艺在该第二钝化膜层15上形成塑封层14，塑封层14包封该第二芯片16，并在该塑封层14上通过激光镭射工艺开设直通孔141，以与第二钝化膜层15的开孔打通，并在塑封层14对应于第二芯片16的芯片PAD的位置进行开孔，得到如图9所示的结构；

S5，在塑封层14上形成一层与第一金属再布线层13以及第二芯片16的芯片PAD电连接的第二金属再布线层17，然后在该第二金属再布线层17上形成一层第三钝化膜层18，并通过光刻工艺或激光镭射工艺在该第三钝化膜层18上对应于第二金属再布线层17的位置形成导通孔，得到如图10所示的结构；

S6，在第三钝化膜层18的导通孔中先形成第一焊盘181，然后在该第一焊盘181上形成第一信号导出结构19，得到如图11所示的芯片器件；在本实施例2中，该第一信号导出结构19为锡球；

S7，提供一基板20，在基板20的一面上先形成第二焊盘201，然后在该第二焊盘201形成第二信号导出结构21，在基板20的另一面上通过压干膜工艺、光刻工艺、PVD工艺、电镀工艺、蚀刻工艺等的配合形成两层第三金属再布线层22以及覆盖在每层第三金属再布线层22上的具有导通孔的第四钝化膜层23，进而得到基板组件，其结构与实施例1的基板组件的结构相同；基板20的材料可以为玻璃、金属、陶瓷等，在本实施例2中，基板20的材料为玻璃；且在本实施例2中，第二信号导出结构21为锡球；

S8，将芯片器件的第一信号导出结构21与基板组件的第三金属再布线层22通过第四钝化膜层23的导通孔进行焊接，然后在芯片器件与基板组件的连接处填充填充剂，以形成填充层30，最终得到如图12所示的多芯片三维集成扇出型封装结构。

本实用新型利用一个硅基载板以及塑封层、钝化膜层、金属再布线层的配合实现两层芯片的封装以及两层芯片之间的互联，摒弃了采用两个硅基载板对两层芯片进行封装互联的现有封装技术，并且通过芯片器件和基板组件进行配合，实现三维集成扇出型封装；本实用新型的这种封装结构以及工艺不仅可以降低封装成本以及封装难度，而且可以实现大规模量产，并能满足3D-FO封装器件功能集成、大存储空间、高可靠性、小型化封装、高I/O数量的要求。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (6)

1.一种多芯片三维集成扇出型封装结构，其特征在于，包括芯片器件和基板组件；

芯片器件包括载板，所述载板上开设有直槽，直槽内埋设有具有芯片PAD的第一芯片，第一芯片和载板表面上覆盖有一层第一钝化膜层，该第一钝化膜层上设有第一金属再布线层，该第一金属再布线层与第一芯片的芯片PAD电连接；该第一金属再布线层上设有复合塑封结构；该复合塑封结构包括堆叠在一起的塑封层和第二钝化膜层；所述塑封层中设有具有芯片PAD的第二芯片；该复合塑封结构中设有直通孔；该复合塑封结构上设有第二金属再布线层，该第二金属再布线层与第二芯片的芯片PAD电连接，且通过复合塑封结构的直通孔与第一金属再布线层电连接；第二金属再布线层上覆盖有具有导通孔的第三钝化膜层；第三钝化膜层的导通孔中设有第一信号导出结构，该第一信号导出结构与第二金属再布线层电连接；

基板组件包括基板，所述基板的一面上设有第二信号导出结构，另一面上设有至少一层与第二信号导出结构电连接的第三金属再布线层，每层第三金属再布线层上分别覆盖有一层具有导通孔的第四钝化膜层；

芯片器件与基板组件连接，其中，第一信号导出结构与基板的第三金属再布线层电连接。

2.根据权利要求1所述的多芯片三维集成扇出型封装结构，其特征在于，所述复合塑封结构中，塑封层覆盖于第一金属再布线层上，塑封层上设有凹槽，第二芯片埋入该塑封层的凹槽中，第二钝化膜层覆盖于第二芯片以及塑封层上，且所述第二金属再布线层设置于第二钝化膜层上。

3.根据权利要求1所述的多芯片三维集成扇出型封装结构，其特征在于，所述复合塑封结构中，第二钝化膜层覆盖于所述第一金属再布线层上，所述第二芯片贴装于所述第二钝化膜层上，塑封层包封在所述第二芯片上，且所述第二金属再布线层设置于塑封层上。

4.根据权利要求1所述的多芯片三维集成扇出型封装结构，其特征在于，所述第一信号导出结构和第二信号导出结构均为锡球。

5.根据权利要求1所述的多芯片三维集成扇出型封装结构，其特征在于，所述第一信号导出结构通过第一焊盘与第二金属再布线层电连接，所述第二信号导出结构通过第二焊盘与第三金属再布线层电连接。

6.根据权利要求1所述的多芯片三维集成扇出型封装结构，其特征在于，所述芯片器件与基板组件之间还设有填充层。

Images