CN215183944U - 晶圆扇出型封装互联结构 - Google Patents
晶圆扇出型封装互联结构 Download PDFInfo
- Publication number
- CN215183944U CN215183944U CN202121547620.9U CN202121547620U CN215183944U CN 215183944 U CN215183944 U CN 215183944U CN 202121547620 U CN202121547620 U CN 202121547620U CN 215183944 U CN215183944 U CN 215183944U
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- film layer
- silicon
- layer
- based carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本实用新型提供一种晶圆扇出型封装互联结构,其包括:硅基载体、半导体芯片、非感光膜层、线路层、光阻膜层以及焊球;硅基载体的正面开设有第一槽结构,半导体芯片被封装固定于第一槽结构中,并保持半导体芯片正面朝上;光阻膜层形成于半导体芯片和硅基载体的正面,并填充于半导体芯片与硅基载体之间的缝隙中,光阻膜层上开设有漏出半导体芯片上焊垫的第二槽结构;半导体芯片上焊垫通过线路层与焊球相连接;光阻膜层形成于线路层上。本实用新型采用非感光胶水替代干膜能在极大程度上降低工艺成本;同时,本实用新型中,通过PVD与干法刻蚀(或者湿法刻蚀)相结合的方式,配合非感光胶水(或者非感光膜层)也可实现半导体芯片上焊垫的精准开口。
Description
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种晶圆扇出型封装互联结构。
背景技术
随着当下电子产品功能越来越丰富,扇入型封装结构I/O数量已无法满足产品需求,扇出型封装结构作为晶圆级封装的一种,它的出现极大地增加了封装体的I/O数量,契合了芯片多功能化的发展方向。硅基扇出封装结构,以硅基作为载体,进行晶圆级封装加工。相较于以塑封材料作为载体的扇出封装具有工艺成熟、散热好、精细布线等诸多优点。
在硅基扇出封装结构中,芯片封装Fan-out(FO)工艺具有精度高等优点,即把芯片埋进硅基载体后,芯片四周间隙需要用绝缘材料填充并需保证芯片上焊垫区域裸露在外,以方便后续布线等工艺的顺利进行。
目前,常用的FO工艺中通过压膜方式将干膜填充在芯片四周的间隙及芯片上表面,然后通过曝光、显影的方式实现焊垫区域的精准开口。该工艺的优点是工艺简单、开口精准;但该工艺的不足是所采用的干膜价格昂贵,致使该工艺加工成本较高,对大规模量产具有一定的阻碍性。
因此,针对上述问题,有必要提出进一步地解决方案。
实用新型内容
本实用新型旨在提供一种晶圆扇出型封装互联结构,以克服现有技术中存在的不足。
为解决上述技术问题,本实用新型的技术方案是:
一种晶圆扇出型封装互联结构,其包括:硅基载体、半导体芯片、非感光膜层、线路层、光阻膜层以及焊球;
所述硅基载体的正面开设有第一槽结构,所述半导体芯片被封装固定于所述第一槽结构中,并保持所述半导体芯片正面朝上;
所述非感光膜层形成于所述半导体芯片和硅基载体的正面,并填充于所述半导体芯片与硅基载体之间的缝隙中,所述非感光膜层上开设有漏出所述半导体芯片上焊垫的第二槽结构;
所述半导体芯片上焊垫通过所述线路层与所述焊球相连接;
所述光阻膜层形成于所述线路层上。
作为本实用新型晶圆扇出型封装互联结构的改进,所述第一槽结构为至少一个,所述槽结构为多个时,各槽结构通过刻蚀工艺间隔地设置于所述硅基载体的正面。
作为本实用新型晶圆扇出型封装互联结构的改进,所述第一槽结构为直槽结构,其宽度尺寸略大于所述半导体芯片的宽度尺寸。
作为本实用新型晶圆扇出型封装互联结构的改进,所述芯片的正面与硅基载体的正面位于同一水平面内,或者二者具有误差范围内的高度差。
作为本实用新型晶圆扇出型封装互联结构的改进,所述半导体芯片通过粘胶粘贴于所述第一槽结构的底部。
作为本实用新型晶圆扇出型封装互联结构的改进,所述非感光膜层为通过印胶非感光胶水的方式而形成。
作为本实用新型晶圆扇出型封装互联结构的改进,所述第二槽结构由PVD法制作的金属层作为掩膜,并通过刻蚀法而形成。
作为本实用新型晶圆扇出型封装互联结构的改进,所述金属层上形成有制作所述第二槽结构的图案,所述图案通过刻蚀法而形成。
作为本实用新型晶圆扇出型封装互联结构的改进,所述线路层的各焊盘自所述光阻膜层上露出,所述焊球分别连接于所述焊盘上。
作为本实用新型晶圆扇出型封装互联结构的改进,所述光阻膜层为阻隔水氧的有机光阻膜层。
与现有技术相比,本实用新型的有益效果是:本实用新型晶圆扇出型封装互联结构中,采用非感光胶水替代干膜能在极大程度上降低工艺成本;同时,本实用新型晶圆扇出型封装互联结构中,通过PVD与干法刻蚀(或者湿法刻蚀)相结合的方式,配合非感光胶水(或者非感光膜层)也可实现半导体芯片上焊垫的精准开口。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤一的示意图;
图2为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤二的示意图;
图3为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤三的示意图;
图4为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤四的示意图;
图5为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤五的示意图;
图6为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤六的示意图;
图7为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤七的示意图;
图8为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤八的示意图;
图9为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤九的示意图;
图10为本实用新型晶圆扇出型封装互联结构一实施例中制造方法步骤十的示意图;
图11、12为本实用新型晶圆扇出型封装互联结构一实施例中采用湿法刻蚀在金属层上实现固定位置开口的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如图10所示,本实用新型一实施例提供一种晶圆扇出型封装互联结构,其包括:硅基载体10、半导体芯片12、非感光膜层13、线路层17、光阻膜层18以及焊球20。其中,“互联”泛指半导体芯片上焊垫信号引出线与外界其它结构之间的互联。
硅基载体10的正面开设有第一槽结构,半导体芯片12被封装固定于第一槽结构中,并保持半导体芯片12正面朝上。为了实现半导体芯片12的固定,一个实施方式中,半导体芯片12通过粘胶11粘贴于第一槽结构的底部。该粘胶11可以为DAF胶膜。
上述第一槽结构的数量可根据实际工艺需求,设置为一个及以上,如此可用于封装不同数量和/或类型的半导体芯片。相应的,第一槽结构为多个时,各槽结构通过刻蚀工艺间隔地设置于硅基载体10的正面。
结构上,第一槽结构为直槽结构,其宽度尺寸略大于半导体芯片12的宽度尺寸。如此设置,为半导体芯片12的封装预留足够的尺寸,便于半导体芯片12顺利埋入至对应的第一槽结构中。此时,埋入后的半导体芯片12与第一槽结构的侧壁之间形成有间隙。此外,芯片的正面与硅基载体10的正面位于同一水平面内,或者二者具有误差范围内的高度差。
非感光膜层13形成于半导体芯片12和硅基载体10的正面,并填充于半导体芯片12与硅基载体10之间的缝隙中。该非感光膜层13为通过印胶非感光胶水的方式而形成。如此,采用非感光胶水替代干膜能在极大程度上降低工艺成本。
进一步地,非感光膜层13上开设有漏出半导体芯片12上焊垫的第二槽结构。如此,通过开设第二槽结构,便于实现半导体芯片12的布线互联。
为了实现第二槽结构精准漏出半导体芯片12上的焊垫,本实施例中,通过PVD与干法刻蚀(或者湿法刻蚀)相结合的方式,配合非感光胶水(或者非感光膜层)也可实现半导体芯片12上焊垫的精准开口。其中,第二槽结构由PVD法制作的金属层作为掩膜,并通过刻蚀法而形成。相应的,金属层上形成有制作第二槽结构的图案,图案通过刻蚀法而形成。在另一实施方式中,也可采用湿法刻蚀制作上述第二槽结构。
进一步地,基于上述形成的第二槽结构,半导体芯片12上焊垫通过线路层17与焊球20相连接;光阻膜层18形成于线路层17上。相应的,为了便于焊球20的制作,线路层17的各焊盘19自光阻膜层18上露出,焊球20分别连接于焊盘19上。光阻膜层18用于提供保护,一个实施方式中,光阻膜层18为阻隔水氧的有机光阻膜层,此时该有机光阻膜层上表面为111。
下面结合一具体工艺的实施方式,对本实施例晶圆扇出型封装互联结构的制造过程进行说明。
本实施方式的晶圆扇出型封装互联结构的制造方法包括如下步骤:
如图1所示。步骤一:在背面减薄后的硅基载体10的正面101进行涂布、曝光、显影定义直槽图案,通过干法刻蚀,得到直槽结构102。
如图2所示。步骤二:通过粘性膜11将半导体芯片12粘附在硅基载体10上。将预先研磨并切割好半导体芯片12埋入直槽结构102中,半导体芯片正面103朝上,背面与直槽底部通过DAF 11连接,半导体芯片与直槽结构102之间留有空隙104,半导体芯片12表面与硅基载体10上表面保持持平,或有少许高度差。
如图3所示。步骤三:通过印胶的方式将非感光胶水填充在半导体芯片12周边的间隙104内,经烘烤在半导体芯片正面103上形成非感光膜层13,膜层上表面为105(半导体芯片的焊垫部分被非感光膜层覆盖)。
如图4所示。步骤四:通过PVD方法在非感光膜层13上表面105上形成一层金属层14(如Ti/Cu),该金属层14上表面为106。该金属层14厚度约为1μm。
如图5所示。步骤五:用光阻在金属层上表面106上进行涂布、烘烤形成光阻膜层15;并通过曝光、显影在光阻膜层15上形成结构107(光阻膜层上表面为108)。该光阻膜层15作为工艺中间过程的掩膜使用,不同于后续步骤中的有机光阻膜层18。
如图6所示。步骤六:通过干法刻蚀将光阻膜层15刻蚀掉,同时在金属层14上形成结构109。该干法刻蚀过程中,光阻膜层15充当的是金属层14硬掩膜层。从而,有光阻的区域刻蚀光阻,没有光阻的区域刻蚀金属层14,进而在金属层14上形成结构109。通过控制光阻膜层15与金属层14的厚度比值可以达到光阻膜层刻蚀完时,在金属层14上刚好形成结构109。
如图7所示。步骤七:通过干法刻蚀将金属层14刻蚀掉,同时在非感光膜层13上形成结构110,使半导体芯片上焊垫16裸露出来。该干法刻蚀过程中。有金属层14的区域刻蚀金属层,没有金属层14的区域直刻蚀非感光膜层13,从而,在非感光膜层13上形成结构110。通过控制金属膜层14与非感光膜层13的厚度比值可以达到金属层14刻蚀完时,在非感光膜层13上刚好露出焊垫16。该步骤应当注意的是如何减少刻蚀过程中对焊垫16的损伤。
如图8所示。步骤八:在非感光膜层13上进行再布线工艺形成线路17,再在线路上面覆盖一次可以阻隔水氧并起到绝缘作用的有机光阻膜层18,有机光阻膜层18上表面为111。
如图9所示。步骤九:通过曝光、显影等工艺实现开口,并在开口处先制作一个锡球焊盘19。
如图10所示。步骤十:在焊盘19上面植球20。
在另一具体工艺的实施方式中,还可采用湿法刻蚀的方式,在金属层14上实现固定位置开口,进而在金属层14上形成结构109。下面针对湿法刻蚀的部分进行介绍,其余部分不进行重复说明。
如图11所示,通过湿法刻蚀在金属层14上实现固定位置开口,在金属层14上形成结构109。该湿法刻蚀过程中,光阻膜层15充当的是金属层14的保护层。有光阻的区域金属层14不受药液腐蚀作用,没有光阻膜层的区域药液刻蚀金属层14,进而在金属层14上形成结构109。
进一步地,如图12所示,将上述获得的结构器件再通过一次去胶工艺,将已经实现固定位置开口金属层14上的光阻膜层15洗掉即可。
综上所述,本实用新型晶圆扇出型封装互联结构中,采用非感光胶水替代干膜能在极大程度上降低工艺成本;同时,本实用新型晶圆扇出型封装互联结构中,通过PVD与干法刻蚀(或者湿法刻蚀)相结合的方式,配合非感光胶水(或者非感光膜层)也可实现半导体芯片上焊垫的精准开口。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (8)
1.一种晶圆扇出型封装互联结构,其特征在于,所述晶圆扇出型封装互联结构包括:硅基载体、半导体芯片、非感光膜层、线路层、光阻膜层以及焊球;
所述硅基载体的正面开设有第一槽结构,所述半导体芯片被封装固定于所述第一槽结构中,并保持所述半导体芯片正面朝上;
所述非感光膜层形成于所述半导体芯片和硅基载体的正面,并填充于所述半导体芯片与硅基载体之间的缝隙中,所述非感光膜层上开设有漏出所述半导体芯片上焊垫的第二槽结构;
所述半导体芯片上焊垫通过所述线路层与所述焊球相连接;
所述光阻膜层形成于所述线路层上;
其中,所述非感光膜层为通过印胶非感光胶水的方式而形成,所述第二槽结构由PVD法制作的金属层作为掩膜,并通过刻蚀法而形成。
2.根据权利要求1所述的晶圆扇出型封装互联结构,其特征在于,所述第一槽结构为至少一个,所述第一槽结构为多个时,各槽结构通过刻蚀工艺间隔地设置于所述硅基载体的正面。
3.根据权利要求1或2所述的晶圆扇出型封装互联结构,其特征在于,所述第一槽结构为直槽结构,其宽度尺寸略大于所述半导体芯片的宽度尺寸。
4.根据权利要求1所述的晶圆扇出型封装互联结构,其特征在于,所述芯片的正面与硅基载体的正面位于同一水平面内,或者二者具有误差范围内的高度差。
5.根据权利要求1所述的晶圆扇出型封装互联结构,其特征在于,所述半导体芯片通过粘胶粘贴于所述第一槽结构的底部。
6.根据权利要求1所述的晶圆扇出型封装互联结构,其特征在于,所述金属层上形成有制作所述第二槽结构的图案,所述图案通过刻蚀法而形成。
7.根据权利要求1所述的晶圆扇出型封装互联结构,其特征在于,所述线路层的各焊盘自所述光阻膜层上露出,所述焊球分别连接于所述焊盘上。
8.根据权利要求1所述的晶圆扇出型封装互联结构,其特征在于,所述光阻膜层为阻隔水氧的有机光阻膜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121547620.9U CN215183944U (zh) | 2021-07-08 | 2021-07-08 | 晶圆扇出型封装互联结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121547620.9U CN215183944U (zh) | 2021-07-08 | 2021-07-08 | 晶圆扇出型封装互联结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215183944U true CN215183944U (zh) | 2021-12-14 |
Family
ID=79396591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121547620.9U Active CN215183944U (zh) | 2021-07-08 | 2021-07-08 | 晶圆扇出型封装互联结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215183944U (zh) |
-
2021
- 2021-07-08 CN CN202121547620.9U patent/CN215183944U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10559525B2 (en) | Embedded silicon substrate fan-out type 3D packaging structure | |
CN102598257B (zh) | 微电子封装及其制造方法 | |
US10163711B2 (en) | Methods of packaging semiconductor devices including placing semiconductor devices into die caves | |
CN103681367B (zh) | 封装方法和封装器件 | |
WO2017114323A1 (zh) | 封装结构、电子设备及封装方法 | |
KR100780692B1 (ko) | 칩 스택 패키지 | |
CN101587886A (zh) | 电子元件封装体及其制造方法 | |
WO2017024847A1 (zh) | 晶圆级芯片封装方法 | |
CN105118823A (zh) | 一种堆叠型芯片封装结构及封装方法 | |
CN103295925A (zh) | 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法 | |
CN104538375A (zh) | 一种扇出PoP封装结构及其制造方法 | |
CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
CN106876356A (zh) | 芯片嵌入硅基式扇出型封装结构及其制作方法 | |
CN101477955B (zh) | 小片重新配置的封装结构及封装方法 | |
CN106560917A (zh) | 半导体封装结构 | |
CN102738131B (zh) | 半导体模组、封装结构及其封装方法 | |
CN205039151U (zh) | 一种堆叠型芯片封装结构 | |
CN105977222A (zh) | 半导体芯片封装结构及封装方法 | |
CN107452702A (zh) | 半导体芯片的封装结构及封装方法 | |
CN101477956A (zh) | 小片重新配置的封装结构及封装方法 | |
CN105070732B (zh) | 高像素影像传感器封装结构及其制作方法 | |
TWI417040B (zh) | 形成雙面電磁遮蔽層之半導體封裝方法及構造 | |
CN215183944U (zh) | 晶圆扇出型封装互联结构 | |
CN202495439U (zh) | 半导体封装结构及其模组 | |
CN107863363A (zh) | 芯片的封装结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |