CN213583763U - 一种mosfet扇出型封装结构 - Google Patents

一种mosfet扇出型封装结构 Download PDF

Info

Publication number
CN213583763U
CN213583763U CN202022481042.5U CN202022481042U CN213583763U CN 213583763 U CN213583763 U CN 213583763U CN 202022481042 U CN202022481042 U CN 202022481042U CN 213583763 U CN213583763 U CN 213583763U
Authority
CN
China
Prior art keywords
layer
mosfet
port
plastic packaging
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022481042.5U
Other languages
English (en)
Inventor
周佳炜
徐德胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202022481042.5U priority Critical patent/CN213583763U/zh
Application granted granted Critical
Publication of CN213583763U publication Critical patent/CN213583763U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型公开一种MOSFET扇出型封装结构，其中，MOSFET扇出型封装结构包括：第一塑封层，第一塑封层沿其厚度方向开设有通孔，通孔由上下两个小孔端相邻的锥形孔连通而成；封装于第一塑封层内的MOSFET，位于MOSFET一侧的第一I/O口和位于MOSFET另一侧的第二I/O口分别外露于第一塑封层；导电柱，填充于通孔内；第一电连接结构，位于第一塑封层的一侧并与导电柱的一端以及第一I/O口连接；第二电连接结构，位于第一塑封层的另一侧并与导电柱的另一端以及第二I/O口连接。本实用新型通过激光双面钻锥形孔并形成导电柱，从而将MOSFET背面的线路层引至正面，提高了MOSFET电气连接的稳定性。

Description

一种MOSFET扇出型封装结构
技术领域
本实用新型涉及扇出型封装技术领域，具体涉及一种MOSFET扇出型封装结构。
背景技术
金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。
MOSFET具有双面I/O接口，在封装过程中往往需要在塑封材料中制作导电柱，通过导电柱实现双面I/O接口的电性引出。传统的导电柱的制作方法为采用激光在塑封材料的一侧开孔位，然后在孔位表面制作种子层以及在孔位内通过电镀制作导电柱。采用激光在塑封材料一侧开孔再制作种子层和导电柱时，由于孔位的结构限制，导致溅射的种子层厚度不均匀，影响MOSFET电气连接的稳定性，降低了MOSFET封装结构的良率。
实用新型内容
本实用新型的目的在于提供一种MOSFET扇出型封装结构，可有效提高MOSFET电气连接的稳定性，并提升MOSFET封装结构的良率。
为达此目的，本实用新型采用以下技术方案：
提供一种MOSFET扇出型封装结构，包括：
第一塑封层，所述第一塑封层沿其厚度方向开设有通孔，所述通孔由上下两个小孔端相邻的锥形孔连通而成；
封装于所述第一塑封层内的MOSFET，位于所述MOSFET一侧的第一I/O口和位于所述MOSFET另一侧的第二I/O口分别外露于所述第一塑封层；
导电柱，填充于所述通孔内；
第一电连接结构，位于所述第一塑封层的一侧并与所述导电柱的一端以及所述第一I/O口连接；
第二电连接结构，位于所述第一塑封层的另一侧并与所述导电柱的另一端以及所述第二I/O口连接。
作为MOSFET扇出型封装结构的一种优选方案，所述MOSFET上方设有与所述第一I/O口电连接的金属块，所述第一I/O口通过所述金属块与所述第一电连接结构连接。
作为MOSFET扇出型封装结构的一种优选方案，所述第一电连接结构包括：
位于所述第一塑封层靠近所述第一I/O口一侧的第一种子层和位于所述第一种子层上的第一重布线层，所述第一种子层分别与所述导电柱和金属块电连接；
位于所述第一重布线层上的PAD层和位于所述PAD层上的锡层。
作为MOSFET扇出型封装结构的一种优选方案，所述第一电连接结构还包括第二塑封层，所述第二塑封层覆盖外露于所述第一重布线层的第一塑封层以及外露于所述PAD层的所述第一重布线层。
作为MOSFET扇出型封装结构的一种优选方案，所述第二电连接结构包括：
位于所述第一塑封层靠近所述第二I/O口一侧的第二种子层和位于所述第二种子层上的铜柱，所述第二种子层分别与所述导电柱和所述第二I/O口电连接；
第三塑封层，覆盖外露于所述第二种子层的所述第一塑封层和所述MOSFET；
位于所述第三塑封层上并覆盖所述铜柱的第三种子层和位于所述第三种子层上的第二重布线层。
作为MOSFET扇出型封装结构的一种优选方案，所述第二电连接结构还包括第四塑封层，所述第四塑封层覆盖所述第二重布线层和外露于所述第二重布线层的所述第三塑封层。
本实用新型的有益效果：本实用新型采用扇出型封装方式，在MOSFET的上下两面制作重布线层，实现MOSFET的电气连接，提升了MOSFET封装结构的散热与均温效果；通过激光双面钻锥形孔后再通过电镀填孔，从而将MOSFET背面的线路层引到正面，同时使得种子层均匀分布于锥形孔的孔壁，提高了MOSFET电气连接的稳定性。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型一实施例所述的MOSFET扇出型封装结构的制作方法的流程图。
图2是本实用新型一实施例所述的步骤S40的具体流程图。
图3是本实用新型一实施例所述的MOSFET贴于载板一侧的中间产品的剖视示意图。
图4是本实用新型一实施例所述的MOSFET封装于第一塑封层内的中间产品的剖视示意图。
图5是本实用新型一实施例所述的MOSFET拆键合后的中间产品的剖视示意图。
图6是本实用新型一实施例所述的制作第一种子层和第二种子层后的中间产品的剖视示意图。
图7是本实用新型一实施例所述的制作第一重布线层、导电柱和铜柱后的中间产品的剖视示意图。
图8是本实用新型一实施例所述的制作PAD层后的中间产品的剖视示意图。
图9是本实用新型一实施例所述的制作第二塑封层和第三塑封层后的剖视示意图。
图10是本实用新型一实施例所述的第二塑封层和第三塑封层研磨后的剖视示意图。
图11是本实用新型一实施例所述的制作第三种子层和第二重布线层后的中间产品的剖视示意图。
图12是本实用新型一实施例所述的制作第四塑封层后的中间产品的剖视示意图。
图13是本实用新型一实施例所述的制作锡层后的产品剖视示意图。
图3至图13中：
1、第一塑封层；
2、MOSFET；
3、导电柱；
4、第一电连接结构；41、第一种子层；42、第一重布线层；43、PAD层；44、锡层；45、第二塑封层；
5、第二电连接结构；51、第二种子层；52、铜柱；53、第三塑封层；54、第三种子层；55、第二重布线层；56、第四塑封层；
6、金属块；
7、载板。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本实用新型的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本实用新型实施例的附图中相同或相似的标号对应相同或相似的部件；在本实用新型的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本实用新型的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
如图13所示，本实施例中，MOSFET扇出型封装结构包括：
第一塑封层1，第一塑封层1沿其厚度方向开设有通孔，通孔由上下两个小孔端相邻的锥形孔连通而成；
封装于第一塑封层1内的MOSFET2，位于MOSFET2一侧的第一I/O口和位于MOSFET2另一侧的第二I/O口分别外露于第一塑封层1；
导电柱3，填充于通孔内；
第一电连接结构4，位于第一塑封层1的一侧并与导电柱3的一端以及第一I/O口连接；
第二电连接结构5，位于第一塑封层1的另一侧并与导电柱3的另一端以及第二I/O口连接。
本实施例采用扇出型封装方式，在MOSFET2的上下两面分别制作第一电连接结构4和第二电连接结构5，实现MOSFET2的电气连接，提升了MOSFET2封装结构的散热与均温效果；通过激光双面钻锥形孔后再通过电镀填孔，从而将MOSFET2背面的线路层引到正面，同时使得种子层均匀分布于锥形孔的孔壁，提高了MOSFET2电气连接的稳定性。
于本实施例中，MOSFET2上方设有与第一I/O口电连接的金属块6，第一I/O口通过金属块6与第一电连接结构4连接。
于本实施例中，第一电连接结构4包括：
位于第一塑封层1靠近第一I/O口一侧的第一种子层41和位于第一种子层41上的第一重布线层42，第一种子层41分别与导电柱3和金属块6电连接；
位于第一重布线层42上的PAD层43和位于PAD层43上的锡层44。
于本实施例中，第一电连接结构4还包括第二塑封层45，第二塑封层45覆盖外露于第一重布线层42的第一塑封层1以及外露于PAD层43的第一重布线层42。
于本实施例中，第二电连接结构5包括：
位于第一塑封层1靠近第二I/O口一侧的第二种子层51和位于第二种子层51上的铜柱52，第二种子层51分别与导电柱3和第二I/O口电连接；
第三塑封层53，覆盖外露于第二种子层51的第一塑封层1和MOSFET2；
位于第三塑封层53上并覆盖铜柱52的第三种子层54和位于第三种子层54上的第二重布线层55。
于本实施例中，第二电连接结构5还包括第四塑封层56，第四塑封层56覆盖第二重布线层55和外露于第二重布线层55的第三塑封层53。
其中，第一种子层41、第二种子层51和第三种子层54均包括位于第一塑封层1表面的钛金属层和位于钛金属层表面的铜金属层。其中，钛金属层的附着力高、电导率优良且厚度均匀，通过钛金属层可以将铜金属层稳定附着在塑封层上。
当然，本实施例的种子层不限于两层结构(钛金属层、铜金属层)，也可以为单层、两层或者两层以上的多层结构。种子层的材料也不限于两种单一的金属材料层叠组合，也可以为一种单一金属材料，或者合金材料，能够实现重布线层稳定附着于封装结构上即可，具体不再赘述。
可选地，第一塑封层1、第二塑封层45、第三塑封层53和第四塑封层56的材料相同，可包括聚酰亚胺、硅胶和EMC(Epoxy Molding Compound，环氧塑封料)，本实施例优选EMC，可以提高MOSFET封装结构的稳定性，起到保护MOSFET2的作用。
可选地，导电柱3为Cu、Ag或Au材质中的任一种，但不限于此，能够实现导电即可。
可选地，第一重布线层42和第二重布线层55均为一层或多层结构，即可以根据产品需求将重布线层7设计为一层、两层或者两层以上的多层结构。
可选地，金属块6为锡焊料、银焊料或者金锡合金焊料，金属块6的具体形状不受限制，优选为锡球。
如图1所示，本实施例的MOSFET扇出型封装结构的制作方法包括以下步骤：
S10、提供MOSFET2及载板7，将MOSFET2贴于载板7上，并在MOSFET2上方的第一I/O口位置植入金属块6，参考图3；
S20、对MOSFET2进行塑封，形成包覆金属块6和MOSFET2的第一塑封层1，对第一塑封层1研磨减薄处理以使金属块6外露，参考图4；
S30、拆键合，并针对第一塑封层1的同一个位置由第一塑封层1的双面分别进行激光开孔，形成由两个相连通的锥形孔形成的通孔，参考图5；
S40、在通孔内制作导电柱3、在第一塑封层1靠近金属块6的一侧制作与导电柱3的一端和金属块6电连接的第一电连接结构4以及在第一塑封层1远离金属块6的一侧制作与导电柱3的另一端和位于MOSFET2另一侧的第二I/O口电连接的第二电连接结构5，参考图6-13。
如图2所示，步骤S40具体包括以下步骤：
S40a、在第一塑封层1靠近金属块6的一侧、通孔的孔壁制作第一种子层41以及在第一塑封层1远离金属块6的一侧制作第二种子层51，参考图6；
S40b、通过电镀在通孔内制作导电柱3、在第一种子层41上制作第一重布线层42，以及在第二种子层51上制作分别与导电柱3和第二I/O口电连接的铜柱52，参考图7；
S40c、在第一重布线层42上制作PAD层43，参考图8；
S40d、去除外露于第一重布线层42的第一种子层41以及外露于铜柱52的第二种子层51，然后分别对PAD层43以及铜柱52进行塑封，形成覆盖PAD层43的第二塑封层45以及覆盖铜柱52的第三塑封层53，参考图9；
S40e、分别对第二塑封层45和第三塑封层53进行研磨处理，使PAD层43和铜柱52外露，参考图10；
S40f、依次在第三塑封层53表面制作第三种子层54及第二重布线层55，参考图11；
S40g、去除外露于第二重布线层55的第三种子层54，然后对第二重布线层55进行塑封，形成覆盖第二重布线层55的第四塑封层56，参考图12；
S40h、在PAD层43表面制作锡层44，然后切割，制得MOSFET2扇出型封装结构，参考图13；
其中，第一种子层41、第一重布线层42、第二塑封层45、PAD层43以及锡层44形成第一电连接结构4，第二种子层51、铜柱52、第三塑封层53、第三种子层54、第二重布线层55以及第四塑封层56形成第二电连接结构5。
可选地，载板1为不锈钢、玻璃或者有机基材中的任一种板级载板。
更具体地，第一种子层41、第二种子层51和第三种子层54采用真空溅射法制作形成。
进一步地，步骤S40b中，分别在第一种子层41和第二种子层51上涂覆感光干膜，曝光显影后再进行电镀。
更具体地，步骤S40b包括以下步骤：
S40b1、提供感光干膜，将感光干膜分别贴附于第一种子层41和第二种子层51上；
S40b2、对感光干膜进行曝光、显影处理，在感光干膜上形成使第一种子层41和第二种子层51外露于感光干膜的图形化孔；
S40b3、对所述图形化孔和所述通孔进行电镀处理，在所述通孔内形成导电柱3，在第一种子层41上的图形化孔内形成第一重布线层42，在第二种子层51上的图形化孔内形成铜柱52，铜柱52分别与导电柱3和第二I/O口电性连接；
S40b4、去除残留的感光干膜。
更具体地，步骤S40c包括以下步骤：
S40c1、提供感光干膜，将感光干膜分别贴附于第一重布线层42和铜柱52上；
S40c2、对第一重布线层42上的感光干膜进行曝光、显影处理，在感光干膜上形成使第一重布线层42外露于感光干膜的图形化孔；
S40c3、对所述图形化孔进行电镀处理，在图形化孔内形成PAD层43；
S40c4、去除残留的感光干膜。
需要声明的是，上述具体实施方式仅仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本实用新型做各种修改、等同替换、变化等等。但是，这些变换只要未背离本实用新型的精神，都应在本实用新型的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (6)

1.一种MOSFET扇出型封装结构，其特征在于，包括：
第一塑封层，所述第一塑封层沿其厚度方向开设有通孔，所述通孔由上下两个小孔端相邻的锥形孔连通而成；
封装于所述第一塑封层内的MOSFET，位于所述MOSFET一侧的第一I/O口和位于所述MOSFET另一侧的第二I/O口分别外露于所述第一塑封层；
导电柱，填充于所述通孔内；
第一电连接结构，位于所述第一塑封层的一侧并与所述导电柱的一端以及所述第一I/O口连接；
第二电连接结构，位于所述第一塑封层的另一侧并与所述导电柱的另一端以及所述第二I/O口连接。
2.根据权利要求1所述的MOSFET扇出型封装结构，其特征在于，所述MOSFET上方设有与所述第一I/O口电连接的金属块，所述第一I/O口通过所述金属块与所述第一电连接结构连接。
3.根据权利要求2所述的MOSFET扇出型封装结构，其特征在于，所述第一电连接结构包括：
位于所述第一塑封层靠近所述第一I/O口一侧的第一种子层和位于所述第一种子层上的第一重布线层，所述第一种子层分别与所述导电柱和金属块电连接；
位于所述第一重布线层上的PAD层和位于所述PAD层上的锡层。
4.根据权利要求3所述的MOSFET扇出型封装结构，其特征在于，所述第一电连接结构还包括第二塑封层，所述第二塑封层覆盖外露于所述第一重布线层的第一塑封层以及外露于所述PAD层的所述第一重布线层。
5.根据权利要求1所述的MOSFET扇出型封装结构，其特征在于，所述第二电连接结构包括：
位于所述第一塑封层靠近所述第二I/O口一侧的第二种子层和位于所述第二种子层上的铜柱，所述第二种子层分别与所述导电柱和所述第二I/O口电连接；
第三塑封层，覆盖外露于所述第二种子层的所述第一塑封层和所述MOSFET；
位于所述第三塑封层上并覆盖所述铜柱的第三种子层和位于所述第三种子层上的第二重布线层。
6.根据权利要求5所述的MOSFET扇出型封装结构，其特征在于，所述第二电连接结构还包括第四塑封层，所述第四塑封层覆盖所述第二重布线层和外露于所述第二重布线层的所述第三塑封层。
CN202022481042.5U 2020-10-30 2020-10-30 一种mosfet扇出型封装结构 Active CN213583763U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022481042.5U CN213583763U (zh) 2020-10-30 2020-10-30 一种mosfet扇出型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022481042.5U CN213583763U (zh) 2020-10-30 2020-10-30 一种mosfet扇出型封装结构

Publications (1)

Publication Number Publication Date
CN213583763U true CN213583763U (zh) 2021-06-29

Family

ID=76532486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022481042.5U Active CN213583763U (zh) 2020-10-30 2020-10-30 一种mosfet扇出型封装结构

Country Status (1)

Country Link
CN (1) CN213583763U (zh)

Similar Documents

Publication Publication Date Title
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
JP5873323B2 (ja) 半導体デバイスパッケージを製作するための方法
CN105206592B (zh) 扇出型封装的结构和制作方法
US10957654B2 (en) Semiconductor package and method of manufacturing the same
CN103824836B (zh) 半导体承载元件及半导体封装件
TW201013889A (en) Electronic component used for wiring and method for manufacturing the same
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
TWM597977U (zh) 面板組件、晶圓封裝體以及晶片封裝體
JP2010263080A (ja) 半導体装置
TW201729366A (zh) 用於積體電路封裝的外露式可焊接散熱器
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
TWI506753B (zh) 無芯層封裝結構及其製造方法
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
CN112242370A (zh) 一种mosfet扇出型封装结构及其制作方法
CN103596358B (zh) Smt加法高密度封装多层线路板结构及其制作方法
CN213583763U (zh) 一种mosfet扇出型封装结构
TWI463620B (zh) 封裝基板之製法
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
WO2020176559A1 (en) Embedded semiconductor packages and methods thereof
CN211428121U (zh) 一种低厚度3d堆叠封装结构
CN111341681A (zh) 一种低厚度3d堆叠封装结构及其制备方法
CN111106013B (zh) Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN103607841A (zh) Smt减法高密度封装多层线路板结构及其制作方法
CN215266285U (zh) 一种基于引线框架的高散热单面塑封结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: A MOSFET fan out packaging structure

Effective date of registration: 20211229

Granted publication date: 20210629

Pledgee: Guangdong Shunde Rural Commercial Bank Co.,Ltd. science and technology innovation sub branch

Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.|Guangdong Xinhua Microelectronics Technology Co.,Ltd.

Registration number: Y2021980016930

PE01 Entry into force of the registration of the contract for pledge of patent right
TR01 Transfer of patent right

Effective date of registration: 20230912

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.

TR01 Transfer of patent right