CN213026122U - 一种封装结构 - Google Patents

一种封装结构 Download PDF

Info

Publication number
CN213026122U
CN213026122U CN202021557276.7U CN202021557276U CN213026122U CN 213026122 U CN213026122 U CN 213026122U CN 202021557276 U CN202021557276 U CN 202021557276U CN 213026122 U CN213026122 U CN 213026122U
Authority
CN
China
Prior art keywords
chip
frame
module
chip module
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021557276.7U
Other languages
English (en)
Inventor
张泽清
梅小杰
胡云峰
文毅
林河北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jinyu Semiconductor Co ltd
Original Assignee
Shenzhen Jinyu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jinyu Semiconductor Co ltd filed Critical Shenzhen Jinyu Semiconductor Co ltd
Priority to CN202021557276.7U priority Critical patent/CN213026122U/zh
Application granted granted Critical
Publication of CN213026122U publication Critical patent/CN213026122U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供了一种封装结构,包括:至少两个芯片模块、框架和塑封体,所述芯片模块层叠或平铺设置于所述框架表面,所述塑封体包覆于所述芯片模块和所述框架的外部。将多个芯片模组采用塑封体封装固定,封装体积紧凑简单,既能保证多个芯片封装结构的结构强度,还能降低芯片封装结构的稳定性。

Description

一种封装结构
技术领域
本实用新型涉及封装技术领域,特别是涉及一种封装结构。
背景技术
随着移动终端越来越朝着小型化、超薄化的方向发展,应用到移动终端中的功能模块同样地朝着体积越小、厚度越薄的方向发展。举例来说,绝大多数的移动终端配置了芯片封装结构,借助芯片封装结构对用户的身份进行验证以开启移动终端。
但是,体积越小、厚度越薄的芯片封装结构容易出现翘曲,因此如何减少芯片封装结构的翘曲度成为亟待解决的技术问题。
实用新型内容
鉴于上述问题,提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的一种封装结构。
为了解决上述问题,本实用新型公开了一种封装结构,包括:至少两个芯片模块、框架和塑封体,所述芯片模块层叠或平铺设置于所述框架表面,所述塑封体包覆于所述芯片模块和所述框架的外部。
进一步地,所述芯片模块包括第一芯片模块、第二芯片模块和第三芯片模块,所述第一芯片模块和所述第二芯片模块平铺于所述框架表面,所第三芯片模块层叠设置于所述第一芯片模块表面。
进一步地,所述第一芯片模块包括第一芯片和第一焊接胶,所述第一芯片通过所述第一焊接胶固定于所述框架表面。
进一步地,所述第三芯片模块包括第三芯片和第三焊接胶,所述第三芯片通过所述第三焊接胶固定于所述第一芯片表面。
进一步地,所述第二芯片模块包括第二芯片和第二焊接胶,所述第二芯片通过所述第二焊接胶固定于所述框架表面。
进一步地,所述第一芯片与所述第二芯片电连接。
进一步地,还包括至少两个引脚,所述引脚一端固定于所述塑封体内部且分别与所述第一芯片和第三芯片电连接、另一端连接外部电路。
进一步地,所述引脚外部包覆雾锡层。
进一步地,所述第一芯片与所述引脚通过金线连接。
进一步地,所述第三芯片与所述引脚通过金线连接。
本实用新型包括以下优点:将多个芯片模组采用塑封体封装固定,封装体积紧凑简单,既能保证多个芯片封装结构的结构强度,还能降低芯片封装结构的稳定性。
附图说明
图1是本实用新型的一种封装结构的结构框图。
1引脚、2雾锡层、3塑封体、4框架、5第一焊接胶、6第一芯片、7金线、8第三芯片、9第三焊接胶、10第二芯片、11第二焊接胶。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
本实用新型的核心构思之一在于,提供了一种封装结构,包括:至少两个芯片模块、框架4和塑封体3,所述芯片模块层叠或平铺设置于所述框架4表面,所述塑封体3包覆于所述芯片模块和所述框架4的外部。将多个芯片模组采用塑封体3封装固定,封装体积紧凑简单,既能保证多个芯片封装结构的结构强度,还能降低芯片封装结构的稳定性。
参照图1,示出了本实用新型的一种封装结构的结构框图,具体可以包括:至少两个芯片模块、框架4和塑封体3,所述芯片模块层叠或平铺设置于所述框架4表面,所述塑封体3包覆于所述芯片模块和所述框架4的外部。芯片封装结构通过将芯片固定于框架4,并采用焊锡胶固定,其封装体积紧凑简单;同时通过在放置了芯片后框架4的表面增加塑封体3对芯片进行塑封,既能够保证芯片封装结构的结构强度,还能够尽可能地降低芯片封装结构因厚度缩减后可能造成的翘曲,增加芯片模组的适配性。
在本实施例中,所述芯片模块包括第一芯片6模块、第二芯片10模块和第三芯片8模块,所述第一芯片6模块和所述第二芯片10模块平铺于所述框架4表面,所第三芯片8模块层叠设置于所述第一芯片6模块表面。
在本实施例中,所述第一芯片6模块包括第一芯片6和第一焊接胶5,所述第一芯片6通过所述第一焊接胶5固定于所述框架4表面。所述第一焊接胶5设置为绝缘胶。在另一实施例中还可将所述第一焊接胶5设置为导电胶。具体地,可根据产品的功能特点及产品的第一芯片6特点选择上述第一焊接胶5的种类。
在本实施例中,所述第三芯片8模块包括第三芯片8和第三焊接胶9,所述第三芯片8通过所述第三焊接胶9固定于所述第一芯片6表面。所述第三焊接胶9设置为绝缘胶。在另一实施例中还可将所述第三焊接胶9设置为导电胶。具体地,可根据产品的功能特点及产品的第三芯片8特点选择上述第三焊接胶9的种类。
在本实施例中,所述第二芯片10模块包括第二芯片10和第二焊接胶11,所述第二芯片10通过所述第二焊接胶11固定于所述框架4表面。所述第二焊接胶11设置为绝缘胶。在另一实施例中还可将所述第二焊接胶11设置为导电胶。具体地,可根据产品的功能特点及产品的第二芯片10特点选择上述第二焊接胶11的种类。
在一具体实施例中,将焊接胶设置为银胶,银胶为导电胶,通过基体树脂的粘接作用把导电粒子结合在一起,形成导电通路,实现第一芯片6或第三芯片8与框架4的导电连接,同时还能起到导热作用。
在本实施例中,所述第一芯片6与所述第二芯片10电连接。
在本实施例中,还包括至少两个引脚1,所述引脚1一端固定于所述塑封体3内部且分别与所述第一芯片6和第三芯片8电连接、另一端连接外部电路。
在本实施例中,所述引脚1外部包覆雾锡层2。上述雾锡层2为可焊性良好且具有一定耐腐蚀性的涂层,其结构稳定,具有较强的抗氧化性能。
在本实施例中,所述第一芯片6与所述引脚1通过金线7连接。上述金线7导电性良好,能够较好的实现第一芯片6与引脚1的导电。本申请不限定上述引脚1与第一芯片6的连接方式,可根据不同的需求和性能设置上述连接方式。
在本实施例中,所述第三芯片8与所述引脚1通过金线7连接。上述金线7导电性良好,能够较好的实现第三芯片8与引脚1的导电。本申请不限定上述引脚1与第三芯片8的连接方式,可根据不同的需求和性能设置上述连接方式。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本实用新型所提供的一种封装结构,进行了详细介绍,本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想;同时,对于本领域的一般技术人员,依据本实用新型的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本实用新型的限制。

Claims (9)

1.一种封装结构,其特征在于,包括:第一芯片模块、第二芯片模块、第三芯片模块、框架和塑封体,所述第一芯片模块和所述第二芯片模块平铺于所述框架表面,所第三芯片模块层叠设置于所述第一芯片模块表面,所述塑封体包覆于所述芯片模块和所述框架的外部。
2.根据权利要求1所述的封装结构,其特征在于,所述第一芯片模块包括第一芯片和第一焊接胶,所述第一芯片通过所述第一焊接胶固定于所述框架表面。
3.根据权利要求2所述的封装结构,其特征在于,所述第三芯片模块包括第三芯片和第三焊接胶,所述第三芯片通过所述第三焊接胶固定于所述第一芯片表面。
4.根据权利要求3所述的封装结构,其特征在于,所述第二芯片模块包括第二芯片和第二焊接胶,所述第二芯片通过所述第二焊接胶固定于所述框架表面。
5.根据权利要求4所述的封装结构,其特征在于,所述第一芯片与所述第二芯片电连接。
6.根据权利要求5所述的封装结构,其特征在于,还包括至少两个引脚,所述引脚一端固定于所述塑封体内部且分别与所述第一芯片和第三芯片电连接、另一端连接外部电路。
7.根据权利要求6所述的封装结构,其特征在于,所述引脚外部包覆雾锡层。
8.根据权利要求6所述的封装结构,其特征在于,所述第一芯片与所述引脚通过金线连接。
9.根据权利要求6所述的封装结构,其特征在于,所述第三芯片与所述引脚通过金线连接。
CN202021557276.7U 2020-07-30 2020-07-30 一种封装结构 Active CN213026122U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021557276.7U CN213026122U (zh) 2020-07-30 2020-07-30 一种封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021557276.7U CN213026122U (zh) 2020-07-30 2020-07-30 一种封装结构

Publications (1)

Publication Number Publication Date
CN213026122U true CN213026122U (zh) 2021-04-20

Family

ID=75460703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021557276.7U Active CN213026122U (zh) 2020-07-30 2020-07-30 一种封装结构

Country Status (1)

Country Link
CN (1) CN213026122U (zh)

Similar Documents

Publication Publication Date Title
US11769621B2 (en) Inductor with an electrode structure
US10224138B2 (en) Electrode structure and the corresponding electrical component using the same and the fabrication method thereof
US6087718A (en) Stacking type semiconductor chip package
JP4454916B2 (ja) 固体電解コンデンサ
TWI305038B (en) Semiconductor device and manufacturing method thereof
KR970067783A (ko) LOC(lead on chip)유형의 적층 칩 패키지
CN101226586A (zh) 指纹辨识器的薄膜封装构造
US10186366B2 (en) Electrode structure and the corresponding electrical component using the same and the fabrication merhod thereof
WO1999041699A1 (en) Ic card and its frame
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
CN213026122U (zh) 一种封装结构
US8981549B2 (en) Multi chip package
CN110767615A (zh) 一种ssd存储芯片封装结构及制造方法
JP4327636B2 (ja) 半導体装置及びその組立方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
CN212848362U (zh) 一种芯片封装结构
CN102412241B (zh) 半导体芯片封装件及其制造方法
CN101226947A (zh) 指纹辨识器的薄膜封装构造
CN212182316U (zh) 一种无载体的半导体叠层封装结构
JPS63273340A (ja) 混成集積回路装置
CN215815865U (zh) 一种半导体模块及封装结构
JP2000031194A (ja) ボンディングワイヤおよび半導体装置
CN215499764U (zh) 一种fpc电连接结构
CN220400571U (zh) 一种散热型功率模块封装结构
CN217691133U (zh) 芯片封装单元

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant