CN211062472U - 器件和存储器 - Google Patents

器件和存储器 Download PDF

Info

Publication number
CN211062472U
CN211062472U CN201922328536.7U CN201922328536U CN211062472U CN 211062472 U CN211062472 U CN 211062472U CN 201922328536 U CN201922328536 U CN 201922328536U CN 211062472 U CN211062472 U CN 211062472U
Authority
CN
China
Prior art keywords
programmable memory
switch
memory
irreversibly programmable
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922328536.7U
Other languages
English (en)
Inventor
S·德努尔梅
P·康德利耶
J·达米安
F·马里内特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
STMicroelectronics France SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Rousset SAS filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of CN211062472U publication Critical patent/CN211062472U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Storage Device Security (AREA)

Abstract

本公开涉及器件和存储器。一种器件包括第一开关、第一不可逆地可编程的存储器点、以及与第一不可逆地可编程的存储器点并联耦合的第二不可逆地可编程的存储器点。第一开关和第一与第二不可逆地可编程的存储器点的并联组合被串联耦合在第一节点和第二节点之间。

Description

器件和存储器
技术领域
本公开大体上涉及电子器件，诸如存储器。
背景技术
存储器通常包括大致被布置成矩阵的存储器单元。在不可逆地可编程的存储器中，每个单元最初只能编程一次。在唯一的编程之后，该不可逆地可编程的单元不再是可编程的，并且作为只读存储器可访问，因此该存储器变为了死存储器。
通常采用具有物理上不可克隆功能的生成器对存储器的数据进行加密，目的是保护存储器以免未授权人员对数据进行访问。
期望能够改善针对目的为获得存储在存储器(特别是死存储器)中的数据的攻击的保护。
实用新型内容
本公开大体上涉及电子器件，特别地涉及用于集成电路的电子芯片。典型地，本公开涉及存储器，诸如不可逆地可编程的存储器，并且本公开涉及具有物理上不可克隆功能的生成器。
一个实施例解决了已知存储器(例如已知的不可逆地可编程的存储器)的一些或所有缺陷。
一个实施例解决了已知的具有物理上不可克隆功能的生成器的一些或所有缺陷。
在一个方面，提供了一种器件，其包括：第一开关；第一不可逆地可编程的存储器点；以及第二不可逆地可编程的存储器点，与所述第一不可逆地可编程的存储器点并联耦合，其中所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的并联组合被串联耦合在第一节点和第二节点之间。
根据一个实施例，所述第一节点和所述第二节点被配置为接收用于对所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点进行编程的电压。
根据一个实施例，所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的所述并联组合被连接在连接节点处，所述连接节点包括连接所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点的第一掺杂的半导体区域。
根据一个实施例，所述第一开关被连接到所述第一掺杂的半导体区域的中心部分。
根据一个实施例，所述连接节点还包括将所述第一开关连接到所述第一不可逆地可编程的存储器点的第二掺杂的半导体区域。
根据一个实施例，器件还包括：第三掺杂的半导体区域，被连接到所述第二不可逆地可编程的存储器点；以及第二开关，被连接到所述第三掺杂的半导体区域。
根据一个实施例，器件还包括被连接到所述第一掺杂的半导体区域的中心部分的附加开关。
根据一个实施例，所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点各自包括半导体区和位于所述半导体区上的栅极。
根据一个实施例，所述第一不可逆地可编程的存储器点的所述栅极和所述第二不可逆地可编程的存储器点的所述栅极由导电区域限定。
根据一个实施例，所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的所述并联组合被连接在连接节点处；其中所述连接节点包括连接所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点的第一掺杂的半导体区域；其中所述连接节点还包括将所述第一开关连接到所述第一不可逆地可编程的存储器点的第二掺杂的半导体区域；以及其中所述第一掺杂的半导体区域和所述第二掺杂的半导体区域分别位于具有所述导电区域的垂直对准的两侧。
在另一方面，提供了一种存储器，其包括：半导体本体；以及以行和列被布置的存储器单元的矩阵，被设置在所述半导体本体中，每一行包括多个器件，每个器件包括第一开关、第一不可逆地可编程的存储器点、以及与所述第一不可逆地可编程的存储器点并联耦合的第二不可逆地可编程的存储器点，其中所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的并联组合被串联耦合在第一节点和第二节点之间。
根据一个实施例，所述矩阵还包括多个组件，每个组件包括存储器单元和开关。
根据一个实施例，所述半导体本体的被所述器件之一占据的表面区域与所述半导体本体的被位于所述矩阵的相邻空间处的所述组件中的两个组件占据的表面区域基本上相同。
根据一个实施例，针对每个器件，所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的所述并联组合被连接在连接节点处，所述连接节点包括连接所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点的第一掺杂的半导体区域，并且所述连接节点包括将所述第一开关连接到所述第一不可逆地可编程的存储器点的第二掺杂的半导体区域，每个器件还包括被连接到所述第二不可逆地可编程的存储器点的第三掺杂的半导体区域、和被连接到所述第三掺杂的半导体区域的第二开关。
根据一个实施例，存储器还包括电路，所述电路被配置为选择所述器件之一，并且基于在选择的所述器件的所述第一开关和所述第二开关中流动的电流之间的比较，提供逻辑值。
根据一个实施例，在所述器件中的每个器件中，所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点中的仅一者处于被编程的状态。
根据一个实施例，每个器件的所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点包括半导体区和位于所述半导体区上的栅极。
根据一个实施例，每个存储器点的所述栅极由导电区域限定。
根据一个实施例，针对每个器件：所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的所述并联组合被连接在连接节点处；所述连接节点包括连接所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点的第一掺杂的半导体区域；所述连接节点还包括将所述第一开关连接到所述第一不可逆地可编程的存储器点的第二掺杂的半导体区域；以及所述第一掺杂的半导体区域和所述第二掺杂的半导体区域分别位于具有所述导电区域的垂直对准的两侧。
根据一个方面，一个实施例提供了包括至少三个存储器单元的器件。针对每个单元，存在第一掺杂的半导体区域和将该单元耦合至第一区域的开关。第一掺杂的半导体区将第一区域连接在一起。
根据一个实施例，第一区和第一区域位于相同的半导体层中，优选地，该半导体层覆盖绝缘层。
根据一个实施例，器件还包括将第一区域连接在一起的导电轨道。
根据一个实施例，每个开关包括具有栅极的晶体管，栅极是间断的，并且具有共线的伸长形状。
根据一个实施例，每个单元包括一个或多个不可逆地可编程的存储器点，每个存储器点包括第二半导体区和位于该第二区上的栅极。
根据一个实施例，器件包括导电区域，该导电区域限定存储器点的栅极。
根据一个实施例，导电区域和晶体管的栅极具有相同的伸长方向。
另一实施例提供包括如上面所限定的器件的存储器。
根据一个实施例，单元被布置成矩阵，每个器件限定矩阵的行。
根据一个实施例，两个相邻的行关于轴线对称地布置。
根据一个实施例，两个相邻的行的导电区域构成共用导电区域。
根据一个实施例，分别位于两个相邻的行中并且位于矩阵的相同列中的两个存储器点的第二区交替地接触布置在具有共用导电区域的垂直对准的两侧的第二半导体区域和第三半导体区域。
根据一个实施例，存储器包括将矩阵的列的晶体管的栅极连接在一起的导电轨道。
根据一个实施例，存储器包括选择电路，选择电路用于选择单元之一，并用于对所选单元进行编程。
根据另一方面，一个实施例提供一种器件，该器件包括第一和第二不可逆地可编程的存储器点的并联与第一开关的串联。
根据一个实施例，该器件包括用于暂时地施加用于对存储器点进行编程的电压的两个节点，两个节点通过串联耦合。
根据一个实施例，在所述并联与第一开关之间的连接节点包括连接存储器点的第一掺杂的半导体区域。
根据一个实施例，第一开关被连接至第一区域的中心部分。
根据一个实施例，连接节点还包括将第一开关连接至第一存储器点的第二掺杂的半导体区域。
根据一个实施例，该器件还包括连接至第二存储器点的第三掺杂的半导体区域、以及连接至该第三区域的第二开关。
根据一个实施例，该器件包括连接至第一区域的中心部分的附加开关。
根据一个实施例，每个存储器点包括半导体区和位于该半导体区上的栅极。
根据一个实施例，该器件包括限定存储器点的栅极的导电区域。
根据一个实施例，第一和第二区域分别位于具有导电区域的垂直对准的两侧。
另一个实施例提供电子芯片，该电子芯片包括一个或多个如上面所限定的器件。
根据一个实施例，该芯片还包括组件，每个组件包括存储器单元和开关，组件和器件被设置在相同的矩阵中，由器件之一所占据的空间与位于矩阵的相邻空间处的组件中的两个组件所占据的空间相同。
根据一个实施例，该芯片还包括电路，该电路被配置为选择器件中的一个器件，并且基于所选择的器件的第一和第二开关中流动的电流之间的比较，提供逻辑值。
根据一个实施例，在器件中的每个器件中，第一和第二存储器点中的仅一者处于被编程的状态。
另一个实施例提供一种用于对如上面所限定的器件进行编程的方法。
根据一个实施例，该方法包括在所述串联的端子处暂时地施加用于对存储器点进行编程的电压。
另一个实施例提供一种用于读取如上面所限定的器件中的编程值的方法。
根据一个实施例，该方法包括所述串联的测量的电阻值与阈值的比较。
根据另一个方面，一个实施例提供一种器件，该器件包括：不可逆地可编程的存储器点，每个存储器点包括第一半导体区和位于该第一区上的栅极；导电区域，其限定存储器点的栅极；以及分别位于具有该导电区域的垂直对准的两侧的第一半导体区域和第二半导体区域，第一区与第一区域和第二区域交替地接触。
根据一个实施例，针对第一区中的每个第一区，该器件包括仅与该第一区电接触的第二掺杂的半导体区。
根据一个实施例，隔离沟槽将第一区分离。
根据一个实施例，隔离沟槽在导电区域之下的宽度小于300nm。
根据一个实施例，器件包括第一开关和第二开关，第一开关和第二开关分别连接至第一区域和第二区域。
根据一个实施例，第一开关和第二开关分别包括第一和第二晶体管，第一和第二晶体管具有分别由第一区域和第二区域限定的漏极区域。
另一实施例提供电子芯片，其包括一个或多个如上面所限定的器件。
根据其中器件被布置成矩阵的一个实施例，矩阵的行的导电区域形成共用导电区域。
根据一个实施例，该芯片还包括：对于器件中的每个器件，连接至第一开关的第三掺杂的半导体区域；以及将矩阵的行的第三区域耦合在一起的附加的掺杂的半导体区。
根据一个实施例，该芯片包括导电轨道，每个导电轨道将矩阵列的开关的控制耦合在一起。
根据一个实施例，该芯片包括用于对存储器点进行编程的电路。
根据一个实施例，编程电路被配置为选择器件中的一个器件，并且选择所选器件的第一和第二区域之中的区域，并且在所选区域与所选器件的导电区域之间暂时地施加用于对存储器点进行编程的电压。
根据一个实施例，编程电路被配置成使得由芯片外部的源供应编程电压。
本公开的实施例提供了对数据的特别高的保护水平。
附图说明
在以下参考附图、通过说明而非限制的方式给出的对特定实施例的描述中，将详细描述上述以及其他的特征和优点，其中：
图1局部地并且示意性地示出以下描述的实施例所涉及的类型的存储器；
图2示出以下描述的实施例所涉及的类型的存储器的局部和示意性剖面图；
图3示出存储器的一个实施例的局部和示意性俯视图；
图4示出存储器的一个实施例的局部和示意性俯视图；
图5示出包括存储器单元的器件的一个实施例的局部和示意性俯视图；
图6示出图5所示的实施例的局部和示意性剖面图；
图7示出图5所示的实施例的进一步的局部和示意性剖面图；
图8示出存储器的一个实施例的局部和示意性俯视图；
图9示意性地示出包括存储器单元的器件的一个实施例；
图10示出图9所示的类型的器件的一个示例的局部和示意性剖面图；
图11示意性地示出用于读取存储器单元的内容的电路；
图12示出图9所示的类型的器件的一个示例的局部和示意性俯视图；
图13示出存储器单元的一个实施例的局部和示意性俯视图；以及
图14示出存储器的一个实施例的局部和示意性俯视图。
具体实施方式
在各个附图中，相同的附图标记指代相同的特征。特别地，在各个实施例之间，共有的结构和/或功能特征可以具有相同的附图标记，并且可以具有相同的结构、尺寸和材料特性。
为了清楚起见，仅示出和详细描述对于理解本文所述实施例有用的操作和元件。特别地，用于对存储器进行编程和/或读取的电路和用于控制开关的电路并未详细描述，所描述的实施例与用于对存储器进行编程和/或读取的传统电路、以及用于控制开关的传统电路相兼容。
除非另有说明，否则当涉及到连接在一起的两个元件时，这意味着直接连接，而没有除导体以外的任何中间元件；而当涉及到链接或耦合在一起的两个元件时，这意味着这两个元件可以被连接，或者通过一个或多个其他元件的方式被链接或耦合。
在下面的公开内容中，除非另有说明，否则当涉及绝对位置限定词，诸如术语“前”、“后”、“顶”、“底”、“左”、“右”等，或相对位置限定词，诸如术语“上方”、“下方”、“较高”、“较低”等，或定向的限定词，诸如“水平”、“垂直”等时，参考图中所示的定向。
除非另有说明，否则表述“大约”、“近似”、“基本上”和“约”表示在10％以内，优选在5％以内。
图1示意性地示出以下描述的实施例所涉及的类型的存储器。典型地，存储器被包含在用于集成电路的电子芯片中。
存储器包括组件100(仅示出组件中的一个组件)，每个组件包括存储器单元110和开关120，存储器单元110和开关120串联电耦合在节点HV和BL之间。优选地，每个组件100的开关120具有耦合至节点WL的控制端子。组件100通常被布置成矩阵。例如，节点HV为所有组件100共用。组件100被连接至用于对存储器进行编程和读取的电路130，例如，电路130为所有组件100共用。在操作期间，电路130选择组件中的一个组件，并对所选组件的单元110进行编程或读取该单元的内容。
为了编程和读取，电路130向节点HV施加电位，例如正电位，该电位参考诸如地的参考电位。电路130闭合开关120，即，使开关120可通行。电路130向节点BL施加比节点HV的电位低的电位，例如参考电位。结果是电路130将电压施加在节点HV和BL之间。
在对存储器单元110进行编程期间，电路130施加的电压为编程电压，即，当暂时地施加至单元110时，能够引起存储器单元物理特性永久性的(优选为不可逆的)的修改的电压。该物理特性优选为电阻。优选地，存储器单元包括在两个电极112、114之间的电介质。电极112耦合(优选连接)至节点HV，且电极114耦合(优选连接)至开关120。因此，编程电压是超过电介质的击穿电压的电压。例如，这种击穿对应于电介质中导电路径的创建。因此，编程电压的暂时施加引起了电极之间电阻的不可逆下降。从而存储器单元被不可逆地编程。
优选地，编程电压是施加在节点HV和BL之间以便读取单元内容的电压的不止3倍，例如，编程电压大于5V，例如大于10V。比如，通过在包括存储器和电路130的电子芯片外部的源，向电路130供应编程电压。因而，在对存储器进行唯一编程期间，该源可以被耦合至电路130，而在读取期间，该源可以与电路130断开连接。
为了读取存储器单元110的内容，电路130将节点HV和BL之间的电阻与阈值进行比较。存储的逻辑值为该比较的结果的函数。因此，电路130施加的电压小于击穿电压。
图2为所描述的实施例涉及的类型的存储器的一个示例的局部和示意性剖面图。更具体地，存储器包括上面参照图1描述的类型的组件100。组件100在图2中被示出。
存储器形成于(优选半导体性的)衬底202的前面(上面)中和前面(上面)上，例如，该衬底由硅制成。优选地，电绝缘层204覆盖衬底202的上面，例如，电绝缘层204由氧化硅制成。用半导体层206覆盖层204，例如，半导体层206由硅制成。因此，衬底202、层204和半导体层206限定SOI型结构(绝缘体上半导体)。用电绝缘体填充沟槽208，例如用氧化硅填充沟槽208，沟槽208在每个组件100中界定层206的部分。沟槽208使部分彼此隔离。例如，沟槽208从层206的前面、穿过层206和204延伸至位于衬底202中的层级。
存储器单元110包括栅极210和被栅极210覆盖的栅极绝缘体212，栅极绝缘体212位于层206部分的半导体区214上。优选地，存储器单元的栅极210、栅极绝缘体212和区214的布置方式分别与(例如MOS型的)场效应晶体管型结构的栅极、栅极绝缘体和用于形成沟道的区相同或相似。栅极210耦合、优选连接至节点HV。
开关120包括MOS型场效应晶体管120T，该晶体管120T包括栅极220和被栅极220覆盖的栅极绝缘体222，栅极绝缘体222位于层206部分的半导体区224上。该区224对应于晶体管的用于形成沟道的区。栅极220耦合、优选连接至节点WL。
优选地，区224和214沿着层206的整个厚度占据层206。区224和214界定层206部分中的区域230、232和234。区域230和232位于具有栅极210的垂直对准的两侧。区域232和234分别限定晶体管120T的漏极区域和源极区域。源极区域234耦合、优选连接至节点BL。晶体管120T优选为N沟道的，同时区域232和234为p型掺杂的。因而，区域230优选为p型掺杂的。
在操作期间，当晶体管120T可通行并且在节点HV和BL之间施加电压时，存储器单元110的区214(通过场效应而被使得导通)限定存储器单元的电极。栅极210限定其他电极。栅极绝缘体212在存储器单元中限定电介质，该电介质的击穿对应于对存储器单元的不可逆编程。
尽管此处描述的晶体管和存储器单元位于SOI型结构中或之上，但所述实施例与传统的场效应晶体管的结构兼容。另外，区域214可以被掺杂有与区域232相同的导电类型，因而，当不存在场效应时，区域214也限定连接至掺杂的半导体区域232的导电电极。
尽管参照图2描述了包括特定存储器单元和特定开关的组件，但以下描述的实施例与串联耦合(优选串联连接)的存储器单元和开关的传统类型兼容。
图3示出存储器的一个实施例的局部和示意性俯视图。更具体地，图3示出器件300，器件300包括多个存储器单元110，优选为至少三个存储器单元110。例如，单元110在存储器单元矩阵的行中。例如，器件300对应于矩阵的行。优选地，如上面参照图2所述的，每个单元110串联耦合(例如串联连接)至晶体管120T。因而，从上方查看时，每个晶体管包括在栅极220两侧的源极区域232和漏极区域234。源极区域232和漏极区域234优选为由沟槽208界定的相同半导体层206部分的部分。
在本实施例中，器件300的晶体管120T的源极区域234全部通过半导体区域302而彼此连接。区域302被掺杂有与源极区域234相同的导电类型，优选n型掺杂。优选地，区域302是层206的部分。区域302的掺杂水平优选大约为源极区域234的掺杂水平，例如，区域302和区域234的掺杂水平相同。因而，器件300的所有晶体管的区域302和234形成单个掺杂的半导体区域。
优选地，晶体管的源极234耦合至共用节点BL。节点BL优选地由半导体轨道(此处未示出)来限定。该导电路径平行于行方向。该导电轨道位于覆盖前面的绝缘层中。
例如，晶体管的栅极220耦合至单独的节点，优选地，每个节点由单独的半导体轨道WLa、WLb、WLc(此处未示出)来限定。例如，导电轨道WLa、WLb和WLc中的每个导电轨道平行于矩阵的列方向。这些导电轨道位于覆盖前面的绝缘层中。
攻击者可能试图读取存储器单元110的内容。为此，攻击者可以去除位于晶体管上方(在图中前部)的存储器的元件，诸如导电轨道，以获得对晶体管和存储器单元的直接访问。这些元件通常通过离子束蚀刻被去除。然后攻击者使用例如导电头，他将导电头连接至栅极和半导体区域。然而，即使已经去除了导电轨道，晶体管的源极区域234仍然通过区域302电连接。因此，对于攻击者而言，与没有区域302的存储器相比，在包括器件300的存储器中，区分相邻存储器点的不同内容是更加困难的。因此，包括器件300的存储器确保针对其包含的数据的、比没有区域302的存储器的情况更高的保护水平。
每个晶体管120T的栅极220优选具有伸长的形状，例如当从上方查看时为矩形。该形状的伸长是在晶体管的宽度方向上，即在与漏极-源极方向正交的方向上。器件300的晶体管120T的栅极220的伸长形状优选地是共线的，即，沿着平行于矩阵行的相同的轴线布置，并且在该轴线的方向上是伸长的。当从上方查看时，晶体管的栅极220的矩形形状的长边是共线的。因此，晶体管的宽度方向对应于矩阵的行方向。因此，从上方查看时，源极区域234全部位于晶体管的栅极220的同一侧。因此可以给予区域302特别简单的形状，例如矩形。
作为变型，晶体管的宽度方向可以是任何方向，例如矩阵的列方向，并且区域302可以具有使得可以将器件300的晶体管的所有源极区域连接在一起的任何形状。
作为变型，每个晶体管120T被串联耦合(优选串联连接)的两个晶体管所替代，并且每个轨道WLa、WLb、WLc被两个轨道所替代，这两个轨道各自耦合(优选连接)至两个晶体管之一。在操作期间，为了闭合以这种方式由串联连接的晶体管中的两个晶体管形成的开关120，将在地电位和节点HV的电位之间的电位施加到讨论的两个轨道。选择这些电位，以限制两个晶体管中的每个晶体管的栅极绝缘体所经受的电压。因此，与耐受在其栅极和其漏极/源极区域之间的编程电压的晶体管相比，可以以更简单的方式实现这两个晶体管。因此，晶体管的栅极优选在相同方向上具有伸长的形状。类似地，在另一变型中，每个开关120包括不止两个晶体管。然后，每个轨道WLa、WLb、WLc被与每个开关中所具有的晶体管一样多的轨道所替代。
图4示出包括如图3所示的器件300的存储器的一个实施例的局部和示意性俯视图。更具体地，每个器件300构成矩阵的行。尽管示出了三行，但矩阵还可以包括两行或不止三行。在这个实施例中，每个存储器单元包括如参照图2所述的场效应晶体管型的结构。因而，每个存储器点包括栅极210，栅极210覆盖与讨论的区域232接触的区214。
每行的存储器点的栅极210构成共用导电区域402。优选地，当从上方查看时，共用导电区域402具有带的形状。带优选地是直线的，并且以行的方向作为其主方向。导电区域402耦合至节点HV。在每一行中，晶体管的源极区域234耦合至导电轨道Bla、BLb、BLc，导电轨道BLa、BLb、BLc在行的所有区域234之间将他们连接。
当从上方查看时，导电区域402和晶体管的栅极220分别具有在相同方向上伸长的带和矩形的形状。在所示的示例中，该方向是行的方向。因此，通过晶体管栅极的传统制造方法，栅极402和220容易实现。
优选地，矩阵的相邻行关于正交于前面的轴线D对称地布置(轴线D正交于图的平面并以点示出)。例如，相邻的行关于与轴线D横切、并且平行于行方向的平面(未示出)对称地布置。因此，两个相邻行的晶体管110位于条404中，而两个相邻行的存储器单元406位于条406中。
图5、图6和图7示出包括存储器单元的器件500的一个实施例的局部和示意性视图，分别为从上方查看的、沿平面S6-S6剖切的、和沿平面S7-S7剖切的视图。更具体地，器件500包括两个存储器单元110_1和110_2。存储器单元110_1和110_2优选在存储器单元矩阵中相邻。存储器单元例如关于正交于前面的轴线D相对于彼此对称。
每个存储器单元包括掺杂的半导体区域，分别为232_1、232_2。区域232_1和232_2通过相应的开关120_1和120_2耦合(优选连接)至相应的节点BL1和BL2。
在图5中示意性地示出开关120_1和120_2。开关120_1和120_2的控制端子分别耦合至节点WL1和WL2。开关优选地具有与参照图1和图2的上述开关120相同的类型。特别地，如图6中示意性地示出的，开关120_1和120_2包括与图2所示的开关120的元件相同或相似的、以相同或相似的方式布置的元件。因此，每个开关120_1、120_2分别包括导电栅极220_1、220_2，其分别被布置于栅极绝缘体222_1、222_2上，栅极绝缘体222_1、222_2分别覆盖半导体区224_1、224_2。每个区224_1、224_2位于源极区域(分别为234_1、234_2)与相应区域(分别为232_1、232_2)之间。栅极220_1耦合、优选连接至节点WL1，并且区域234_1耦合至节点BL1。栅极220_2耦合、优选连接至节点WL2，并且区域234_2耦合至节点BL2。
在单元110_1中，区域232_1与一个或多个(在所示示例中为两个)半导体区214_1接触。每个区214_1位于导电栅极210_1之下，并且通过栅极绝缘体212_1与栅极210_1分离。每个栅极绝缘体212_1与讨论的栅极210_1和区214_1接触。由此获得的区214_1、栅极绝缘体212_1和栅极210_1的堆叠以如下方式配置：在栅极210_1和区域232_1之间的编程电压的暂时施加会触发栅极绝缘体的击穿，这种方式与针对图2所示的单元110所描述的方式相似。因此，堆叠对应于存储器点502_1。
在单元110_2中，区域232_2与一个或多个(在所示示例中为两个)半导体区214_2接触。区214_2的数量可以与区214_1的数量相等或不同。与区214_1一样，每个区214_2位于半导体栅极210_2之下，并且通过栅极绝缘体212_2与栅极分离。栅极绝缘体212_2与栅极210_2和区214_2接触。以与单元110_1相同的方式配置区214_2、绝缘体212_2和栅极210_2的堆叠，从而该堆叠对应于存储器点502_2。
栅极210_1和210_2对准，并且是同一导电区域510的交替部分。区214_1和214_2对准，并且在区域510之下交替。导电区域510优选在栅极210_1和210_2的对准方向上、因而区214_1和214_2的对准方向上，具有条形式的伸长形状。因此，区域510依次沿着区214_1之一、然后区214_2之一(优选重复地)通过。优选地，当从上方查看时，栅极210_1和210_2以及区214_1和214_2中的每一者基本上占据了条的宽度。当从上方查看时，导电区域510覆盖在掺杂的半导体区域232_1和232_2之间的空间。
优选地，每个区214_1与半导体区230_1接触，半导体区230_1位于区214_1的与区域232_1相对的侧。优选地，每个区214_2与半导体区230_2接触，半导体区230_2位于区214_2的与区域232_2相对的侧。优选地，区域232_1、232_2和区230_1、230_2具有相同的导电类型，例如n型，并且具有相同的掺杂水平。
区域232_1以及区214_1和可能的230_1的整体与区域232_2、区214_2以及可能的230_2的整体隔离。这种隔离特别是通过隔离沟槽514实现的。沟槽514包括位于区域510之下的至少一个部分。
优选地，区域232_1、232_2、以及区214_1、214_2、230_1和230_2是同一半导体层206的部分，半导体层206在图6中可见，例如具有SOI型结构。优选地，晶体管的源极区域234_1、234_2也是层206的部分。隔离沟槽208围绕层部分206，器件500位于该层部分206之中和之上。优选地，沟槽514具有与沟槽208相同的深度。栅极绝缘体212_1和212_2具有相同的击穿电压。为此，优选地，栅极绝缘体212_1和212_2是同一绝缘层512(图7)的部分。
为了对单元110_1进行编程，通过将开关的控制电位施加到节点WL1，来使开关120_1闭合。施加超过绝缘体击穿电压的编程电压。区214_1导电，或者由于施加在栅极210_1和区域232_1之间的电压所引起的场效应而变得导电。这触发了绝缘体212_1中的至少一个绝缘体212_1的击穿。对单元110_2的编程与对单元120_1的编程类似。
为了读取单元110_1的内容，闭合开关120_1，并且将开关120_1和单元110_1的串联的电阻值与阈值进行比较。单元110_2内容的读取与单元110_1内容的读取类似。
攻击者可能试图读取器件500的存储器单元110_1和110_2的内容。为此，攻击者可以借助于例如离子束，来去除位于限定存储器点栅极502_1、502_2的区域510上方(在图中前部)的存储器的元件。然而，即使攻击者设法将导电点连接至导电区域510，他也不能将不同的电位施加到单元110_1的栅极210_1和单元110_2的栅极210_2。因此，攻击者难以区分单元110_1和110_2的不同内容。因此，与不包括其栅极由共用的导电区域限定的存储器点的存储器单元相比，器件500的存储器单元具有更高的对其内容的保护水平。
此外，沟槽514优选在区域510的伸长方向(区域510的条形状的纵向方向)上具有适度的宽度，即小于约500nm，例如小于500nm，甚至更优选地小于约300nm，例如小于300nm。优选地，宽度小于由攻击者潜在地使用的离子束的直径。即使攻击者为了将栅极210_1、210_2彼此分开而尝试使用离子束去除位于沟槽514上的区域510的部分，他也不会成功地将栅极210_1、210_2分开，而没有还去除部分的栅极210_1、210_2、并且使得存储器点502_1、502_2的内容不可读的风险。这实现了对包含在单元中的数据的特别高水平的保护。
优选地，在存储器单元110_1包括多个存储器点的情况下，以这样的方式施加编程电压：当栅极绝缘体212_1之一击穿时，这触发施加到其他栅极绝缘体212_1的电压减小，该电压减小足以避免其他栅极绝缘体的击穿。例如，提供与开关120_1和存储器单元110_1串联的电阻器，其能够在击穿时引起该电压减小。因此，只对单元的存储器点中的一个存储器点进行编程。作为变型，可以使用其他任何仅击穿栅极绝缘体212_1之一的方法。优选地，在存储器单元110_2包括多个存储器点的情况下，通过确保仅击穿栅极绝缘体212_2之一，以与单元110_1相同的方式，对存储器单元进行编程。
由于在每个单元110_1、110_2中，单元的存储器点并联在节点HV与区域232_1、232_2之间，因此仅对栅极绝缘体之一进行编程足以降低存储器单元的电阻。因此，可以通过将该电阻与阈值进行比较的方式来读取被编程在存储器单元中的值。
如果攻击者成功确定存储器点502_1、502_2之一未被编程，他不能推断讨论的存储器单元110_1或110_2未被编程。攻击者必须成功读取单元的所有存储器点的内容，以从该所有存储器点的内容推断存储在单元中的内容。因此，每个存储器单元的存储器点的数量越大，攻击者的工作的时间越长并且难度越大，并且对数据的保护水平越高。
图8示出存储器800的一个实施例的局部和示意性俯视图。更具体地，存储器800包括图5、图6和图7所示的类型的器件500以及图3所示的类型的器件300。例如，示出了三个器件500。
器件500位于存储器单元矩阵的两个相邻行中。开关120_1与图3所示类型的器件300的开关相同或相似，并且以相同或相似的方式布置。特别地，开关120_1包括晶体管120T_1，晶体管120T_1的源极区域234_1通过区域302而彼此连接。开关120_2与图3所示类型的器件300的开关相同或相似，并且以相同或相似的方式布置。同样，开关120_2包括晶体管120T_2，晶体管120T_2的源极区域234_2通过区域302而彼此连接。
优选地，所示的两个相邻行关于正交于前面的轴线D相对于彼此是对称的。优选地，在所示行的两侧上，存储器包括与所示行相似的其他行。因此，优选地每个器件300被包括在如参照图4所限定的条404中。
优选地，器件500中的每个器件500的两个单元位于矩阵的同一列中。在每个器件500中，栅极220_1和220_2彼此耦合，优选地通过如参照图4所限定的线WLa、WLb、WLc来耦合。
由于存储器800同时包括器件300和器件500，因此它提供了特别高的保护水平，以免未授权人员读取内容。
优选地，限定存储器点的栅极210_1和210_2的导电区域510构成共用的导电区域810。区域810优选地在沟槽方向上具有伸长的形状，例如，从上方查看时，具有在行方向上延伸的条形状。
因此，区域810将两个相邻行的存储器点的所有栅极彼此电连接。对于试图获得存储器内容的攻击者而言，这代表着附加困难。因此，可以通过提供共用区域810的方式来提高保护水平，以免未授权人员读取存储器的内容。
尽管已经描述了开关120_1和120_2的特定示例，但是这些开关可以是任何电路的开关、或被任何电路替换，该任何电路被配置用于选择矩阵的存储器单元之一、以及对所选单元进行编程和/或读取所选单元中的数据。例如，可以实现包括与存储器800的元件相同的、以相同的方式布置的元件的存储器，不同之处在于未提供区域302。例如，因此，矩阵的同一列的区域234_1和234_2通过轨道而彼此连接，并且矩阵的同一行的栅极220_1或220_2通过轨道彼此连接，或者优选地，构成共用的导电区域。
图9示意性地示出包括存储器单元110A的器件900的一个实施例。
存储器单元110A包括两个不可逆地可编程的存储器点902和904，存储器点902和904电并联在节点906和节点HV之间。该并联和开关120串联耦合、优选串联连接在节点HV和BL之间，节点HV和BL用于施加编程电压。
优选地，每个存储器点902、904的电阻在编程之后比编程之前低。优选地，每个存储器点包括电介质，通过电介质的击穿来实现存储器点的编程。电介质优选具有相同的击穿电压。
为了对单元110A进行编程，优选地以如下方式施加编程电压：存储器点之一在其编程的时刻的电阻减小触发另一存储器点的端子处的电压减小，该电压减小足以防止对另一存储器点的编程。这可以例如通过限定节点906的导电元件的电阻、和/或处于可通行状态的开关120的电阻、和/或例如器件900外部的电阻器元件的电阻来实现。因此，在存储器单元中对存储器点904和906中的仅一者进行编程。由于在两个存储器点处并行施加编程电压，所以在单元中唯一被编程的存储器点是存储器点902、904中随机的一个或另一个。可以以其他任何方式施加编程电压，借助于该方式可以限制同时编程两个存储器点的可能性。
可以提供的是，实现多个电子芯片，每个电子芯片包括一个或多个器件900、以及优选地存储器。各个芯片的器件900例如是相同的。然后对芯片的器件900进行编程。编程之后，在不同芯片中，编程的存储器点902或904是不同的。
还可以在每个芯片中提供读取电路，该读取电路被配置为针对每个器件900，供应值，如果存储器点中的一个存储器点被编程，该值具有第一逻辑电平，以及如果另一个存储器点被编程，该值具有第二逻辑电平。下面参考图11描述使用器件900供应这种值的电路的特定示例。由读取电路供应的值中的每个值例如构成每个芯片的唯一代码的比特，该代码对应于物理上不可克隆的功能。优选地，每个芯片使用该代码来加密存储在其存储器中的数据。
因此，借助于在各个器件900上以相同方式执行的该编程，可以在每个器件中对存储器点902、904中的一个或另一个进行随机编程。因此，物理上不可克隆的功能的比特可被限定在芯片中，而无需向芯片提供信息，该信息诸如为随机逻辑电平，源自芯片外部的器件，并且许可对这些比特的限定。希望解密存储在芯片存储器中的数据的未授权人员将不能够使用外部器件、或外部器件与芯片之间的通信链路，来获得芯片的唯一代码。结果，使用器件900生成物理上不可克隆的功能的芯片具有特别高的保护水平，以免未授权人员读取数据。
图10示出图9所示的器件900的类型的器件的一个示例的局部和示意性剖面图。
连接节点906包括连接存储器点902和904的掺杂的半导体区域910。区域910例如是n型掺杂的。优选地，每个存储器点902、904包括在相应的栅极绝缘体923、925上的相应栅极922、924，栅极绝缘体923、925覆盖半导体区913、915。区913和915优选与区域910接触。
存储器点902和904的操作类似于参考图5所描述的存储器点502_1和502_2的操作，特别是通过在节点HV和906之间施加编程电压、区913和915导电、或通过场效应使区913和915导电而引起的栅极绝缘体的击穿，来实现存储器点的编程。优选地，区域910以及区913和915是如参考图2所限定的同一半导体层206的部分。
器件还包括掺杂的半导体区域912。区域912电连接至区913。区域912优选与区域910分离，因而区域910和912通过区913被分离。优选地，区域912仅与区域913电接触。例如，区域912位于区域913的与区域910相对的侧。因此，区域910和912位于具有栅极922的垂直对准的两侧。区域912优选是层206的一部分。例如，区域910和912具有相同的掺杂类型和相同的掺杂水平。
优选地，器件包括电连接至区915的掺杂半导体区域914。区域914优选与区域910分离，因此区域910和914通过区915被分离。优选地，区域912仅与区域913电接触。例如，区域914位于区域915的与区域910相对的侧。因此，区域910和914位于具有栅极924的垂直对准的两侧。区域912优选是层206的一部分。例如，区域910、912和914具有相同的掺杂类型和相同的掺杂水平。
器件包括连接在区域912和节点BL1之间的开关120_1。更具体地，在层206中，仅区域912或区域912的一部分在存储器点902与节点BL1之间与开关120_1和区913电串联。
优选地，器件包括连接在区域914和节点BL2之间的开关120_2。更具体地，在层206中，仅区域914或区域914的一部分在存储器点904与节点BL2之间与开关120_2和区915电串联。
优选地，器件包括开关120_3，该开关120_3连接在区域910(例如，区域906的中心部分)与节点BL3之间。更具体地，在层206中，仅区域910的一部分在存储器点902与节点BL3之间与区913和开关120_3电串联。同样地，在层206中，仅区域910的一部分在存储器点904与节点BL3之间与区915和开关120_3电串联。优选地，开关120_3对称地位于掺杂区913和915之间，也就是说，区域910的电串联在开关和存储器点之间的部分是对称的。
为了对存储器点中的一个或另一个进行编程，优选在节点HV和BL3之间施加编程电压，并且使开关120_3可通行。作为变型，可以在节点HV和BL1之间施加编程电压，并且使开关120_1可通行。在该变型中，可以省略开关120_3。
为了获得存储在器件900中的值，例如物理上不可克隆的功能的比特值，将开关120_1闭合。将节点HV和BL1之间的电阻与阈值进行比较。如果编程的存储器点是存储器点904，则节点HV和BL1之间的电阻高于编程的存储器点是存储器点902时的电阻。存储器点904或902被编程时电阻的差异，特别是起源于区域910和913的电阻。特别地，选择区域910中的掺杂的形式和水平，以获得电阻差异，由此可以辨别出存储器点902和904中的哪个被编程。此外，尽管在该示例中区域910仅具有一个掺杂水平，但是区域910的部分可以被提供具有不同的掺杂水平。
作为变型，在提供开关120_3的情况下，可以省略开关120_1。对存储器点902和904中的至少一个进行编程，并且所存储的值可以通过与开关120_3和存储器单元110A的串联的阈值进行比较来读取。
图11示意性地示出了用于读取图10中所示的器件900的存储器单元110A的内容的电路1100。更具体地，在开关120_2被提供在器件900中的示例中，读取电路1100提供物理上不可克隆的功能比特的值。电路1100被耦合、优选连接至节点BL1和BL2。
电路1100包括：开关1111，其将节点BL1耦合至节点1121；以及电阻器元件1131，其将节点1121耦合、优选连接至用于施加参考电位的节点，例如地GND。电路1100还包括：开关1112，其将节点BL2耦合至节点1122；以及电阻器元件1132，其将节点1122耦合、优选地连接至地。电路1100还包括电流源1140，电流源1140通过相应的开关1151和1152耦合至节点1121和1122。节点1121和1122分别耦合至比较器1160的非反相(+)输入和反相(-)输入。比较器的输出耦合至逻辑门或互斥1170的输入，逻辑门或互斥1170的第二输入接收信号INV。
在操作期间，在节点HV与地之间施加电压，该电压低于存储器点902和904的栅极绝缘体的击穿电压。
在电路1100的第一工作实施例中，开关1151和1111可通行，并且开关1152和1112断开。信号INV处于低逻辑电平。因此，当从节点BL1流动的电流I1大于与源1140汲取的电流对应的阈值时，在逻辑门1170的输出处获得高信号OUT。如果电流I1低于阈值，则信号OUT为低的。因此，当编程的存储器点是存储器点902时，输出OUT具有高逻辑电平，而当编程的存储器点是存储器点904时，输出OUT具有低逻辑电平。
在电路1100的第二工作实施例中，开关1152和1112可通行，并且开关1151和1111断开。信号INV处于高逻辑电平。当从节点BL2流动的电流I2超过阈值时，信号OUT为高的。如果电流I2低于阈值，则信号OUT为低的。因此，当编程的存储器点是存储器点904时，输出OUT具有高逻辑电平，而当编程的存储器点是存储器点902时，输出OUT具有低逻辑电平。
因此，在第一和第二工作实施例中，电路供应物理上不可克隆的功能的比特值。
在第三工作实施例中，开关1151和1152断开，并且开关1111和1112可通行。信号INV处于低逻辑电平。当从节点BL1流动的电流I1的值超过从节点BL2流动的电流I2的值时，所获得的信号OUT处于高逻辑电平。当电流I1的值低于电流I2的值时，所获得的信号OUT处于低逻辑电平。因此，当编程的存储器点是存储器点902时，输出OUT具有高逻辑电平，而当编程的存储器点是存储器点904时，输出OUT具有低逻辑电平。
在第三工作实施例中，电路1100提供与第一和第二工作实施例相同的物理上不可克隆的功能值。第三工作实施例还呈现将存储器点902和904中的电流彼此比较的优点。因此，可以避免由于编程的存储器点902或904的电阻的变化、或与该电阻进行比较的阈值的变化而导致的读取值的改变。例如在温度改变时，存在发生这种变化的风险。这样就避免了由于例如温度改变而导致的、借助于不可克隆功能加密的数据变得不可辨认的风险。
根据第三工作实施例的进一步的优点，如果编程的存储器点是存储器点902，以及如果编程的存储器点是存储器点904，则在存储器点902和904中流动的电流I1和I2的总和基本相同。因而，可以防止攻击者能够基于对电源所供应的电流的测量来推断物理上不可克隆的功能值。
根据电路1100的优点，每个节点BL1和BL2可以通过开关120(图1)耦合、优选连接至存储器单元110(图1)。因此，借助于电路1100，当器件的开关120_1和120_2断开、并且连接至要被读取的存储器单元的开关120闭合时，在相应的第一和第二工作实施例中，可以读取耦合至节点BL1和BL2的存储器单元110的内容。因此，相同的电路1100可以用于读取存储器单元110的内容，和/或提供物理上不可克隆的功能比特。
参照图11，描述了特定的读取电路1100。为了使用器件900提供物理上不可克隆的功能比特，电路1100可以由任何电路来代替，利用该任何电路可以：
将与开关120_1串联和与存储器点902并联的电阻R1与阈值进行比较；和/或
将与开关120_2串联和与存储器点902并联的电阻R2与阈值进行比较；和/或
例如通过在端子HV和BL1之间、以及在端子HV和BL2之间施加电压，以及通过比较在开关120_1和120_2中流动的电流I1和I2的值，将电阻R1和R2彼此比较。
图12示出与图9所示器件900相同类型的器件1200的一个示例的局部和示意性俯视图。器件1200包括与图10所示示例的元件相同的、以相同或相似的方式布置的元件，不同之处在于，图10所示示例的节点WL1和WL2被共用节点WLa代替。
开关120_1包括晶体管T1，晶体管T1包括源极区域234_1，源极区域234_1与掺杂的半导体区214_1接触，并且位于导电栅极210_1之下。区域912限定晶体管T1的源极区域。开关120_2包括晶体管T2，该晶体管T2包括源极区域234_2，源极区域234_2与掺杂的半导体区214_2接触，并且位于导电栅极210_2之下。区域914限定晶体管T1的漏极区域。开关120_3包括晶体管T3，该晶体管T3包括源极区域234_3，源极区域234_3与掺杂的半导体区214_3接触，并且位于导电栅极210_3之下。区域910限定晶体管T3的漏极区域。晶体管T1、T2和T3的源极区域被耦合、优选连接至相应的节点BL1、BL2、BL3。
晶体管的栅极210_1和210_2构成共用导电区域1202。区域1202具有例如伸长的形状，优选地，当从上方查看时，具有直线条的形状。该带在晶体管T1和T2的宽度方向上延伸。
存储器点902和904的栅极922和924构成共用导电区域1204。区域1204具有例如伸长的形状，优选地，当从上方查看时，具有条的形状，该条平行于晶体管T1和T2的宽度方向。
晶体管T3的栅极210_3在晶体管T3的宽度方向上延伸，晶体管T3的宽度方向平行于晶体管T1和T2的宽度方向。晶体管T1和T2优选具有相同的宽度，该宽度小于晶体管T3的宽度的一半。优选地，器件1200关于横切晶体管T3的、并且在晶体管T1和T2之间通过的平面S12-S12对称。
用于生成物理上不可克隆的功能的电路可以包括多个器件1200。
例如，器件1200以矩阵的形式布置，并且晶体管的宽度方向对应于矩阵的行方向。
因此，行的各个器件1200可以共用节点WLa。在行的各个器件1200中，节点BL1是分离的，并且在行的各个器件1200中，节点BL2是分离的。矩阵列的器件1200共用节点BL1、BL2和BL3。因此，可以提供共用电路1100，以便使用列的器件1200生成物理上不可克隆的功能比特。
作为变型，以与矩阵行中相同的方式，将器件1200在晶体管的宽度方向上布置成线。
图13示出存储器1300的一个实施例的局部和示意性俯视图。更具体地，存储器包括物理上不可克隆的功能生成器。
存储器包括组件100，如参照图1所描述的，每个组件包括与开关串联的存储器单元110。组件100被布置成矩阵，其不同之处在于：针对矩阵的成对的相邻单元110，成对的相邻单元110已由图9所示器件的存储器单元110A所代替。例如，示出了两行三列的组件110，中心列的单元对被替换为存储器单元110A。优选地，行和列的数量多于该示例中的数量。
在该示例中，两行的存储器单元110相邻。为此，将开关120布置在每一行中与另一行相对的侧上。在包括不止两行的矩阵中，与该示例的行具有相同布置的成对的行可以重复。因此，相邻行的存储器单元优选关于诸如轴线D(图4)的轴线对称。在每一行中，开关120将存储器单元连接至节点BLa、BLb。不同行的节点BLa、BLb是分离的。在每一列中，开关120的控制端子被连接至节点WLa、WLc。不同行的节点WLa、WLc是分离的。
在所示的示例中，矩阵包括单个单元110A，然而，矩阵优选包括多个单元110A。单元110A占据与两个相邻单元的空间相同的空间。换句话说，存储器包括以矩阵的形式布置的空间；两个相邻单元110占据这些空间中的两个空间，而单元110A则占据这些空间中的另外两个空间。单元110A的空间优选在同一列中。
单元110A包括与参照图10所描述的那些相同或相似的、以相同或相似的方式布置的存储器点902和904以及半导体区域910、912和914。优选地，共用导电区域1204限定存储器点902和904的栅极。区域1204具有例如伸长的形状，当从上方查看时，优选呈带的形式，该带沿行的方向延伸。
区域910通过开关120_3连接至节点BLa。开关120_3的控制端子被耦合、优选连接至节点WLb。区域912通过开关120_1连接至节点BLa。开关120_1的控制端子被耦合、优选连接至节点WLb。优选地，开关120_1与同一行的开关120相同，换句话说，开关120_1和120形成规则地布置在所讨论的行中的一连串相同的开关。同样，开关120_3优选与同一行的开关120相同。
在存储器1300中，以与耦合至开关120_3而非单元110A的存储器单元110的编程相同的方式，来实施在单元110A中对存储器点902和904中的仅一者的编程。可以以与读取单元110的内容相同的方式，从单元110A获得物理上不可克隆的功能比特，该单元110被耦合至开关120_1而非单元110A。因而，对单元110A和110的编程可以简单地实现。此外，可以以简单的方式，优选地通过相同的电路，来实施从单元110A的内容生成物理上不可克隆的功能以及对单元110的内容的读取。攻击者可能会通过监测读取电路的活动来尝试获得物理上不可克隆功能的唯一代码，但其不能区分物理上不可克隆的功能比特和存储器中读取的数据。因此，存储器1300具有特别高的保护水平，以免未授权人员读取其包含的数据。
优选地，单元110A分散在矩阵的各种位置。这增加了攻击者区分物理上不可克隆的功能比特和存储的数据的难度，从而提高了保护水平。
优选地，用于读取存储器单元的内容并用于生成物理上不可克隆的功能的电路包括纠错的功能。根据一个优点，利用存储器1300可以将纠错代码应用于物理上不可克隆的功能，而无需附加的纠错电路。存储器1300与已知的纠错代码兼容。
开关120、120_1和120_3以及节点BLa、BLb、WLa、WLb、WLc可以是能够选择矩阵的空间中的一个空间、并对位于所选空间的存储器单元进行编程和/或读取的任何电路。优选地，同一行的开关120、120_1和/或120_3包括晶体管120T，如参照图3所述的，晶体管120T的源极通过半导体区域302耦合在一起。在一种变型中，同一行的节点BLa是分离的，同一列的节点BLa和BLb彼此连接，同一列的节点WLa、WLb、WLc是分离的，而同一行的节点WLa、WLb和WLc彼此连接。
尽管所示示例的单元110A占据位于同一列中的矩阵的相邻空间，但在变型中，单元110A占据位于同一行中的相邻空间。
图14示出存储器1400的一个实施例的局部和示意性俯视图。更具体地，存储器1400与图13所示的存储器1300的类型相同。存储器1400包括与图8的存储器800的元件相同的、以相同的方式布置的元件，不同之处在于：至少一个器件500的两个存储器单元110_1和110_2被图9所示的器件900的存储器单元110A所代替。
优选地，存储器单元110A包括与参照图13所述的存储器单元110的元件相同的元件，或者以相同或相似的方式布置的相同或相似的元件。区域910和区域912限定晶体管120T的漏极区域。导电区域510和导电区域1204构成共用区域1402，导电区域510限定器件500的存储器点的栅极，导电区域1204限定器件900的存储器点的栅极。
由于存储器1400与存储器1300的类型相同，并且包括器件500，所以存储器1400对其包含的数据具有特别高的保护水平。
已经描述了各种实施例及变型。本领域技术人员将理解，可以组合这些实施例的某些特征，并且本领域技术人员将容易想到其他变型。
最后，基于上文提供的功能描述，本文描述的实施例和变型的实际实施落在本领域技术人员的能力之内。

Claims (19)

1.一种器件，其特征在于，包括：
第一开关；
第一不可逆地可编程的存储器点；以及
第二不可逆地可编程的存储器点，与所述第一不可逆地可编程的存储器点并联耦合，其中所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的并联组合被串联耦合在第一节点和第二节点之间。
2.根据权利要求1所述的器件，其特征在于，所述第一节点和所述第二节点被配置为接收用于对所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点进行编程的电压。
3.根据权利要求1所述的器件，其特征在于，所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的所述并联组合被连接在连接节点处，所述连接节点包括连接所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点的第一掺杂的半导体区域。
4.根据权利要求3所述的器件，其特征在于，所述第一开关被连接到所述第一掺杂的半导体区域的中心部分。
5.根据权利要求3所述的器件，其特征在于，所述连接节点还包括将所述第一开关连接到所述第一不可逆地可编程的存储器点的第二掺杂的半导体区域。
6.根据权利要求5所述的器件，其特征在于，还包括：
第三掺杂的半导体区域，被连接到所述第二不可逆地可编程的存储器点；以及
第二开关，被连接到所述第三掺杂的半导体区域。
7.根据权利要求5所述的器件，其特征在于，还包括被连接到所述第一掺杂的半导体区域的中心部分的附加开关。
8.根据权利要求1所述的器件，其特征在于，所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点各自包括半导体区和位于所述半导体区上的栅极。
9.根据权利要求8所述的器件，其特征在于，所述第一不可逆地可编程的存储器点的所述栅极和所述第二不可逆地可编程的存储器点的所述栅极由导电区域限定。
10.根据权利要求9所述的器件，其特征在于，所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的所述并联组合被连接在连接节点处；
其中所述连接节点包括连接所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点的第一掺杂的半导体区域；
其中所述连接节点还包括将所述第一开关连接到所述第一不可逆地可编程的存储器点的第二掺杂的半导体区域；以及
其中所述第一掺杂的半导体区域和所述第二掺杂的半导体区域分别位于具有所述导电区域的垂直对准的两侧。
11.一种存储器，其特征在于，包括：
半导体本体；以及
以行和列被布置的存储器单元的矩阵，被设置在所述半导体本体中，每一行包括多个器件，每个器件包括第一开关、第一不可逆地可编程的存储器点、以及与所述第一不可逆地可编程的存储器点并联耦合的第二不可逆地可编程的存储器点，其中所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的并联组合被串联耦合在第一节点和第二节点之间。
12.根据权利要求11所述的存储器，其特征在于，所述矩阵还包括多个组件，每个组件包括存储器单元和开关。
13.根据权利要求12所述的存储器，其特征在于，所述半导体本体的被所述器件之一占据的表面区域与所述半导体本体的被位于所述矩阵的相邻空间处的所述组件中的两个组件占据的表面区域基本上相同。
14.根据权利要求13所述的存储器，其特征在于，针对每个器件，所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的所述并联组合被连接在连接节点处，所述连接节点包括连接所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点的第一掺杂的半导体区域，并且所述连接节点包括将所述第一开关连接到所述第一不可逆地可编程的存储器点的第二掺杂的半导体区域，每个器件还包括被连接到所述第二不可逆地可编程的存储器点的第三掺杂的半导体区域、和被连接到所述第三掺杂的半导体区域的第二开关。
15.根据权利要求14所述的存储器，其特征在于，还包括电路，所述电路被配置为选择所述器件之一，并且基于在选择的所述器件的所述第一开关和所述第二开关中流动的电流之间的比较，提供逻辑值。
16.根据权利要求11所述的存储器，其特征在于，在所述器件中的每个器件中，所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点中的仅一者处于被编程的状态。
17.根据权利要求11所述的存储器，其特征在于，每个器件的所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点包括半导体区和位于所述半导体区上的栅极。
18.根据权利要求17所述的存储器，其特征在于，每个存储器点的所述栅极由导电区域限定。
19.根据权利要求18所述的存储器，其特征在于，针对每个器件：
所述第一开关和所述第一不可逆地可编程的存储器点与所述第二不可逆地可编程的存储器点的所述并联组合被连接在连接节点处；
所述连接节点包括连接所述第一不可逆地可编程的存储器点和所述第二不可逆地可编程的存储器点的第一掺杂的半导体区域；
所述连接节点还包括将所述第一开关连接到所述第一不可逆地可编程的存储器点的第二掺杂的半导体区域；以及
所述第一掺杂的半导体区域和所述第二掺杂的半导体区域分别位于具有所述导电区域的垂直对准的两侧。
CN201922328536.7U 2018-12-21 2019-12-23 器件和存储器 Active CN211062472U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1873833A FR3091019B1 (fr) 2018-12-21 2018-12-21 Mémoire de puce électronique
FR1873833 2018-12-21

Publications (1)

Publication Number Publication Date
CN211062472U true CN211062472U (zh) 2020-07-21

Family

ID=66867294

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911337268.3A Pending CN111354410A (zh) 2018-12-21 2019-12-23 电子芯片存储器
CN201922328536.7U Active CN211062472U (zh) 2018-12-21 2019-12-23 器件和存储器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201911337268.3A Pending CN111354410A (zh) 2018-12-21 2019-12-23 电子芯片存储器

Country Status (3)

Country Link
US (2) US11250930B2 (zh)
CN (2) CN111354410A (zh)
FR (1) FR3091019B1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11528126B2 (en) 2021-02-16 2022-12-13 Google Llc Interface for revision-limited memory
JP2024524780A (ja) * 2022-05-25 2024-07-09 チャンシン メモリー テクノロジーズ インコーポレイテッド アンチヒューズ構造、アンチヒューズアレイ及びメモリ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301159A (en) * 1993-02-05 1994-04-05 Micron Technology, Inc. Anti-fuse circuit and method wherein the read operation and programming operation are reversed
US5691664A (en) * 1996-01-16 1997-11-25 Motorola, Inc. Programmable analog array and method for establishing a feedback loop therein
KR100356774B1 (ko) * 2000-11-22 2002-10-18 삼성전자 주식회사 반도체 메모리 장치의 결함 어드레스 저장 회로
DE10110469A1 (de) * 2001-03-05 2002-09-26 Infineon Technologies Ag Integrierter Speicher und Verfahren zum Testen und Reparieren desselben
US6798693B2 (en) * 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6775171B2 (en) * 2002-11-27 2004-08-10 Novocell Semiconductor, Inc. Method of utilizing voltage gradients to guide dielectric breakdowns for non-volatile memory elements and related embedded memories
US6897543B1 (en) 2003-08-22 2005-05-24 Altera Corporation Electrically-programmable integrated circuit antifuses
US8767433B2 (en) * 2004-05-06 2014-07-01 Sidense Corp. Methods for testing unprogrammed OTP memory
TW200907963A (en) * 2007-08-02 2009-02-16 Ind Tech Res Inst Magnetic random access memory and operation method
US8050076B2 (en) 2009-08-07 2011-11-01 Broadcom Corporation One-time programmable memory cell with shiftable threshold voltage transistor
US8283731B2 (en) 2010-06-02 2012-10-09 Kilopass Technologies, Inc. One-time programmable memory
JP5686698B2 (ja) * 2011-08-05 2015-03-18 ルネサスエレクトロニクス株式会社 半導体装置
KR20130135626A (ko) 2012-06-01 2013-12-11 삼성전자주식회사 프로그램가능한 안티퓨즈 셀 어레이를 포함하는 메모리 장치
US9761595B2 (en) 2013-02-21 2017-09-12 Infineon Technologies Ag One-time programming device and a semiconductor device
JP2015026998A (ja) * 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
US9502133B2 (en) 2013-10-11 2016-11-22 Sharp Kabushiki Kaisha Semiconductor device
KR20160001152A (ko) 2014-06-26 2016-01-06 삼성전자주식회사 비휘발성 메모리 소자
US9876123B2 (en) 2014-07-16 2018-01-23 Qualcomm Incorporated Non-volatile one-time programmable memory device
KR102274259B1 (ko) 2014-11-26 2021-07-07 삼성전자주식회사 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치
US10290352B2 (en) 2015-02-27 2019-05-14 Qualcomm Incorporated System, apparatus, and method of programming a one-time programmable memory circuit having dual programming regions
US9659944B2 (en) 2015-06-30 2017-05-23 Avago Technologies General Ip (Singapore) Pte. Ltd. One time programmable memory with a twin gate structure
CA2952941C (en) * 2016-01-08 2018-12-11 Sidense Corp. Puf value generation using an anti-fuse memory array
US10170625B2 (en) 2017-01-20 2019-01-01 Globalfoundries Singapore Pte. Ltd. Method for manufacturing a compact OTP/MTP technology
FR3084771A1 (fr) 2018-07-31 2020-02-07 Stmicroelectronics (Rousset) Sas Element anti-fusible compact et procede de fabrication

Also Published As

Publication number Publication date
FR3091019A1 (fr) 2020-06-26
CN111354410A (zh) 2020-06-30
US11621051B2 (en) 2023-04-04
FR3091019B1 (fr) 2021-05-07
US11250930B2 (en) 2022-02-15
US20200202972A1 (en) 2020-06-25
US20220139491A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US11621051B2 (en) Electronic chip memory
US5990526A (en) Memory device with a cell array in triple well, and related manufacturing process
US9831288B2 (en) Integrated circuit cointegrating a FET transistor and a RRAM memory point
KR102682003B1 (ko) 반도체 메모리 장치
CN105990367A (zh) 具有rom单元的非易失性存储器单元阵列
US7598543B2 (en) Semiconductor memory component with body region of memory cell having a depression and a graded dopant concentration
US10224278B2 (en) Semiconductor device with anti-fuse component including electrode over corner of insulating member
CN102446899A (zh) 半导体器件
US8836076B2 (en) Semiconductor device and method of manufacturing the same
US20170040058A1 (en) Non-Volatile Semiconductor Storage Device
CN211062473U (zh) 器件和存储器
US10008508B2 (en) One time programmable (OTP) cell having improved programming reliability
US20140210043A1 (en) Integrated circuit device featuring an antifuse and method of making same
US7126204B2 (en) Integrated semiconductor circuit with an electrically programmable switching element
US20140140133A1 (en) Semiconductor device
US11164647B2 (en) Electronic chip memory
CN112951831B (zh) 反熔丝一次性可编程存储器单元以及相关阵列结构
KR0155375B1 (ko) 메모리 집적 회로
TWI854735B (zh) 用於物理不可複製技術的帶環繞式閘極電晶體一次編程記憶胞
CN104508818B (zh) 反熔丝
TWI670719B (zh) 抗熔絲記憶體及半導體記憶裝置
US20090250737A1 (en) Secure memory device of the one-time programmable type
JPH02369A (ja) 半導体装置
TWI539587B (zh) 電阻式記憶元件及其操作方法
KR100667461B1 (ko) 각 셀의 소스 영역마다 콘택이 형성되어 있는 오티피 롬 셀구조, 및 상기 롬의 프로그래밍 및 읽기 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Montrouge, France

Patentee after: STMicroelectronics France

Country or region after: France

Patentee after: STMICROELECTRONICS (ROUSSET) S.A.S.

Address before: France

Patentee before: STMicroelectronics S.A.

Country or region before: France

Patentee before: STMICROELECTRONICS (ROUSSET) S.A.S.