CN210954530U - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN210954530U CN210954530U CN201922170509.1U CN201922170509U CN210954530U CN 210954530 U CN210954530 U CN 210954530U CN 201922170509 U CN201922170509 U CN 201922170509U CN 210954530 U CN210954530 U CN 210954530U
- Authority
- CN
- China
- Prior art keywords
- chip
- display panel
- substrate
- planarization layer
- sealant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000000565 sealant Substances 0.000 claims abstract description 45
- 239000003292 glue Substances 0.000 claims abstract description 9
- 239000011521 glass Substances 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007731 hot pressing Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型公开一种显示面板,包含第一基板;位于第一基板上的第二基板;位于第一基板与第二基板之间,且将显示面板分隔为显示区及非显示区的框胶;位于第一基板与框胶之间且自显示区延伸至非显示区,并直接或间接连接第一基板的平坦化层;以及位于第一基板上的非显示区,且与平坦化层分隔的至少一芯片。平坦化层中形成有至少一缺口,且该至少一缺口位于该框胶与该至少一芯片之间。本实用新型可改善整体显示面板的可靠度及显示质量。
Description
技术领域
本实用新型涉及一种显示面板。具体而言,本实用新型涉及一种平坦化层具缺口的显示面板。
背景技术
在制作显示面板的工艺中,除了卷带式芯片载体封装TCP(Tape CarrierPackage)、自动卷带式晶粒接合(Tape Automatic Bonding,TAB)、覆晶薄膜封装(Chip onFlex或Chip on Film,COF)等技术以外,玻璃覆晶封装(Chip on Glass,COG)是现今常用于连接集成电路(Integrated circuit,IC)芯片与基板的封装技术之一。承上,COG可利用异方性导电膜(Anisotropic Conductive Film,ACF)作为中介而接合IC芯片与基板,且封装完成的显示面板结构具有厚度较为轻薄、制程单纯且成本低廉的优势。然而,由于一般运用COG技术进行封装的IC芯片与基板之间的物理系数如热膨胀系数(Coefficient ofthermal expansion,CTE)等有所差异,故在接合时可能会产生不必要的局部应力,且可能因而影响整体显示面板的可靠度及显示质量。因此,需要发展各种技术及设计以减少或避免局部应力、及/或减少或避免局部应力对显示面板所带来的显示效果影响。
实用新型内容
本实用新型的目的在于提供一种显示面板,改善整体显示面板的可靠度及显示质量。
为解决上述问题,实现上述目的,本实用新型的一实施例提供一种显示面板,包含第一基板;位于第一基板上的第二基板;位于第一基板与第二基板之间,且将显示面板分隔为显示区及非显示区的框胶;位于第一基板与框胶之间且自显示区延伸至非显示区,并直接或间接连接第一基板的平坦化层;以及位于第一基板上的非显示区,且与平坦化层分隔的至少一芯片。平坦化层中形成有至少一缺口,且该至少一缺口位于该框胶与该至少一芯片之间。
其中,该第一基板由氧化铟锡、氧化铟锌、玻璃或石英所制成。
其中,该至少一缺口于该平坦化层的厚度方向上贯穿该平坦化层。
其中,该至少一缺口于该平坦化层的厚度方向上以一预定深度形成。
其中,该预定深度至少大于该平坦化层的厚度的一半。
其中,该至少一缺口沿着该框胶以直线形连续地延伸于该框胶与该至少一芯片之间。
其中,该至少一缺口沿着该框胶以非直线形延伸于该框胶与该至少一芯片之间。
其中,该至少一缺口将该平坦化层分为相对接近该框胶的一第一部分以及相对接近该至少一芯片的一第二部分,且该平坦化层具有至少一连接部联接该第一部分及该第二部分。
其中,该至少一连接部中的一第一连接部对应于该至少一芯片中的一第一芯片与一第二芯片之间的中点位置而设置。
其中,该第一连接部沿着平行于该第一芯片与该第二芯片的延伸连接虚拟线的方向上具有最大的一第一宽度,且该第一宽度不大于该第一芯片与该第二芯片之间的一第一间距的一半。
其中,该至少一芯片在该框胶所在的一虚拟线上的垂直投影范围落于该至少一缺口于该虚拟线上的垂直投影范围内。
本实用新型对照现有技术,可以达到如下功效:
依据本实用新型的各实施例所提供的显示面板,可借由平坦化层中的至少一缺口的设置来减少及/或避免非显示区中产生的局部应力传递至显示区。举例而言,可减少及/或避免应用COG技术接合芯片与基板时产生的局部应力传递至显示区。因此,依据本实用新型的各实施例所提供的显示面板,可减少及/或避免显示区中发生漏光或其他光学品味的问题,特别是对应于芯片与基板连接时产生局部应力的位置。借此,可改善整体显示面板的可靠度及显示质量。
以下结合附图和具体实施例对本实用新型进行详细描述,但不作为对本实用新型的限定。
附图说明
图1为根据本实用新型的一实施例的显示面板的俯视示意图。
图2A为根据一实施例的图1沿着剖面线A-A’所截取的剖面图。
图2B为根据另一实施例的图1沿着剖面线A-A’所截取的剖面图。
图3A至图3C为根据本实用新型的各实施例的显示面板中缺口形状的设置的示意图。
图4为根据本实用新型的一实施例的显示面板中缺口形状的设置的示意图。
图5为根据一实施例的图4沿着剖面线B-B’所截取的剖面图。
图6为根据一实施例的图4沿着剖面线C-C’所截取的剖面图。
图7A及图7B为根据本实用新型的各实施例的显示面板中缺口形状的设置的示意图。
图8A至图8C为根据本实用新型的一实施例的局部应力产生于芯片与第一基板接合处的示意图。
图9为说明局部应力于根据本实用新型的一实施例的显示面板中传递的俯视示意图。
图10为说明局部应力于根据本实用新型的一实施例的显示面板中传递的剖视示意图。
其中,附图标记:
10、20、30、40、50、60:显示面板
100:第一基板
110:连接位点
200:平坦化层
210:第一部分
220:第二部分
230:第一连接部
300:框胶
400:芯片
410:第一芯片
420:第二芯片
500:第二基板
600、600’、610、620、630:缺口
641、651、661:第一缺口
642、652、662:第二缺口
700、700’:异方性导电膜(ACF)
710:导电性粒子
DA:显示区
NDA:非显示区
d1:虚拟线
r1、r2、r3:垂直投影范围
R1:区域
L1:连接虚拟线
W1、W1’:第一宽度
C1:中点位置
G1:第一间距
E1、E2:膨胀
S1、S2:收缩
F1、F2:局部应力
d:深度
t:厚度
P:热压
具体实施方式
下文中将描述各种实施例,且所属技术领域中具有通常知识者在参照说明搭配图式下,应可轻易理解本实用新型的精神与原则。然而,虽然在文中会具体说明一些特定实施例,这些实施例仅作为例示性,且于各方面而言皆非视为限制性或穷尽性意义。因此,对于所属技术领域中具有通常知识者而言,在不脱离本实用新型的精神与原则下,对于本实用新型的各种变化及修改应为显而易见且可轻易达成的。
在附图中,为了清楚起见,放大了层、膜、面板、区域等的厚度。在整个说明书中,相同的附图标记表示相同的元件。应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件「上」或「连接到」另一元件时,其可以直接在另一元件上或与另一元件连接,或者中间元件可以也存在。相反,当元件被称为「直接在另一元件上」或「直接连接到」另一元件时,不存在中间元件。如本文所使用的,「连接」可以指物理及/或电性连接。再者,「电性连接」或「耦接」可为二元件间存在其它元件。
应当理解,尽管术语「第一」、「第二」、「第三」等在本文中可以用于描述各种元件、部件、区域、层及/或部分,但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此,下面讨论的「第一元件」、「第一部件」、「第一区域」、「第一层」或「第一部分」可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的,而不是限制性的。如本文所使用的,除非内容清楚地指示,否则单数形式「一」、「一个」和「该」旨在包括复数形式,包括「至少一个」。「或」表示「及/或」。如本文所使用的,术语「及/或」包括一个或多个相关所列项目的任何和所有组合。还应当理解,当在本说明书中使用时,术语「包括」及/或「包括」指定所述特征、区域、整体、步骤、操作、元件及/或部件的存在或添加,但不排除一个或多个其它特征、区域、整体、步骤、操作、元件、部件及/或其组合的存在或添加。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此,可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此,本文所述的实施例不应被解释为限于如本文所示的区域的特定形状,而是包括例如由制造导致的形状偏差。例如,示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外,所示的锐角可以是圆的。因此,图中所示的区域本质上是示意性的,并且它们的形状不是旨在示出区域的精确形状,并且不是旨在限制申请专利范围。
参照图1及沿着图1的剖面线A-A’所截取的剖面图的图2A,根据本实用新型的一实施例提出一种显示面板10。所述显示面板10包含第一基板100;位于第一基板100上的第二基板500(示出于图2A);位于第一基板100与第二基板200之间的框胶300;位于第一基板100与框胶300之间且直接或间接连接第一基板100的平坦化层200;以及位于第一基板100上的至少一芯片400。其中,第一基板100可由氧化铟锡、氧化铟锌、玻璃、或石英所制成,且本实用新型不限于此。
承上,在所述显示面板10中,平坦化层200设置于第一基板100上以平坦化显示面板10的至少一部分区域,而用于封装的框胶300则设置于第一基板100与第二基板500之间以连接该第一基板100与该第二基板500,且用以围绕界定出包含有例如液晶分子的显示元件的显示区DA。借此,可分隔出显示区DA以及显示区DA以外的非显示区NDA。简言之,框胶300可接合第一基板100及第二基板500而封装该显示面板10,并将显示面板10分隔为内部具有显示元件的显示区DA及外部不具显示元件的非显示区NDA。借此,位于显示区DA用于进行显示的元件可例如自外界环境隔绝或分离,以避免用于进行显示的元件遭到湿气或杂质污染。
在此,为了清楚显示第一基板100与第二基板500之间的各元件的配置,第二基板500于示出显示面板10的剖面示意图的图2A中示出,而于示出显示面板10的俯视示意图的图1中则未示出。具体而言,根据一些实施例,实质上第二基板500于图1中可大致对应于显示区DA而设置,且向外超出框胶300的设置范围或与其齐平而完全地覆盖封装显示区DA。然而,本实用新型不限于此。另外,根据本实用新型的一些实施例,参照图1,在对应显示区DA且大于框胶300所设置范围的前提下,第二基板500的设置范围可小于、等于或大于平坦化层200的设置范围。例如,于一较佳实施例中,参照图2A,第二基板500的设置范围可小于平坦化层200的设置范围,且至少重迭平坦化层200的缺口600(将于下文中详细描述)。
如上所述,框胶300可将显示面板10分隔为显示区DA及非显示区NDA,且用于平坦化显示面板10的平坦化层200可自显示区DA延伸至非显示区NDA。亦即,直接或间接连接第一基板100的平坦化层200可延伸横越框胶300。
承上,基于框胶300的分隔界定,至少一芯片400可对应于显示面板10的非显示区NDA而接合于第一基板100上。例如,参照图1,可于显示面板10的两侧边分别沿着外侧的显示区NDA布置多个芯片400。其中,设置于非显示区NDA的至少一芯片400可与自显示区DA延伸至非显示区NDA的平坦化层200分隔。亦即,设置于框胶300与第一基板100之间的平坦化层200并未延伸至该至少一芯片400与第一基板100之间。借此,至少一芯片400可与第一基板100上的预定连接位点进行电性连接以完成所述显示面板10的配置及封装。另外,应注意的是,于图1中所示出的芯片400的数量及位置皆仅为示例,且本实用新型不限于此。
接着,继续参照图1及图2A,在该显示面板10中,平坦化层200中可形成有至少一缺口600,且该至少一缺口600位于框胶300与至少一芯片400之间。举例而言,自显示区DA内部延伸朝向至少一芯片400的平坦化层200可于框胶300与至少一芯片400之间至少部分或完全地截断。根据本实用新型的一实施例,参照图1,至少一芯片400在框胶300所在的虚拟线上的垂直投影范围落于至少一缺口600于虚拟线上的垂直投影范围内。例如,参照图1所示的XYZ轴方向,对应第一芯片410与第二芯片420的框胶300所在的虚拟线d1平行于X轴方向,且第一芯片410与第二芯片420以垂直X轴方向投影至虚拟线d1上的垂直投影范围r1与r2落于至少一缺口600于垂直X轴方向投影至虚拟线d1上的垂直投影范围r3。
承上,借由所述至少一缺口600的设置,根据本实用新型的实施例的显示面板10可减少或避免来自非显示区NDA的局部应力传递至显示区DA。例如,来自芯片400接合于第一基板100时所产生的局部应力可较难以借由断开或局部断开的平坦化层200传递进入显示区DA,从而改善显示面板10受到局部应力时可能发生的显示效果影响(例如漏光)。
对应上列说明,根据一实施例于图2A中示出至少一缺口600于平坦化层200的厚度方向上(亦即图中所示的Z轴方向上)贯穿平坦化层200。然而,根据另一实施例,参照图2B,至少一缺口600’于平坦化层200的厚度方向上(亦即图中所示的Z轴方向上)亦可未贯穿平坦化层200而以一预定深度d而形成。其中,根据一些较佳实施例,该预定深度d可至少大于平坦化层200的厚度t的一半,以达到较佳截断局部应力传递的效果。然而,上述预定深度d仅为示例,且本实用新型不限于此。
接着,下文中将参照示出对应于显示面板10的区域R1的图3A至图4说明根据本实用新型的各实施例的缺口600的各种形状配置。
首先,参照其中示出上述显示面板10的配置的图3A,至少一缺口610可以沿着框胶300以直线形连续地延伸于框胶300与至少一芯片400之间。例如,缺口610与框胶300之间的垂直距离可保持固定。然而,根据本实用新型的其他实施例,例如图3B及图3C分别示出的显示面板20及显示面板30,至少一缺口620或630可沿着框胶300以非直线形延伸于框胶300与至少一芯片400之间。亦即,缺口620或630与框胶300之间的垂直距离可改变。举例而言,图3B的显示面板20的至少一缺口620可以尖锐锯齿形延伸于框胶300与至少一芯片400之间,而图3C的显示面板30的至少一缺口630则可以缓曲波浪线形延伸于框胶300与至少一芯片400之间。然而,在以不同形状延伸的状况下,至少一芯片400在框胶300所在的虚拟线上的垂直投影范围较佳皆落于至少一缺口(例如缺口610、620或630)于所述虚拟线上的垂直投影范围内。
进一步,除了上文所述的完整连续延伸的缺口以外,根据本实用新型的一些实施例,参照图4至图6,显示面板40亦可包含多个缺口(如第一缺口641及第二缺口642)分段地延伸于框胶300与至少一芯片400之间。举例而言,至少一缺口如第一缺口641及第二缺口642可将平坦化层200分为相对接近框胶300的第一部分210、以及相对接近至少一芯片400的第二部分220,且平坦化层200具有至少一连接部如第一连接部230来联接第一部分210及第二部分220。承上,图5示出通过该第一连接部230的剖面线B-B’所截取的显示面板40的剖面图,而图6示出通过缺口如第一缺口641的剖面线C-C’所截取的显示面板40的剖面图。
根据本实用新型的一些实施例,当设置有至少一连接部(如第一连接部230)而使得缺口分段地设置时,各连接部较佳对应于各相邻芯片之间的中点位置。例如,第一连接部230可对应于至少一芯片400中的第一芯片410与第二芯片420之间的中点位置C1而设置。具体而言,例如中点位置C1垂直投影于框胶300上的垂直投影线可通过第一连接部230。另外,根据本实用新型的又一些实施例,各连接部较佳在沿着平行于对应相邻两芯片的延伸连接虚拟线的方向上的最大宽度不大于该对应相邻两芯片之间的间距的一半,以确保缺口截断局部应力的效果。举例而言,第一连接部230沿着平行于第一芯片410与第二芯片420的延伸连接虚拟线L1的方向上具有最大的第一宽度W1,且第一宽度W1不大于第一芯片410与第二芯片420之间的第一间距G1的一半。承上,在此情况下,较佳至少一芯片400在框胶300所在的虚拟线上的垂直投影范围仍落于至少一缺口(例如第一缺口641或第二缺口642)于所述虚拟线上的垂直投影范围内。
下文中,将进一步参照图7A及图7B说明根据本实用新型的其他实施例的分段延伸的缺口的各种态样。
承上,参照图7A,根据本实用新型的一实施例,可将类似于图3B或图3C所示的非直线形的缺口应用于显示面板50中。如图7A所示,在此态样中,平坦化层200中可形成有多个缺口如第一缺口651及第二缺口652,且各缺口可以尖锐锯齿形或者是缓曲波浪形延伸于框胶300与至少一芯片400之间。
接着,参照图7B,根据本实用新型的又一实施例,显示面板60可类似于图4般具有直线形的分段缺口。然而,在此实施例中,相邻的分段缺口可彼此错位而不位在同一延伸虚拟直线上。亦即,直线形的各分段缺口距离框胶300的垂直距离可不同。例如,第一缺口661及第二缺口662可彼此错开,且相对框胶300的垂直距离并不相同。在此实施例中,第一缺口661及第二缺口662可同样将平坦化层200分成第一部分210及第二部分220,且在第一缺口661及第二缺口662之间可具有一第一连接部230连接第一部分210及第二部分220。具体而言,第一连接部230可为第一缺口661与第二缺口662相互朝向面对的分别靠近框胶300及芯片400的四个顶角所界定的区块,且可形成为夹于第一缺口661及第二缺口662间的区块。承上,类似于参照图4所示的实施例,连接部较佳在沿着平行于对应相邻两芯片的延伸连接虚拟线的方向上的最大宽度不大于该对应相邻两芯片之间的间距的一半,以确保缺口截断局部应力传递的效果。例如,第一连接部230沿着平行于第一芯片410与第二芯片420的延伸连接虚拟线L1的方向上的垂直投影范围具有最大的第一宽度W1’,且第一宽度W1’不大于第一芯片410与第二芯片420之间的第一间距G1的一半。承上,在此情况下,较佳至少一芯片400在框胶300所在的虚拟线上的垂直投影范围仍落于至少一缺口(例如第一缺口661或第二缺口662)于所述虚拟线上的垂直投影范围内。
下文中,将参照图8A至图10说明根据本实用新型的一实施例的显示面板中减少或避免局部应力传递的过程。
承上,参照图8A至图8C,根据本实用新型的一实施例,可应用COG技术通过中介的异方性导电膜(ACF)700将芯片400接合于第一基板100上。举例而言,参照图8A,可利用热压P在高温加压下使芯片400通过异方性导电膜700接附于第一基板100。在此情况下,由于例如芯片400与第一基板100之间的物理系数如热膨胀系数(Coefficient of thermalexpansion,CTE)的差异,芯片400可相对以较大的幅度进行膨胀E1,而第一基板100可相对以较小的幅度进行膨胀E2。接着,再参照图8B,当热压P结束,异方性导电膜700会冷却硬化成异方性导电膜700’,并对应地黏合固定芯片400与第一基板100,并且通过异方性导电膜700’中的导电性粒子710对应电性连接第一基板100上的预定连接位点110与芯片400。此时,芯片400与第一基板100亦随之冷却。在此情况下,芯片400可相对以较大的幅度进行收缩S1,而第一基板100可相对以较小的幅度进行收缩S2。因此,连同图8B参照图8C,由于芯片400与第一基板100已相对于硬化的异方性导电膜700’固定,故可能如图8C所示般产生翘曲的现象,进而可能在芯片400产生局部的应力。举例而言,可能会在芯片400的头尾两端产生局部应力F1。
进一步参照示出图1的显示面板10的右上部分的局部的图9及图10,当上述的局部应力F1发生时,局部应力F1可能会传递朝向显示区DA。然而,根据本实用新型的一实施例,当局部应力F1传递至缺口600时会被随之截断消弱,且因此难以顺着平坦化层200传导进显示区DA中。例如,如图9及图10所示,局部应力F1在经过缺口600后会消减弱化为较小或趋近于零的局部应力F2。因此,可避免产生的局部应力F1对显示区DA所导致的显示效果影响。举例而言,可避免局部应力F1破坏或扭曲显示区DA中的结构,且进而避免或减少可能产生于扭曲破坏结构中的漏光现象。然而,上述参照图8A至图10所阐述的态样仅为示例,且根据本实用新型可借由设置缺口600来减少或避免任何可能传递进入并影响显示区DA的局部应力。
综上所述,根据本实用新型的各实施例的显示面板,可通过在平坦化层中设置至少一缺口,以截断或消减可能来自于非显示区中的局部应力,以减少或避免局部应力进入显示区。因此,可减少或避免显示区中由于局部应力可能带来的显示效果影响例如漏光,从而可加强改善根据本实用新型的各实施例的显示面板的可靠度及显示质量。
上文中所述仅为本实用新型的一些较佳实施例。应注意的是,在不脱离本实用新型的精神与原则下,本实用新型可进行各种变化及修改。所属技术领域中具有通常知识者应明了的是,本实用新型由所附专利范围所界定,且在符合本实用新型的意旨下,各种可能置换、组合、修饰及转用等变化皆不超出本实用新型由所附专利范围所界定的范畴。
当然,本实用新型还可有其它多种实施例,在不背离本实用新型精神及其实质的情况下,熟悉本领域的技术人员可根据本实用新型作出各种相应的改变和变形,但这些相应的改变和变形都应属于本实用新型权利要求的保护范围。
Claims (11)
1.一种显示面板,其特征在于,包含:
一第一基板;
一第二基板,位于该第一基板上;
一框胶,位于该第一基板与该第二基板之间,且将该显示面板分隔为一显示区及一非显示区;
一平坦化层,位于该第一基板与该框胶之间且自该显示区延伸至该非显示区,并直接或间接连接该第一基板;以及
至少一芯片,位于该第一基板上的该非显示区,且与该平坦化层分隔;
其中,该平坦化层中形成有至少一缺口,且该至少一缺口位于该框胶与该至少一芯片之间。
2.根据权利要求1所述的显示面板,其特征在于,该第一基板由氧化铟锡、氧化铟锌、玻璃或石英所制成。
3.根据权利要求1所述的显示面板,其特征在于,该至少一缺口于该平坦化层的厚度方向上贯穿该平坦化层。
4.根据权利要求1所述的显示面板,其特征在于,该至少一缺口于该平坦化层的厚度方向上以一预定深度形成。
5.根据权利要求4所述的显示面板,其特征在于,该预定深度至少大于该平坦化层的厚度的一半。
6.根据权利要求1所述的显示面板,其特征在于,该至少一缺口沿着该框胶以直线形连续地延伸于该框胶与该至少一芯片之间。
7.根据权利要求1所述的显示面板,其特征在于,该至少一缺口沿着该框胶以非直线形延伸于该框胶与该至少一芯片之间。
8.根据权利要求1所述的显示面板,其特征在于,该至少一缺口将该平坦化层分为相对接近该框胶的一第一部分以及相对接近该至少一芯片的一第二部分,且该平坦化层具有至少一连接部联接该第一部分及该第二部分。
9.根据权利要求8所述的显示面板,其特征在于,该至少一连接部中的一第一连接部对应于该至少一芯片中的一第一芯片与一第二芯片之间的中点位置而设置。
10.根据权利要求9所述的显示面板,其特征在于,该第一连接部沿着平行于该第一芯片与该第二芯片的延伸连接虚拟线的方向上具有最大的一第一宽度,且该第一宽度不大于该第一芯片与该第二芯片之间的一第一间距的一半。
11.根据权利要求1所述的显示面板,其特征在于,该至少一芯片在该框胶所在的一虚拟线上的垂直投影范围落于该至少一缺口于该虚拟线上的垂直投影范围内。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108206287U TWM584442U (zh) | 2019-05-20 | 2019-05-20 | 顯示面板 |
TW108206287 | 2019-05-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210954530U true CN210954530U (zh) | 2020-07-07 |
Family
ID=69053009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922170509.1U Active CN210954530U (zh) | 2019-05-20 | 2019-12-06 | 显示面板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN210954530U (zh) |
TW (1) | TWM584442U (zh) |
-
2019
- 2019-05-20 TW TW108206287U patent/TWM584442U/zh unknown
- 2019-12-06 CN CN201922170509.1U patent/CN210954530U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWM584442U (zh) | 2019-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11102888B2 (en) | Substrate, display panel and fabrication method thereof, and spliced screen | |
CN108957880B (zh) | 阵列基板、显示面板及其制作方法 | |
CN109459895B (zh) | 显示面板和显示装置 | |
US8004620B2 (en) | Display device | |
US10274768B2 (en) | Display apparatus and method of manufacturing the same | |
KR100516656B1 (ko) | 액정 패널 및 그의 제조 방법 | |
CN109144320B (zh) | 显示面板和显示装置 | |
CN106462018B (zh) | 显示面板、显示面板的制造方法和修复方法 | |
KR101051779B1 (ko) | 액정표시장치 및 액정 표시 패널 | |
CN102692766B (zh) | 显示面板及其制作方法 | |
CN111192883A (zh) | 显示面板的侧缘绑定结构及其制造方法 | |
TWI775506B (zh) | 顯示裝置及其製造方法 | |
US20010020996A1 (en) | Liquid crystal display | |
CN114388679B (zh) | 显示装置 | |
CN110335543B (zh) | 柔性显示面板及其制造方法、柔性显示装置 | |
US5581382A (en) | Liquid crystal display device having connection pads insulated by double layered anodic oxide material | |
CN210954530U (zh) | 显示面板 | |
CN108139641B (zh) | 液晶显示装置 | |
JP2010204405A (ja) | 横電界方式の液晶表示パネルの製造方法 | |
JP4275937B2 (ja) | 液晶装置及びその製造方法 | |
CN216286064U (zh) | 曲面液晶显示面板和曲面显示装置 | |
CN107015438B (zh) | 一种apr版及其应用 | |
JP5093195B2 (ja) | 液晶表示パネル | |
KR100452539B1 (ko) | 기체, 액정표시장치 및 전자기기 | |
JPH06118433A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |