CN210466188U - 集成电路和系统 - Google Patents

Abstract

本实用新型涉及集成电路和系统。一种系统包括电子模块和在电子模块外部的集成电路。集成电路被配置为生成仿真第一同步信号的数字定时信号，第一同步信号在模块内部，并且第一同步信号在模块外部不可用，并且基于数字定时信号生成触发信号。控制器被配置为在由触发信号触发的时间独立且自主地执行电子模块的控制操作。

Description

集成电路和系统

技术领域

实现模式和实施例涉及集成电路和系统。

背景技术

通常，使用电子模块进行的软件或硬件操作的同步是利用由模块生成的中断信号来静态执行的。模块无法提供任何中断信号。

在多媒体接口电子模块的示例中，通常在多媒体接口处理图像帧的给定行时，会针对每个图像生成中断信号。

结果，图像接口通常每帧只有一个同步点(也使用术语“中断信号”表示)。

现在，如图1中参考显示接口所示，由计算单元执行或控制的软件和硬件操作全部取决于每帧ti的单个同步点TEi(其中在图1中，0≤i≤3)。例如，这些软件和硬件操作通常涉及读取触摸坐标、图形数字处理、缓冲存储器中的同步和其他操作。

通常，刷新显示REF的操作在与中断信号TEi相对应的时间执行。传统上，图形软件操作GFX在与刷新信号EOR的结束相对应的时间执行。传统上，触摸坐标TCT的读取在本身也与中断信号TEi相对应的时间执行。

因此，在图1所示的情况下，图形软件操作GFX在中断信号TE1时已经被触摸坐标TCT的读取中断，而在随后的中断信号TE2时尚未结束。在中断信号TE2时不执行刷新显示的操作，并且由图形任务GFX产生的刷新操作被延迟直到下一中断信号TE3。

换言之，图1示出了一个示例，其中每个帧的单个同步点不足，因为必须能够在给定帧期间或在多个帧上多次执行或激活多个软件和硬件操作。

此外，在其他情况下，由多媒体接口定期生成的中断信号可以在不适当的时间重新激活(或“唤醒”)计算单元。这会引入不必要的功耗，这在电力资源有限的系统中可能会非常有害。

此外，用于控制相机接口的系统(其本身通常也每帧提供单个同步点)通常需要昂贵的硬件元件，例如大型缓冲存储器。

具体地，相机接口提供图像数据的输出流，并且，如果相机接口控件每帧仅接收一次同步信号，则输出流的整个帧必须存储在顶层缓冲存储器中在每个同步信号上。这可能表示大量数据，并且需要具有高存储容量的缓冲存储器，这通常很昂贵。

从总体上看，由于由多媒体接口生成的同步点引起的约束，多媒体接口的控制未得到优化。而且，希望不修改针对现有多媒体接口技术的同步信号的生成。

实用新型内容

为了解决以上技术问题，本实用新型提供一种集成电路和系统。

根据一个方面，提供了一种集成电路，包括：定时信号发生器，被配置为在电子模块外部生成仿真第一同步信号的数字定时信号，第一同步信号在电子模块内部，并且第一同步信号在电子模块外部不可用；以及输出，被配置为耦合到电子模块。

在一些实施例中，定时信号发生器包括分频器，分频器被配置为对基本数字时钟信号的频率进行分频以便生成定时信号。

在一些实施例中，定时信号发生器被配置为使用来自电子模块、并且在电子模块外部可用的第二同步信号来生成定时信号。

在一些实施例中，定时信号发生器包括分频器，分频器被配置为对基本数字时钟信号的频率进行分频以便生成定时信号；以及其中定时信号发生器被配置为使用第二同步信号作为基本数字时钟信号来生成定时信号。

在一些实施例中，定时信号发生器包括分频器，分频器被配置为对基本数字时钟信号的频率进行分频以便生成定时信号；以及其中定时信号发生器被配置为使用第二同步信号来生成定时信号，以便复位由分频器对基本数字时钟信号的频率进行分频而产生的定时信号的相位。

在一些实施例中，定时信号发生器能够基于电子模块的固有特性而被参数化。

在一些实施例中，集成电路还包括：触发电路，被配置为生成用于在外部控制电子模块的触发信号，触发电路包括被配置为对定时信号的边沿进行计数的计数器；以及触发信号生成电路，被配置为按照以计数器的当前值为条件的方式来生成触发信号。

在一些实施例中，计数器包括多个计数电路，并且其中触发信号生成电路被配置为按照以关于计数电路的各种当前值的条件的组合为条件的方式来生成复杂触发信号。

在一些实施例中，集成电路是多媒体接口模块的一部分，并且其中多媒体接口模块包括监测多媒体接口模块的图形任务的电路，集成电路被配置为：等待图形任务被执行，以通过触发信号中的至少一个触发信号进行定时的方式对等待进行定时；以及在等待时间已超过相应参考值时生成安全信号。

在一些实施例中，集成电路是多媒体接口模块的一部分。

在一些实施例中，定时信号发生器被配置为生成多个定时信号，多个定时信号包括：仿真多媒体接口模块的水平同步信号的行起始信号；以及仿真多媒体接口模块的竖直同步信号的帧起始信号。

在一些实施例中，集成电路被并入微控制器中或片上系统中。

根据一个方面，提供了一种系统，包括：电子模块；在电子模块外部的集成电路，集成电路被配置为生成仿真第一同步信号的数字定时信号，第一同步信号在电子模块内部，并且第一同步信号在电子模块外部不可用，并且集成电路被配置为基于数字定时信号生成触发信号；以及控制器，被配置为在由触发信号触发的时间独立并且自主地执行电子模块的控制操作。

在一些实施例中，电子模块是显示接口模块，并且控制器被配置为执行以下控制操作中的至少一项：在由第一触发信号控制的时间刷新显示接口模块的操作；在由第二触发信号控制的时间的图形计算操作；以及在由第三触发信号控制的时间从属于系统的触摸控制器读取触摸坐标的操作。

在一些实施例中，电子模块是相机接口模块，并且控制器被配置为：在由第一触发信号控制的时间传输图像数据的输出流，或者在由第二触发信号控制的时间对图像数据流数字地进行处理。

本实用新型可以实现有益的技术效果。

附图说明

通过检查对整个非限制性实施例和实现模式的详细描述以及附图，本实用新型的其他优点和特征将变得很清楚，在附图中：

图1(以上描述)示出了控制多媒体接口的传统示例；

图2至5示意性地示出了本实用新型的各种实现模式；以及

图6至10示意性地示出了本实用新型的实施例。

具体实施方式

图2示出了用于创建用于控制25电子模块ME的触发信号TTEVi(1≤i≤4)的方法的示例。

该方法适于控制可能需要若干同步点的任何类型的电子模块。

特别地，控制多媒体接口电子模块表现出对能够利用若干同步点的重大要求。因此，在下文中将参考多媒体接口模块类型的电子模块。多媒体接口尤其应当理解为表示CCD或CMOS传感器类型的显示接口，例如TFT-LCD或AMOLED屏幕以及视频图像采集接口。

该方法包括生成21数字定时信号TCK、LCK，以仿真模块内部的同步信号HSYN、VSYNC。定时信号将用作时钟信号，时钟信号的周期将对计数器的递增或递减进行定时。

因此，该方法包括数字定时信号的上升沿或下降沿的至少一个计数22、23。

在该示例中，定时信号的边沿的至少一个计数包括定时信号TCK、LCK中的至少一个的绝对周期数CA的第一计数22。根据该示例的方法还包括定时信号TCK、LCK中的至少一个的相对周期数CR的第二计数23。

接下来，按照以计数22、23的当前值为条件的方式(即，当条件被满足时)生成24触发信号TTEVi。

生成数字定时信号TCK、LCK以便仿真电子模块ME内部的同步信号，以便能够创建针对模块的特定用途而优化的触发信号。电子模块内部的同步信号通常在模块外部不可用，或者至少在模块外部不是全部可用。

例如，在多媒体接口模块的情况下，数字定时信号TCK、LCK可以仿真多媒体接口模块的水平同步信号HSYNC和竖直同步信号VSYNC。这些信号分别表示图像起始帧TCK(/VSYNC)和图像帧的起始行LCK(/HSYNC)。

在多媒体接口的上下文中，电子模块ME的内部同步信号的非常严格的再现是不必要的，并且也不是必须的。

事实证明，避免定时信号与电子模块的实际状态之间的相位偏移是有利的。

现在，大多数多媒体接口模块ME旨在提供至少一个同步信号TE，定时信号TCK、LCK能够与该至少一个同步信号TE恢复同相。通常，多媒体接口模块通常每帧传送至少一个撕裂效果信号TE(通常为针对“撕裂效果”的“TE”)。

上述水平同步信号HSYNC和/或竖直同步信号VSYNC有时也可用。当多媒体接口完全由微控制器类型的附接设备驱动时，情况尤其如此。

通常，多媒体接口使水平同步信号HSYNC和竖直同步信号VSYNC或撕裂效果信号TE在模块外部可用。

因此，该方法能够独立于电子模块ME自主地实现，但是也可以包括接收用于同步定时信号TCK、LCK的同步信号。

结果，该方法可以包括接收20在电子模块ME内部、并且来自电子模块ME的至少一个同步信号VSYNC/HSYNC/TE。在这种情况下，数字定时信号TCK、LCK的生成然后使用该至少一个同步信号VSYNC/HSYNC/TE。在这方面，将参考下文中参考图7给出的描述。

当然，无论是自主的还是使用同步信号，都必须将定时信号TCK、LCK的生成21调节为电子模块ME的固有特性。

因此，为了能够适应各种电子模块ME技术或配置，可以通过控制操作CONF来控制数字定时信号TCK、LCK的生成，从而针对给定电子模块ME内部的给定同步信号HSYN、VSYNC的再现被定制。例如，由于显示接口的分辨率可以从一个设备到另一设备改变，所以控制操作CONF可以使得能够与设备的固有特性协调地配置计数。

例如，控制操作CONF可以由实现该方法的用户来生成，或者由提供该方法的制造商来生成。

当满足关于由这些定时信号TCK、LCK定时的计数的当前值CA、CR的条件时，生成24触发信号TTEVi。

例如，相对简单的条件(诸如“到达N个连续处理帧”或“到达帧的每1/m部分”，也就是说，一个和同一帧的每L/m行(其中L是多媒体接口IM的图像的每帧行数，m是小于L的正整数))可以使得能够创建有用的触发信号。

因此，以绝对计数22为条件的生成的一个示例可以表示如下：“对于每个帧，在第M行，生成触发信号TTEVi”。

以相对计数23为条件的生成的一个示例可以表示如下：“每K帧，生成触发信号TTEVi”。

此外，触发信号TTEVi的生成24可以包括基于定时信号TCK、LCK的计数22、23中的各种计数的组合的复杂触发信号的至少一个生成。

这种复杂触发信号的生成的一个示例可以表示如下：“每K帧，在该帧的第M行生成触发信号TTEVi”。

当然，上面已经通过示例性的方式给出了基于定时信号TCK、LCK来创建触发信号TTEVi的条件的示例，并且没有任何限制，并且不一定具有实际用途。本领域技术人员将知道如何设置满足其需求的条件。

图3示出了监测30多媒体接口电子模块ME的图形任务的示例。

监测包括等待图形任务RAF被执行，以及通过至少一个触发信号TTEVj来对等待时间进行定时。

如果等待的定时已经超过相应参考值，则生成至少一个安全信号AR。

该监测示例使得可以采取附加且独立的安全措施，尤其是独立于附接的微控制器。具体地，尤其是当多媒体接口模块是有机发光二极管“OLED”显示器时，显示器过长时间缺乏刷新可能不可逆地损坏OLED显示接口。

因此，在OLED显示多媒体接口模块的示例中，由图形任务RAF产生的事件可以有利地包括表示图像的刷新的信号。

多媒体接口模块IM的图形任务的监测30可以是另一种类型，并且可以应用于其他类型的电子模块ME。

多媒体接口模块ME的图形任务的监测30的优选实现模式在与本专利申请的优先权在同一天以本申请人的名义提交的题为“Procédé de surveillance d’une

enparticulier une

graphique,pour un module électronique,en particulier d’interface multimédia,et dispositif correspondant”(“Method for monitoring atask,in particular a graphical task,for an electronic module,in particularmultimedia interface,and corresponding device”)的法国专利申请中描述。该法国专利申请通过引用合并于此。

图4示出了用于控制电子模块的方法的一个示例。

用于控制电子模块的方法包括诸如以上参考图2所述的用于创建触发信号TTEVi的方法。

该方法包括控制操作OPi(1≤i≤3)，控制操作OPi(1≤i≤3)在分别由触发信号TTEVi(这里1≤i≤3)控制的时间独立且自主地执行。

在图4所示的示例中，电子模块是显示接口模块DSPL，并且各种操作OPi(1≤i≤3)包括：在由第一触发信号TTEV1控制的时间刷新显示接口DSPL的操作OP1；在由第二触发信号TTEV2控制的时间的图形计算操作OP2；或者在由第三触发信号TTEV3控制的时间从触摸控制器TACT读取触摸坐标的操作OP3。

图形计算操作OP2可以由刷新结束信号EoR或所创建的第二触发信号TTEV2控制，以便在等效时间生成。

在图4的描绘中，可以与上述图1相比较，在该示例中，可以看到，触摸坐标OP3的读取没有引入图形任务OP2的中断。因此，随后的刷新操作OP11不被延迟，并且能够在下一第一触发信号TTEV11时执行。

图5还示出了用于控制电子模块的方法的示例，该方法包括诸如以上参考图2所述的用于创建触发信号TTEVi的方法、以及在分别由触发信号TTEVi(这里1≤i≤3)控制的时间独立且自主地执行的控制操作OPi(1≤i≤3)。

在图5所示的示例中，电子模块是相机接口模块CAMIF，也就是说，用于获取图像流的接口，并且各种操作OPi(1≤i≤3)包括在由第一触发信号TTEV4控制的时间传输OP4输出图像数据流，或者在由第二触发信号TTEV5控制的时间对图像数据流数字地进行处理OP5。

在图5所示的示例中，在时间块的阴影时间T的过程中，从相机接口CAMIF获取整个图像。该示例提出在完整图像的获取过程中实现输出图像数据流的传输OP4达N次(在该示例中为N＝3)。在每个数字处理操作OP5处，处理单元GPU仅处理图像数据量的1/N。在数字处理操作OP5期间，数据被临时存储在缓冲存储器TMP中。例如，数字处理操作OP5可以是数据格式化和压缩类型的，或者可以是变换或改善渲染的类型的图像处理。

在每个数字处理操作OP5之后，将已处理的数据写入WR非易失性存储器MEM。

因此，该示例使得可以将在数字处理操作OP5中使用的缓冲存储器TMP的大小除以N。

图6示出了用于创建用于控制电子模块ME的触发信号TTEVi(1≤i≤4)的集成电路CI的示例。集成电路CI可以被并入例如微控制器或片上系统中。

集成电路CI包括定时信号生成电路620、至少一个计数电路630、640和触发信号生成电路650。

定时信号生成电路620被配置为生成仿真同步信号HSYN、VSYNC的数字定时信号TCK、LCK，同步信号HSYN、VSYNC在仿真电子模块ME内部，并且同步信号HSYN、VSYNC在模块ME外部不可用。

第一计数电路630被配置为以绝对方式对定时信号TCK、LCK的边沿进行计数。第二计数电路640被配置为以相对方式对定时信号TCK、LCK的边沿进行计数。触发信号生成电路650被配置为基于以计数电路630、640的当前值为条件的相应事件65i(1≤i≤4)来生成触发信号TTEVi(1≤i≤4)。

在该示例中，集成电路CI包括接收至少一个同步信号VSYNC、HSYNC、TE的输入E，该至少一个同步信号VSYNC、HSYNC、TE在电子模块内部，并且来自电子模块ME，并且经由总线IMB在模块外部可用。定时信号生成电路620可以被配置为使用至少一个同步信号VSYNC、HSYNC、TE来生成数字定时信号TCK、LCK。在这方面，将参考下文中参考图7给出的描述。

例如，在多媒体接口模块的情况下，定时信号生成电路620被配置为生成仿真在多媒体接口模块内部、并且在模块外部不可用的水平同步信号HSYNC的行起始信号LCK、和/或仿真在多媒体接口模块内部、并且在模块外部不可用的竖直同步信号VSYNC的帧起始信号TCK。

行起始信号LCK和帧起始信号TCK将被传输到第一绝对计数电路630和第二相对计数电路640，以便对计数元件进行定时。计数电路630、640的当前值将由触发信号生成电路650用来测试它们的表示有用事件的条件65i(1≤i≤4)。

在图6所示的示例中，第一计数电路630包括绝对帧计数器631和绝对行计数器636。

绝对帧计数器631包括在20位上具有自由操作的上升计数器元件632。计数器元件632的当前值在帧起始信号TCK的每个上升沿递增。

比较值也以20位记录在比较寄存器633中。在当前值等于比较值时，将生成事件CF1。

绝对行计数器636包括12位的具有自由操作的上升计数器元件637。计数器元件637的当前值在行起始信号LCK的每个上升沿递增。

两个比较值也以12位记录在相应比较寄存器638、639中。在当前值等于比较值中的一个比较值时，将生成事件CL1、CL2。

绝对计数器631、636可以由可以来自硬件或软件控制元件的传统的激活和复位信号来控制。在计数器632、637的字段的过度索引的情况下，绝对计数器631、636生成用于控制元件的标志信号。

此外，可以直接从寄存器635读取32位的总绝对时间的值，该寄存器635包含绝对帧计数器631的20位作为最高有效位，并且包含绝对行计数器636的12位作为最低有效位。

因此，第一计数电路630的各种绝对计数提供用于生成精确事件TTEVi的条件信号CF1、CL1、CL2。

在图6所示的示例中，第二计数电路640包括两个相对帧计数器641、646。

第二相对计数电路640使得可以生成用于使图形任务与关于帧而建立的条件同步的周期性事件。

相对帧计数器641、646包括具有自动重载的12位的下降计数器元件642、647。计数器元件642、647的计数在帧起始信号TCK的每个上升沿递减。

相应计数的起始值从相应自动重载寄存器AR 643、648自动加载。当相应计数递减为零时，自动重载起始值，并且生成倒数信号ARF1、ARF2的相应结束。

可以通过可以来自硬件或软件控制元件的传统的激活、等待和复位信号来控制绝对计数器631、636。

此外，瞬时相对计数的值可以从每个帧计数器641、646、直接从相应计数器642、647的寄存器读取。

由绝对计数CF1、CL1、CL2和相对计数ARF1、ARF2产生的各种信号由触发信号生成电路650用来基于以信号CF1、CL1、CL2、ARF1、ARF2为条件的相应事件65i(1≤i≤4)来生成触发信号TTEVi(1≤i≤4)。

触发信号生成电路650可以被配置为基于以关于计数电路的当前值的条件的组合为条件的事件来生成至少一个复杂触发信号TTEVi。

事件生成器可以组合关于各种条件CF1、CL1、CL2、ARF1、ARF2的事件。例如，使用传统的逻辑函数(AND、OR、NOT等)可以组合多达4个事件。

此外，集成电路CI可以包括到高级微控制器总线架构类型的总线AHB的输入输出接口，特别是为了与微控制器或图形计算单元通信。例如，触发信号TTEVi可以经由总线AHB来传送。集成电路通常还可以包括控制和状态寄存器670、以及提供硬件频率的时钟输入hclk。

同步信号生成电路能够有利地被控制在针对给定电子模块内部的给定同步信号(HSYN、VSYNC)的再现而定制的配置中，例如经由来自微控制器并且在总线AHB上传输的配置。

总线AHB可以优选地是高级外围总线架构类型，通常使用缩写词“APB”来表示术语“高级外围总线”。

该集成电路特别适合于控制多媒体接口电子模块，诸如显示接口或相机接口。

此外，集成电路CI可以包括用于监测多媒体接口模块、有利地是OLED显示接口的图形任务的设备660。在这方面，将参考下文中参考图8给出的描述。

现在参考图7以讨论通过定时信号生成电路620生成数字定时信号TCK、LCK。

内部定时信号生成电路620包括行计数器LCC、帧计数器TCC和撕裂效果信号TE检测器621。

撕裂效果信号检测器621被配置为例如通过根据所使用的极性来检测信号TE上的上升沿或下降沿来检测撕裂效果信号TE，并且生成表示该检测的内部数字信号TEi。

行计数器LCC包括22位的具有自动重载寄存器623的下降计数器元件622。计数器元件622的当前值在内部时钟信号SYSCK的每个上升沿递减。内部时钟信号SYSCK例如是上面参考图6提到的时钟信号hclk。

计数器的起始值从自动重载寄存器623自动加载。在当前值递减为零时，自动重载起始值，并且生成递减结束信号LCCUF。

然而，强制重载信号LCCRld可以使得在计数元件622达到零之前重载至其起始值，而不生成递减结束信号LCCUF。

选择行计数器LCC的起始值以使得在内部时钟信号SYSCK的频率下，在模块的每个行起始时，倒数达到零(并且生成标志LCCUF)。

帧计数器TCC包括具有自动寄存器重载628的12位的下降计数器元件627。计数器元件627的当前值在帧计数器TCCK的时钟信号的每个上升沿递减。

计数器的起始值从自动重载寄存器628自动加载。在当前值递减到零时，自动重载起始值，并且生成递减结束信号TCCUF。

然而，强制重载信号TCCRld可以使得在计数元件627达到零之前将计数元件627重载至其起始值，而不生成递减结束信号TCCUF。

选择帧计数器TCC的起始值以使得由表示行起始LCCK的信号被定时，在模块的每个帧起始时，倒数达到零，并且生成标志TCCUF。

回想一下，在图6的示例中，电路CI包括输入E，该输入E旨在接收在电子模块内部、并且来自电子模块的至少一个同步信号VSYNC、HSYNC、TE。另外，定时信号生成电路620被配置为使用至少一个同步信号VSYNC、HSYNC、TE来生成数字定时信号TCK、LCK。

在用于创建触发信号CI并且被设计为控制多媒体接口电子模块(诸如显示接口或相机接口)的集成电路的上下文中，认为是在模块内部并且在模块外部不可用的同步信号可以是竖直同步信号VSYNC或水平同步信号HSYNC。在模块外部可以使用“撕裂效果”类型的外部同步信号TE。

这些同步信号将在下文中直接使用其附图标记“VSYNC”、“HSYNC”来表示。

也就是说，定时信号TCK、LCK生成电路620可以各种模式操作：

在自主模式下，模块外部没有可用的同步信号；

在模块外部有HSYNC和VSYNC可用；

在模块外部只有HSYNC可用；

在模块外部只有VSYNC可用；

在模块外部只有CSYNC可用(CSYNC＝HSYNC+VSYNC)。

通过参考的方式给出了下面描述的所有示例，但是当然可以考虑其他组合。

在自主模式下，电路620在没有任何外部信号的情况下生成数字定时信号TCK、LCK。

计数器622由内部时钟信号SYSCK定时，并且在模块的每个行起始时生成标志LCCUF。因此，标志LCCUF形成仿真在模块外部不可用的信号HSYNC的行起始信号LCK。

标志LCCUF用作用于对帧计数器TCC的计数器元件627进行定时的时钟信号TCCK。

因此，计数器627在模块的每个帧开始时生成标志TCCUF。因此，标志TCCUF形成仿真在模块外部不可用的信号VSYNC的帧起始信号TCK。

在具有HSYNC和VSYNC的模式下，电路620直接复制HSYNC作为行起始信号LCK，并且复制VSYNC作为帧起始信号TCK。

在仅具有HSYNC的模式下，电路620仅使用信号HSYNC来生成定时信号TCK、LCK。

信号HSYNC被直接复制作为行起始信号LCK。

信号HSYNC用作用于对帧计数器LCC的计数器元件627进行定时的时钟信号TCCK。因此，标志TCCUF形成仿真在模块外部不可用的信号VSYNC的帧起始信号TCK。

在仅具有VSYNC的模式下，电路620仅使用信号VSYNC来生成定时信号TCK、LCK。

信号VSYNC被直接复制作为帧起始信号TCK。

计数器元件622由内部时钟信号SYSCK定时。因此，标志LCCUF形成仿真在模块外部不可用的信号HSYNC的行起始信号LCK。

信号VSYNC也用作行计数器LCC的强制重载信号LCCRld。因此，行起始信号LCK与帧VSYNC的每个起始重新同步。

在仅具有CSYNC的模式下，电路620仅使用信号CSYNC来生成定时信号TCK、LCK，信号CSYNC是包括两个信号HSYNC和VSYNC之和的信号。认为信号CSYNC在端子“TE”上被传输。

计数器322由内部时钟信号SYSCK定时，并且当其到达其倒数结束(零)时生成标志LCCUF。

信号CSYNC用作行计数器LCC的强制重载信号LCCRld。因此，行计数器在信号CSYNC的分量HSYNC的每个脉冲处重载，并且此时不生成标志LCCUF。

然而，由于分量VSYNC在长于行计数的持续时间内没有变化，所以不会通过信号CSYNC的分量VSYNC的脉冲来重载行计数器LCC。在信号CSYNC的分量VSYNC的脉冲期间，行计数器LCC然后生成递减标记信号LCCUF的结束，递减标记信号LCCUF仿真在模块外部不可用的信号HSYNC的脉冲，并且信号CSYNC被直接复制作为行起始信号LCK。

标志LCCUF也形成仿真在模块外部不可用的信号VSYNC的帧起始信号TCK。

图8示出了用于监测多媒体接口模块ME的图形任务RAF的设备660的示例。

监测设备660被配置为等待图形任务RAF被执行，以通过至少一个触发信号TTEVi进行定时的方式对等待进行定时，并且如果等待的定时已经超过相应参考值，则生成至少一个安全信号AR。

在这方面，监测设备660包括具有自动重载662的16位的下降计数器元件661。计数器元件661的当前值以通过专用触发信号TTEVi进行定时的方式递减。

计数器的初始值从自动重载寄存器662自动加载。在当前值递减为零时，自动重载初始值，并且生成充当安全信号AR的递减结束信号。

然而，强制重载信号可以使得计数元件661在达到零之前重载至其起始值，而不生成递减结束信号AR。表示图形任务的执行的信号RAF用作强制重载信号。

监测设备可以另外包括比较器663，比较器663被配置为将计数器元件661的当前值与记录在寄存器中的至少一个其他参考值进行比较。当倒数达到至少一个其他参考值时，生成例如至少一个相应的初步警告信号preAR，以便发信号通知危险情况的来临。

当多媒体接口模块是具有有机发光二极管的“OLED”显示模块时，监测设备660特别适用。具体地，显示器过长时间缺乏刷新可能会不可逆地损坏OLED接口。

因此，由图形任务产生的事件可以有利地包括表示图像刷新的信号RAF。

用于监测多媒体接口模块IM的图形任务的设备660的优选实施例在与本专利申请的优先权在同一天以本申请人的名义提交的题为“Procédé de surveillance d’une

en particulier une

graphique,pour un module électronique,enparticulier d’interface multimédia,et dispositif correspondant”(“Method formonitoring a task,in particular a graphical task,for an electronic module,inparticular multimedia interface,and corresponding device”)的法国专利申请中描述。

图9示出了用于控制电子模块ME的系统，该系统包括诸如多媒体接口模块IM的电子模块ME、用于创建上面参考图6至8所述的集成电路类型的触发信号的集成电路CI、以及计算单元GPU。

多媒体接口模块ME可以被配置为经由数据总线BUS向集成电路CI的输入提供至少一个同步信号以创建触发信号。在该描述中，总线BUS可以包括以上参考图7描述的总线IMB和总线AHB。

计算单元GPU被配置为在分别由触发信号控制的时间独立且自主地执行控制操作。

再次参考图5，在这种情况下是关于系统SYS，其中电子模块ME是显示接口模块DSPL。

计算单元GPU被配置为执行以下控制操作中的至少一项：

在由相应第一触发信号TTEV1、TTEV11控制的时间刷新显示接口DSPL的操作OP1、OP11；

在由第二触发信号TTEV2控制的时间的图形计算操作OP2；

在由第三触发信号TTEV3控制的时间从属于系统的触摸控制器TACT读取触摸坐标的操作OP3。

现在参考图6，在这种情况下是关于系统SYS，其中电子模块ME是相机接口模块CAMIF。

计算单元GPU被配置为执行以下图形操作中的至少一项：

在由第一触发信号TTEV4控制的时间传输输出图像数据流的操作OP4；

在由第二触发信号TTEV5控制的时间对图像数据流数字地进行处理(诸如压缩数据)的操作OP5。

图10示出了电子装置APP，诸如智能手表、智能手机或摄像机。电子装置APP包括诸如以上参考图9所述的系统SYS。因此，系统SYS尤其包括：用于生成触发信号的集成电路CI，例如，被并入特别地配备有计算单元的片上系统中，例如以微控制器的形式；以及多媒体接口IM，诸如显示器或相机传感器。

此外，本实用新型不限于这些实施例，而是包含其所有变型。例如，即使已经强调了多媒体接口模块的示例，但是重申，实施例和实现模式适用于对可以具有多个同步点的任何类型的电子模块的控制。

本实用新型还包括一种方法，该方法包括在电子模块ME外部生成至少一个数字定时信号LCK、TCK，该至少一个数字定时信号LCK、TCK仿真在该模块内部、并且在模块外部本身不可用的至少一个第一同步信号HSYN、VSYNC。上面参考图7根据一个特定实施例描述了一种对应的集成电路。

至少一个定时信号LCK、TCK的生成可以包括对基本数字时钟信号SYSCK、TCCK的频率进行分频。当然，可以基于模块ME的固有特性来对定时信号TCK、LCK的生成进行参数化。在存在来自模块并且在模块外部可用的第二同步信号HSYN、VSYNC、TE的情况下，仿真至少一个第一信号的至少一个定时信号LCK、TCK的生成可以有利地使用第二信号。例如，第二信号HSYNC用作基本数字时钟信号TCCK，或者第二信号VSYNC用于复位由分频的基本数字时钟信号SYSCK产生的定时信号的相位。

实现模式和实施例涉及数字定时信号的生成。特定实施例涉及用于在外部控制电子模块的触发信号的生成。

实施例可以利用表示电子模块的使用或操作的信号，例如在模块的外部控制的上下文中，这些信号在模块外部不是自动可用的。

实施例和实现模式提出了一种图形定时器，该图形定时器生成触发信号，以允许对图形事件进行智能管理，并且可以提供用于优化多媒体接口模块的控制的解决方案。其他实施例总体上可以涉及能够以简单且通用的方式并且在不干预模块本身的情况下具有多个同步信号的电子模块。

根据一个方面，一种方法包括：在电子模块外部生成仿真至少一个第一同步信号的至少一个数字定时信号，该至少一个第一同步信号是在模块内部，并且至少一个第一同步信号在模块外部不可用仿真。

仿真信号被理解为表示按原样或其应当的那样再现或重新创建该信号，而实际上不具有该信号。

例如，提出了一种解决方案，其使得可以利用最初不可用的有用信号。因此，能够解决关于由电子模块提供的同步点的约束的问题。

根据一种实现模式，至少一个定时信号的生成包括对基本数字时钟信号的频率进行分频。

根据一种实现模式，在存在来自模块并且在模块外部可用的第二同步信号的情况下，仿真至少一个第一信号的至少一个定时信号的生成使用第二信号。

例如，仿真至少一个第一信号的至少一个定时信号的生成使用第二信号作为基本数字时钟信号。

例如，仿真至少一个第一信号的至少一个定时信号的生成使用第二信号，以复位由于基本数字时钟信号的频率的分频而产生的定时信号的相位。

有利地，能够基于模块的固有特性来对定时信号的生成进行参数化。因此，该方法能够适应电子模块的各种给定技术。

根据一种实现模式，该方法还包括创建用于在外部控制模块的触发信号，包括定时信号的边沿的至少一个计数；以及按照以至少一个计数的当前值为条件的方式生成触发信号。定时信号的边沿可以是数字信号的上升沿或数字信号的下降沿。

因此，创建触发信号可以使同步点不同于由电子模块直接提供的同步点。创建触发信号与优化电子模块(尤其是多媒体接口)的使用和设计有关。可以特别地创建同步点以便优化控制。此外，由于触发信号是在内部独立地但基于来自电子模块的同步信号而生成的，因此该方法使得可以与电子模块和谐地创建各种触发信号而无需对电子模块进行修改。

根据一种实现模式，定时信号的边沿的至少一个计数包括定时信号的边沿的多个计数，并且触发信号的生成包括：以关于计数的各种当前值的条件的组合为条件的复杂触发信号的至少一个生成。

各种计数使得可以创建对于电子模块的使用或需求而言实用的触发信号。生成复杂触发信号使得例如可以创建表示与电子模块的使用或需求有关的事件的触发信号。

根据一种实现模式，电子模块是多媒体接口模块，诸如显示接口或相机接口。

具体地，即使根据本方面的方法旨在用于有利于利用多个同步点的任何类型的电子模块，但是特别有利的是，针对多媒体接口模块利用根据本方面的方法，这些多媒体接口模块通常受该区域中的次优化的影响。

例如，至少一个定时信号包括仿真多媒体接口模块的水平同步信号的行起始信号、和/或仿真多媒体接口模块的竖直同步信号的帧起始信号。

多媒体接口模块内部的水平同步信号和竖直同步信号具有易于再现和表示特定且可用事件的优点。

有利地，该方法还包括监测多媒体接口模块的图形任务，包括：等待图形任务被执行，通过至少一个触发信号对等待时间进行定时，以及如果等待时间超过参考值，安全信号的至少一个生成。

这种实现模式使得可以采取附加且独立的安全措施。具体地，这样独立地(例如，独立于所附接的计算单元)生成的触发信号使得可以检测多媒体接口的不正确使用，这可能是由于多媒体接口的控制故障引起的。这可以避免损坏某些多媒体接口。

根据实现模式，还提出了一种用于控制电子模块的方法，该方法包括如上所述的方法，该控制方法包括在分别由触发信号触发的时间独立且自主地执行的控制操作。

因此，生成触发信号以便实现以下操作：控制多媒体接口以便例如关于控件具有的硬件能力来优化控件。

根据其中电子模块是显示接口模块的一种实现模式，这些操作包括以下操作中的至少一项：在由第一触发信号控制的时间刷新显示接口的操作；在由第二触发信号控制的时间的图形计算操作；或者在由第三触发信号控制的时间从触摸控制器读取触摸坐标的操作。

由于它们在触发信号的控制下独立且自主这一事实，与传统上由单个同步点控制的操作相反，这些控制操作不受可能的相互不兼容或干扰的影响。当然，触发信号的创建被配置为优化控制操作的执行。

根据其中电子模块是相机接口模块的一种实现模式，这些操作包括在由第一触发信号控制的时间传输图像数据的输出流，或者在由第二触发信号控制的时间对图像数据流数字地进行处理，诸如压缩数据。

例如，这可以使得能够在获取图像或部分图像之后及时地对输出图像数据流执行初步处理，例如压缩图像数据，以便避免需要在缓冲存储器中存储大量数据。换言之，与其中将每个图像整体存储在缓冲存储器中的传统处理相反，可以对图像数据流的图像执行部分处理，并且可以使图像数据流的图像从缓冲存储器中部分地排出。

根据另一方面，提出了一种集成电路，其包括定时信号发生器，该定时信号发生器被配置为在电子模块外部生成仿真至少一个第一同步信号的至少一个数字定时信号，该至少一个第一同步信号是在模块内部，并且该至少一个第一同步信号在模块外部不可用。

根据一个实施例，定时信号发生器包括被配置为对基本数字时钟信号的频率进行分频以便生成至少一个定时信号的分频器。

根据一个实施例，在存在来自模块并且在模块外部可用的第二同步信号的情况下，定时信号发生器被配置为使用第二信号生成仿真至少一个第一信号的至少一个定时信号。

例如，定时信号发生器被配置为使用第二信号作为基本数字时钟信号来生成仿真至少一个第一信号的至少一个定时信号。

例如，定时信号发生器被配置为使用第二信号生成仿真至少一个第一信号的至少一个定时信号，以便复位由分频器对基本数字时钟信号的频率的分频而产生的定时信号的相位。

有利的是，可以根据模块的固有特性对定时信号发生器进行参数化。

根据一个实施例，集成电路还包括用于创建用于在外部控制模块的触发信号的电路，该电路包括被配置为对定时信号的边沿进行计数的至少一个计数电路；以及被配置为按照以至少一个计数电路的当前值为条件的方式来生成触发信号的触发信号生成电路。

根据一个实施例，至少一个计数电路包括若干计数电路，并且触发信号生成电路被配置为按照以关于计数电路的各种当前值的条件的组合为条件的方式来生成至少一个复杂触发信号。

根据一个实施例，集成电路被配置用于电子模块，该电子模块是多媒体接口模块，诸如显示接口或相机接口。

有利地，定时信号生成电路被配置为生成定时信号，该定时信号包括仿真多媒体接口模块的水平同步信号的行起始信号、和/或仿真多媒体接口模块的竖直同步信号的帧起始信号。

集成电路还可以包括用于监测多媒体接口模块的图形任务的设备，该设备被配置为等待图形任务被执行，以通过至少一个触发信号进行定时的方式对等待时间进行定时，并且如果等待时间已超过相应参考值，则生成至少一个安全信号。

集成电路可以被并入例如微控制器中或片上系统中。

还提出了一种用于控制电子模块的系统，该系统包括电子模块和诸如上面定义的集成电路，该系统包括被配置为在分别由触发信号触发的时间独立且自主地执行控制操作的计算单元。

例如，电子模块是显示接口模块，并且计算单元被配置为执行以下控制操作中的至少一项：在由第一触发信号控制的时间刷新显示接口的操作；在由第二触发信号控制的时间的图形计算操作；或者在由第三触发信号控制的时间从属于该系统的触摸控制器读取触摸坐标的操作。

例如，电子模块是相机接口模块，并且计算单元被配置为执行以下操作：在由第一触发信号控制的时间传输图像数据的输出流，或者在由第二触发信号控制的时间对图像数据流数字地进行处理，诸如压缩数据。

还提出了一种电子装置，诸如智能手表或摄像机，其包括诸如上面定义的系统或诸如上面定义的集成电路。

Claims (15)

1.一种集成电路，其特征在于，所述集成电路包括：

定时信号发生器，被配置为在电子模块外部生成仿真第一同步信号的数字定时信号，所述第一同步信号在所述电子模块内部，并且所述第一同步信号在所述电子模块外部不可用；以及

输出，被配置为耦合到所述电子模块。

2.根据权利要求1所述的集成电路，其特征在于，所述定时信号发生器包括分频器，所述分频器被配置为对基本数字时钟信号的频率进行分频以便生成所述定时信号。

3.根据权利要求1所述的集成电路，其特征在于，所述定时信号发生器被配置为使用来自所述电子模块、并且在所述电子模块外部可用的第二同步信号来生成所述定时信号。

4.根据权利要求3所述的集成电路，其特征在于，所述定时信号发生器包括分频器，所述分频器被配置为对基本数字时钟信号的频率进行分频以便生成所述定时信号；以及

其中所述定时信号发生器被配置为使用所述第二同步信号作为所述基本数字时钟信号来生成所述定时信号。

5.根据权利要求3所述的集成电路，其特征在于，所述定时信号发生器包括分频器，所述分频器被配置为对基本数字时钟信号的频率进行分频以便生成所述定时信号；以及

其中所述定时信号发生器被配置为使用所述第二同步信号来生成所述定时信号，以便复位由所述分频器对所述基本数字时钟信号的所述频率进行分频而产生的所述定时信号的相位。

6.根据权利要求1所述的集成电路，其特征在于，定时信号发生器能够基于所述电子模块的固有特性而被参数化。

7.根据权利要求1所述的集成电路，其特征在于，所述集成电路还包括：

触发电路，被配置为生成用于在外部控制所述电子模块的触发信号，所述触发电路包括被配置为对所述定时信号的边沿进行计数的计数器；以及

触发信号生成电路，被配置为按照以所述计数器的当前值为条件的方式来生成所述触发信号。

8.根据权利要求7所述的集成电路，其特征在于，所述计数器包括多个计数电路，并且其中所述触发信号生成电路被配置为按照以关于所述计数电路的各种当前值的条件的组合为条件的方式来生成复杂触发信号。

9.根据权利要求7所述的集成电路，其特征在于，所述集成电路是多媒体接口模块的一部分，并且其中所述多媒体接口模块包括监测所述多媒体接口模块的图形任务的电路，所述集成电路被配置为：等待所述图形任务被执行，以通过所述触发信号中的至少一个触发信号进行定时的方式对所述等待进行定时；以及在等待时间已超过相应参考值时生成安全信号。

10.根据权利要求1所述的集成电路，其特征在于，所述集成电路是多媒体接口模块的一部分。

11.根据权利要求10所述的集成电路，其特征在于，所述定时信号发生器被配置为生成多个定时信号，所述多个定时信号包括：仿真所述多媒体接口模块的水平同步信号的行起始信号；以及仿真所述多媒体接口模块的竖直同步信号的帧起始信号。

12.根据权利要求1所述的集成电路，其特征在于，所述集成电路被并入微控制器中或片上系统中。

13.一种系统，其特征在于，所述系统包括：

电子模块；

在所述电子模块外部的集成电路，所述集成电路被配置为生成仿真第一同步信号的数字定时信号，所述第一同步信号在所述电子模块内部，并且所述第一同步信号在所述电子模块外部不可用，并且所述集成电路被配置为基于所述数字定时信号生成触发信号；以及

控制器，被配置为在由所述触发信号触发的时间独立并且自主地执行所述电子模块的控制操作。

14.根据权利要求13所述的系统，其特征在于，所述电子模块是显示接口模块，并且所述控制器被配置为执行以下控制操作中的至少一项：

在由第一触发信号控制的时间刷新所述显示接口模块的操作；

在由第二触发信号控制的时间的图形计算操作；以及

在由第三触发信号控制的时间从属于所述系统的触摸控制器读取触摸坐标的操作。

15.根据权利要求13所述的系统，其特征在于，所述电子模块是相机接口模块，并且所述控制器被配置为：在由第一触发信号控制的时间传输图像数据的输出流，或者在由第二触发信号控制的时间对图像数据流数字地进行处理。

Images