CN103219997B - 多谱段多焦面拼接红外探测器控制与信号采样电路 - Google Patents

Abstract

本发明多谱段多焦面拼接红外探测器控制与信号采样电路，包括时间基准控制模块、探测器时序控制模块、模拟数字转换器时序控制模块、红外探测器控制模块、模拟数字转换器数据采样模块、模拟信号延迟补偿模块；本发明通过内部时序控制逻辑，为多个红外探测器的控制提供统一的控制时序，使红外探测器即可以独立控制，又可以实现多个红外探测器同时输出数据。在大视场角红外遥感相机中，可以提高成像精度，降低图像几何失真，并简化后端的数字信号处理电路的设计难度。实现了多谱段多焦面拼接红外探测器控制与信号采样电路在红外遥感相机中的应用。

Description

多谱段多焦面拼接红外探测器控制与信号采样电路

技术领域

本发明涉及一种多谱段多焦面拼接红外探测器控制与信号采样电路，用于红外遥感相机等红外视频电路系统中，对红外探测器的控制与采样信号电路的控制。

背景技术

随着红外探测器制造技术的发展，红外成像系统已经广泛的应用在国防、遥感、医疗等领域。

目前，红外视频系统中使用的红外探测器基本都是一个红外探测器，为了提高红外成像系统的分辨率，使用多个红外探测器拼接的工艺，可以成倍的提高红外成像系统的分辨率。但是也引入了很多新的技术问题。使用现有技术设计多个红外探测器成像系统存在一些不足：

1)使用多个红外探测器时，不能协同控制多个红外探测器。当红外遥感卫星在大视场角的情况下，不同位置的红外探测器，如果积分时间不能独立控制，可能会引起图像的畸变，会降低成像质量。

2)多个红外探测器如果不能同时输出图像，首先，每个红外探测器的成像时刻不同，在多个红外探测器拼接工艺的成像系统中，会降低成像质量。其次，红外探测器模拟信号输出时刻不同，会增加后端数字信号处理电路的设计难度。

3)在控制红外探测器，并且采样模拟信号时，必须考虑模拟信号的延迟问题，现有的技术多为固定的延迟时间，没有使用指令控制的方式，会增加红外视频成像系统的设计与调试难度，系统灵活性不高。

4)现有技术在数字电路设计实现时，不利于采用流水线设计、数据时钟同步设计的方法，系统时钟频率不易提高，因此系统的数据处理速度和系统的响应速度难以提高。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供了一种多谱段多焦面拼接红外探测器控制与信号采样电路，可以独立的控制多个红外探测器的积分时间信号，并且使红外探测器同时输出模拟信号；还可以精确调整像元数据信号与像元地址、过采样地址的对应关系。

本发明的技术解决方案是：多谱段多焦面拼接红外探测器控制与信号采样电路，包括时间基准控制模块、探测器时序控制模块、模拟数字转换器时序控制模块、红外探测器控制模块、模拟数字转换器数据采样模块、模拟信号延迟补偿模块；

时间基准控制模块，当收到外部输入的行同步信号的第一个上升沿时，产生时序模块工作使能信号，使探测器时序控制模块和模拟数字转换器时序控制模块同时工作，所述行同步信号表示一行图像的成像周期；

探测器时序控制模块，包括探测器时钟分频计数器、探测器时钟产生电路、探测器时钟上升沿产生电路、探测器时钟下降沿产生电路；当时序模块工作使能信号有效时，探测器时钟分频计数器开始工作，当探测器时钟分频计数器到达探测器时钟分频计数器第一阈值时，由探测器时钟上升沿产生电路产生的探测器时钟上升沿标志位信号变为有效，当探测器时钟分频计数器到达探测器时钟分频计数器第一阈值的下一数值时，探测器时钟上升沿标志位信号变为无效；当探测器时钟分频计数器到达探测器时钟分频计数器第二阈值时，由探测器时钟下降沿产生电路产生的探测器时钟下降沿标志位信号变为有效，当探测器时钟分频计数器到达探测器时钟分频计数器第二阈值的下一数值时，探测器时钟下降沿标志位信号变为无效；当探测器时钟分频计数器到达探测器时钟分频计数器第三阈值时，探测器时钟计数器清零复位；当探测器时钟上升沿标志位信号有效时，由探测器时钟产生电路产生的探测器时钟信号变为高电平并保持；当探测器时钟下降沿标志位信号有效时，探测器时钟信号变为低电平并保持；上述产生的探测器时钟上升沿标志位信号、探测器时钟下降沿标志位信号均输出并用于控制红外探测器控制模块，探测器时钟信号输出并用于控制外部的红外探测器；所述的探测器时钟分频计数器第一阈值小于探测器时钟分频计数器第二阈值，探测器时钟分频计数器第二阈值小于探测器时钟分频计数器第三阈值；

模拟数字转换器时序控制模块，包括模拟数字转换器分频计数器、模拟数字转换器时钟产生电路、过采样地址计数器；当时序模块工作使能信号有效时，模拟数字转换器分频计数器开始工作，当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第一阈值时，过采样地址计数器生成过采样地址和过采样地址标志位信号，由模拟数字转换器时钟产生电路产生的模拟数字转换器时钟信号变为高电平并保持；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第二阈值时，模拟数字转换器时钟信号变为低电平并保持；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第三阈值时，模拟数字转换器分频计数器清零复位；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第一阈值的下一数值时，过采样地址标志位信号变为无效；在一个模拟数字转换器时钟周期内只产生一个过采样地址，产生的过采样地址在一个探测器时钟周期内循环变化；

红外探测器控制模块，包括行同步周期计数器、积分时间信号上升沿地址寄存器、积分时间信号下降沿地址寄存器、串行配置字控制信号产生电路、像元地址计数器、积分时间信号产生电路；当接收到外部输入的行同步信号上升沿时，行同步周期计数器清零复位；当探测器时钟上升沿标志位信号有效时，行同步周期计数器加1；当同时接收到外部输入的积分时间指令以及外部输入的行同步信号上升沿时，更新积分时间信号上升沿地址寄存器的数值，积分时间信号上升沿地址寄存器更新后的数值为积分时间信号下降沿地址寄存器的数值减去外部输入的积分时间指令的数值；所述的积分时间信号下降沿地址寄存器的数值为预设值；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器的数值等于积分时间信号上升沿地址寄存器的数值时，由积分时间信号产生电路产生的积分时间信号变为高电平；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器的数值等于积分时间信号下降沿地址寄存器的数值时，积分时间信号变为低电平；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器到达阈值时，串行配置字控制信号产生电路产生串行控制配置字信号；当探测器时钟上升沿标志位信号有效，并且行同步周期计数器到达阈值时，像元地址计数器产生像元地址信号；积分时间信号、串行控制配置字信号输出至外部的红外探测器，像元地址信号输出并送至模拟延迟补偿模块；所述积分时间信号用于控制外部红外探测器的曝光时间，所述串行控制配置字信号用于控制外部红外探测器的工作状态；

模拟数字转换器数据采集模块，包括亚稳态消除电路、条件触发寄存器；外部输入的模拟数字转换器数据信号、模拟数字转换器数据有效标志位信号同时输入至亚稳态消除电路，进行消除亚稳态操作；当经过消除亚稳态处理后的模拟数字转换器数据有效标志位信号有效时，条件触发寄存器寄存经过消除亚稳态处理后的模拟数字转换器数据信号，形成采样数据信号；当过采样地址有效标志位信号有效时，条件触发寄存器寄存采样数据信号，完成对采样数据的时序同步操作，产生像元数据信号并输出；

模拟信号延迟补偿模块，包括过采样地址移位寄存器组、像元地址移位寄存器组、多路选择器；当过采样地址有效标志位信号有效时，对输入进来的过采样地址、像元地址信号分别通过采样地址移位寄存器组、像元地址移位寄存器组进行移位寄存操作；当过采样地址标志位信号有效时，在外部输入的移位指令信号的控制下，多路选择器从过采样地址移位寄存器组、像元地址移位寄存器组产生延迟补偿后的过采样地址、延迟补偿后的像元地址信号、像元数据有效标志位信号，并输出。

所述时间基准控制模块包括消除亚稳态电路、上升沿检测电路；外部输入的行同步信号，经过消除亚稳态电路的处理，送到上升沿检测电路，当上升沿检测电路检测到行同步信号的第一个上升沿之后，使时序模块工作使能信号变为有效。

本发明与现有技术相比的优点在于：

(1)时间基准控制模块根据外部输入的行同步信号，确定不同控制电路之间与控制电路内部的初始工作时刻，保证红外探测器的时序信号与模拟数字转换器(以下简称ADC)的时序信号有固定的相位关系。通过探测器时钟上升沿标志位信号、探测器时钟下降沿标志位信号产生的控制信号，与探测器时钟信号的相位完全相同，简化了红外探测器控制的设计难度，并使多个红外探测器控制模块有相同的时序基准。通过ADC时序信号，使多个通道的ADC数据采样控制、模拟信号延迟补偿控制同步到统一的时序控制下。

(2)红外探测器控制模块可以根据外部输入的积分时间指令，改变积分时间信号的宽度，积分时间信号的上升沿位置可变、下降沿位置固定，可以独立控制多个红外探测器的积分时间信号的有效时间，并且保证多个红外探测器同时输出模拟像元信号，使多个红外探测器具有相同的成像时刻，提高系统的成像质量。多个红外探测器同时输出模拟像元信号，简化了信号采样电路的设计复杂度。所述位置为积分时间信号的上升沿和下降沿在行同步信号周期内的位置。

(3)模拟信号延迟补偿模块可以根据外部输入的指令控制，对过采样地址、像元地址信号以ADC采样周期为单位进行延迟控制，可以精确调整像元数据信号与过采样地址、像元地址信号的相位关系，即精确标定ADC采样模拟像元信号与过采样地址、像元地址信号的逻辑关系。通过数字信号处理的方法，补偿因为元器件响应延迟、传输延迟、ADC处理响应延迟所造成的ADC采样数据信号与过采样地址、像元地址信号的相位差。简化了模拟像元信号在数字量化过程中，采样数据信号、过采样地址、像元地址信号的相位补偿设计，使本发明适用于各种不同的硬件电路下。

附图说明

图1为当系统有一个红外探测器、一个信号采样电路时的功能结构图；

图2为当系统有多个红外探测器、多个信号采样电路时的功能结构图；

图3为时间基准控制模块的功能结构图；

图4为探测器时序控制模块的功能结构图；

图5为模拟数字转换器时序控制模块的功能结构图；

图6为红外探测器控制模块的功能结构图；

图7为模拟数字转换器数据采样模块的功能结构图；

图8为模拟信号延迟补偿模块的功能结构图；

图9为探测器时钟信号、探测器时钟上升沿标志位信号、探测器时钟下降沿标志位信号、ADC时钟信号、过采样地址的时序关系示意图；

图10为红外探测器的积分时间控制信号、配置控制字、像元地址信号的时序关系示意图。

具体实施方式

本发明多谱段多焦面拼接红外探测器控制与信号采样电路，包括时间基准控制模块、探测器时序控制模块、模拟数字转换器时序控制模块、红外探测器控制模块、模拟数字转换器数据采样模块、模拟信号延迟补偿模块；

时间基准控制模块，当收到外部输入的行同步信号的第一个上升沿时，产生时序模块工作使能信号，使探测器时序控制模块和模拟数字转换器时序控制模块同时工作，所述行同步信号表示一行图像的成像周期；

探测器时序控制模块，包括探测器时钟分频计数器、探测器时钟产生电路、探测器时钟上升沿产生电路、探测器时钟下降沿产生电路；当时序模块工作使能信号有效时，探测器时钟分频计数器开始工作，当探测器时钟分频计数器到达探测器时钟分频计数器第一阈值时，由探测器时钟上升沿产生电路产生的探测器时钟上升沿标志位信号变为有效，当探测器时钟分频计数器到达探测器时钟分频计数器第一阈值的下一数值时，探测器时钟上升沿标志位信号变为无效；当探测器时钟分频计数器到达探测器时钟分频计数器第二阈值时，由探测器时钟下降沿产生电路产生的探测器时钟下降沿标志位信号变为有效，当探测器时钟分频计数器到达探测器时钟分频计数器第二阈值的下一数值时，探测器时钟下降沿标志位信号变为无效；当探测器时钟分频计数器到达探测器时钟分频计数器第三阈值时，探测器时钟计数器清零复位；当探测器时钟上升沿标志位信号有效时，由探测器时钟产生电路产生的探测器时钟信号变为高电平并保持；当探测器时钟下降沿标志位信号有效时，探测器时钟信号变为低电平并保持；上述产生的探测器时钟上升沿标志位信号、探测器时钟下降沿标志位信号均输出并用于控制红外探测器控制模块，探测器时钟信号输出并用于控制外部的红外探测器；所述的探测器时钟分频计数器第一阈值小于探测器时钟分频计数器第二阈值，探测器时钟分频计数器第二阈值小于探测器时钟分频计数器第三阈值；

模拟数字转换器时序控制模块，包括模拟数字转换器分频计数器、模拟数字转换器时钟产生电路、过采样地址计数器；当时序模块工作使能信号有效时，模拟数字转换器分频计数器开始工作，当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第一阈值时，过采样地址计数器生成过采样地址和过采样地址标志位信号，由模拟数字转换器时钟产生电路产生的模拟数字转换器时钟信号变为高电平并保持；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第二阈值时，模拟数字转换器时钟信号变为低电平并保持；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第三阈值时，模拟数字转换器分频计数器清零复位；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第一阈值的下一数值时，过采样地址标志位信号变为无效；在一个模拟数字转换器时钟周期内只产生一个过采样地址，产生的过采样地址在一个探测器时钟周期内循环变化；

红外探测器控制模块，包括行同步周期计数器、积分时间信号上升沿地址寄存器、积分时间信号下降沿地址寄存器、串行配置字控制信号产生电路、像元地址计数器、积分时间信号产生电路；当接收到外部输入的行同步信号上升沿时，行同步周期计数器清零复位；当探测器时钟上升沿标志位信号有效时，行同步周期计数器加1；当同时接收到外部输入的积分时间指令以及外部输入的行同步信号上升沿时，更新积分时间信号上升沿地址寄存器的数值，积分时间信号上升沿地址寄存器更新后的数值为积分时间信号下降沿地址寄存器的数值减去外部输入的积分时间指令的数值；所述的积分时间信号下降沿地址寄存器的数值为预设值；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器的数值等于积分时间信号上升沿地址寄存器的数值时，由积分时间信号产生电路产生的积分时间信号变为高电平；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器的数值等于积分时间信号下降沿地址寄存器的数值时，积分时间信号变为低电平；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器到达阈值时，串行配置字控制信号产生电路产生串行控制配置字信号；当探测器时钟上升沿标志位信号有效，并且行同步周期计数器到达阈值时，像元地址计数器产生像元地址信号；积分时间信号、串行控制配置字信号输出至外部的红外探测器，像元地址信号输出并送至模拟延迟补偿模块；所述积分时间信号用于控制外部红外探测器的曝光时间，所述串行控制配置字信号用于控制外部红外探测器的工作状态；

模拟数字转换器数据采集模块，包括亚稳态消除电路、条件触发寄存器；外部输入的模拟数字转换器数据信号、模拟数字转换器数据有效标志位信号同时输入至亚稳态消除电路，进行消除亚稳态操作；当经过消除亚稳态处理后的模拟数字转换器数据有效标志位信号有效时，条件触发寄存器寄存经过消除亚稳态处理后的模拟数字转换器数据信号，形成采样数据信号；当过采样地址有效标志位信号有效时，条件触发寄存器寄存采样数据信号，完成对采样数据的时序同步操作，产生像元数据信号并输出；

模拟信号延迟补偿模块，包括过采样地址移位寄存器组、像元地址移位寄存器组、多路选择器；当过采样地址有效标志位信号有效时，对输入进来的过采样地址、像元地址信号分别通过采样地址移位寄存器组、像元地址移位寄存器组进行移位寄存操作；当过采样地址标志位信号有效时，在外部输入的移位指令信号的控制下，多路选择器从过采样地址移位寄存器组、像元地址移位寄存器组产生延迟补偿后的过采样地址、延迟补偿后的像元地址信号、像元数据有效标志位信号，并输出。

所述时间基准控制模块包括消除亚稳态电路、上升沿检测电路；外部输入的行同步信号，经过消除亚稳态电路的处理，送到上升沿检测电路，当上升沿检测电路检测到行同步信号的第一个上升沿之后，使时序模块工作使能信号变为有效。

如图1和图2所示，为本发明提出的多谱段多焦面拼接红外探测器控制与信号采样电路的结构框图，包括时间基准控制模块、探测器时序控制模块、模拟数字转换器时序控制模块、红外探测器控制模块、模拟数字转换器数据采样模块、模拟信号延迟补偿模块。所述多谱段多焦面拼接红外探测器控制与信号采样电路各模块中的所有电路均采用数字电路时钟同步设计。

一、关键模块设计

1、时间基准控制模块

如图3所示，时间基准控制模块，由亚稳态消除电路、上升沿检测电路组成，产生时序模块工作使能信号。外部输入行同步信号经过两个寄存器，做消除亚稳态处理，产生经过消除亚稳态处理的行同步信号，当检测到经过消除亚稳态处理的行同步信号的第一个上升沿时，时序模块工作使能信号有效。

2、探测器时序控制模块

如图4所示，探测器时序控制模块，由探测器时钟分频计数器、探测器时钟产生电路、探测器时钟上升沿产生电路、探测器时钟下降沿产生电路组成。产生探测器时钟上升沿标志位信号、探测器时钟下降沿标志位信号、探测器时钟信号。本发明所使用的探测器时钟分频计数器为n分频计数器，当时序模块工作使能有效时，n分频计数器开始工作，当探测器时钟分频计数器的数值为1时，产生探测器时钟上升沿标志位信号，当探测器时钟分频计数器的数值为n/2+1时，产生探测器时钟下降沿标志位信号。由探测器时钟产生电路根据探测器时钟上升沿标志位信号和探测器时钟下降沿标志位信号产生探测器时钟信号。

3、模拟数字转换器时序控制模块

如图5所示，ADC时序控制模块，由ADC分频计数器、ADC时钟产生电路、过采样地址计数器组成。产生ADC时钟信号、过采样地址、过采样地址有效标志位信号。本发明所使用的ADC分频计数器为m分频计数器，当时序模块工作使能有效时，m分频计数器开始工作，当ADC分频计数器的数值为2时，ADC时钟信号变为高电平，当ADC分频计数器的数值为m/2+2时，ADC时钟信号变为低电平。过采样地址由过采样地址计数器产生，当ADC分频计数器的数值为2时，过采样地址计数器加1，同时产生过采样地址标志位信号，当过采样地址计数器为P时，过采样地址计数器清零复位，P＝m/n。

本发明实例中，时序信号波形如图9所示。在时序模块工作使能信号的控制下，探测器时钟分频计数器和ADC分频计数器同时工作，保证探测器时钟和ADC时钟有固定的相位关系和比例关系。FPGA工作时钟频率为100MHz，探测器时钟频率为1MHz，ADC时钟频率为20MHz，一个探测器时钟周期为1000ns，一个ADC时钟周期为50ns，一个探测器时钟周期内，包含20个ADC时钟周期，对于一个模拟像元信号，会进行20次采样，本发明实例中，探测器时钟信号频率、ADC时钟频率，都为FPGA工作时钟频率的偶数倍分频，并且频率比值为偶数倍关系。探测器时钟的上升沿、ADC时钟的上升沿同时产生，保证两个时钟的相位关系固定。

4、红外探测器控制模块

如图6所示，红外探测器控制模块，由行同步周期计数器、积分时间信号上升沿地址寄存器、积分时间信号下降沿地址寄存器、串行配置字控制信号产生电路、像元地址计数器、积分时间信号产生电路组成，此外还包括移位寄存器控制使能电路、模拟像元输出地址寄存器、串行控制字配置地址寄存器。产生探测器积分时间信号、串行控制配置字信号、像元地址信号，上述信号，都在探测器时钟上升沿标志位信号或探测器时钟下降沿标志位信号的控制下产生，确保与探测器时钟信号有固定相位关系。

根据红外探测器的技术要求，如图10所示，在积分时间信号下降沿a个探测器时钟之后，探测器输出模拟像元信号，在积分时间信号下降沿b个探测器时钟之后，探测器接收串行控制配置字信号。本发明实例中，产生固定阈值的寄存器，包括积分时间信号下降沿地址寄存器c、模拟像元输出地址寄存器d、串行控制字配置地址寄存器e、串行控制字配置结束地址寄存器f。

当探测器时钟上升沿标志位信号有效时，行同步上升沿检测电路采样外部输入的行同步信号。当检测到外部输入的行同步信号的上升沿时，行同步周期计数器(cnt)清零复位；当探测器时钟上升沿标志位信号有效时，行同步周期计数器进行加1操作。积分时间信号采用下降沿位置固定，上升沿位置可变的产生方式。当探测器时钟上升沿标志位信号有效，并且检测到外部输入的行同步信号的上升沿时，积分时间信号下降沿地址寄存器的数值减去外部输入的积分时间指令的数值，计算得到的数值更新积分时间信号上升沿地址寄存器的数值(c-x)。当探测器时钟下降沿标志位信号有效，并且行同步周期计数器的数值等于积分时间信号上升沿地址寄存器的数值时(cnt＝c-x)，积分时间信号变成高电平，当探测器时钟下降沿标志位信号有效，并且行同步周期计数器的数值等于积分时间信号下降沿地址寄存器的数值时(cnt＝c)，积分时间信号变成低电平。

当探测器时钟上升沿标志位信号有效，并且行同步周期计数器的数值等于模拟像元输出地址寄存器的数值时(cnt＝d)，像元地址计数器的数值变为1；当探测器时钟上升沿标志位信号有效时，像元地址计数器进行加1操作；当像元地址计数器的数字达到阈值时，像元地址计数器清零复位。

当外部输入串行控制字配置指令有效，且探测器时钟上升沿标志位信号有效，且行同步周期计数器的数值等于串行控制字配置地址寄存器的数值时(cnt＝e)，由移位寄存器控制使能电路产生的串行控制字更新使能信号变为无效。通过对串行控制字更新使能信号的控制，可以避免在串行控制字配置过程中，接收新的串行控制字配置指令造成串行配置控制字信号错误。当探测器时钟上升沿标志位信号有效，且行同步周期计数器的数值等于串行控制字配置地址寄存器的数值(cnt＝e)，且串行控制字更新使能信号有效时，由移位寄存器控制使能电路产生的移位寄存器工作使能信号变为有效。当探测器时钟上升沿标志位信号有效，且行同步周期计数器的数值等于串行控制字配置结束地址寄存器的数值(cnt＝f)时，使移位寄存器工作使能信号变为无效。当探测器时钟上升沿标志位信号有效，且行同步周期计数器的数值等于串行控制字配置地址寄存器的数值(cnt＝e)，且串行控制字更新使能信号有效时，串行配置字控制信号产生电路更新为外部输入的串行控制字配置指令。当探测器时钟上升沿标志位信号有效，且移位寄存器工作使能信号有效时，移位寄存器左移，低位补0，移位寄存器的高位输出，产生串行控制配置字信号。

5、ADC数据采样模块

如图7所示，ADC数据采样模块，包括亚稳态消除电路、条件触发寄存器；消除亚稳态电路由两级同步寄存器组成，同步ADC输出的数据信号、数据有效标志位信号。当消除亚稳态的模拟数字转换器数据有效标志位信号有效时，条件出发寄存器采样消除亚稳态后的模拟数字转换器数据信号，产生采样数据信号。当过采样地址有效标志位信号有效时，条件出发寄存器寄存采样数据信号，使采样数据信号同步到内部过采样地址相位下，简化模拟信号延迟补偿模块的设计。

ADC数据信号经过两个同步寄存器，ADC数据有效标志位信号经过三个同步寄存器，当ADC数据有效标志位信号的第二同步寄存器与ADC数据有效标志位信号的第三同步寄存器检测到ADC数据有效标志位信号的上升沿时，ADC数据信号的第二同步寄存器中的数据写入采样数据寄存器，产生数据采样信号。ADC过采样地址有效标志位信号有效时，采样数据信号写入到像元数据寄存器，完成采样数据信号与过采样地址的相位调整。

6、模拟信号延迟补偿模块

如图8所示，模拟信号延迟补偿模块由过采样地址移位寄存器组、像元地址移位寄存器组、多路选择器组成。当过采样地址有效标志信号有效时，过采样地址移位寄存器组、像元地址移位寄存器组对过采样地址、像元地址信号进行移位寄存控制。一次移位操作的延迟周期为ADC时钟周期，延迟之后的信号经过多路选择器根据外部输入的移位指令进行控制，选择从过采样地址移位寄存器组、像元地址移位寄存器组中指定的寄存器输出信号。本发明实例中，像元地址为0时，全部输出信号做全零屏蔽处理，降低后端数据信号处理电路的设计难度。

二、系统架构设计

本发明适用于以下三种系统：

第一种：系统有一个红外探测器，一个信号采样电路。

第二种：系统有多个红外探测器，多个信号采样电路，红外探测器即可统一控制，也可以独立控制，每个信号采样电路独立控制。

第三种：系统有一个红外探测器，红外探测器具有多个模拟信号输出，每个模拟信号由信号采样电路独立控制。

当控制器使用在第二种、第三种系统中，可以使用一个行同步周期计数器，为所有红外探测器控制模块提供统一的行同步周期计数器信号用于探测器时序控制。多谱段多焦面拼接红外探测器控制与信号采样电路的架构在HDL代码实现中，便于采用流水线设计、数源同步设计、单时钟域设计，可以实现较高的系统工作频率和数据处理能力。

本发明未详细描述内容为本领域技术人员公知技术。

Claims (2)

1.多谱段多焦面拼接红外探测器控制与信号采样电路，其特征在于：包括时间基准控制模块、探测器时序控制模块、模拟数字转换器时序控制模块、红外探测器控制模块、模拟数字转换器数据采样模块、模拟信号延迟补偿模块；

时间基准控制模块，当收到外部输入的行同步信号的第一个上升沿时，产生时序模块工作使能信号，使探测器时序控制模块和模拟数字转换器时序控制模块同时工作，所述行同步信号表示一行图像的成像周期；

探测器时序控制模块，包括探测器时钟分频计数器、探测器时钟产生电路、探测器时钟上升沿产生电路、探测器时钟下降沿产生电路；当时序模块工作使能信号有效时，探测器时钟分频计数器开始工作，当探测器时钟分频计数器到达探测器时钟分频计数器第一阈值时，由探测器时钟上升沿产生电路产生的探测器时钟上升沿标志位信号变为有效，当探测器时钟分频计数器到达探测器时钟分频计数器第一阈值的下一数值时，探测器时钟上升沿标志位信号变为无效；当探测器时钟分频计数器到达探测器时钟分频计数器第二阈值时，由探测器时钟下降沿产生电路产生的探测器时钟下降沿标志位信号变为有效，当探测器时钟分频计数器到达探测器时钟分频计数器第二阈值的下一数值时，探测器时钟下降沿标志位信号变为无效；当探测器时钟分频计数器到达探测器时钟分频计数器第三阈值时，探测器时钟分频计数器清零复位；当探测器时钟上升沿标志位信号有效时，由探测器时钟产生电路产生的探测器时钟信号变为高电平并保持；当探测器时钟下降沿标志位信号有效时，探测器时钟信号变为低电平并保持；上述产生的探测器时钟上升沿标志位信号、探测器时钟下降沿标志位信号均输出并用于控制红外探测器控制模块，探测器时钟信号输出并用于控制外部的红外探测器；所述的探测器时钟分频计数器第一阈值小于探测器时钟分频计数器第二阈值，探测器时钟分频计数器第二阈值小于探测器时钟分频计数器第三阈值；

模拟数字转换器时序控制模块，包括模拟数字转换器分频计数器、模拟数字转换器时钟产生电路、过采样地址计数器；当时序模块工作使能信号有效时，模拟数字转换器分频计数器开始工作，当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第一阈值时，过采样地址计数器生成过采样地址和过采样地址标志位信号，由模拟数字转换器时钟产生电路产生的模拟数字转换器时钟信号变为高电平并保持；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第二阈值时，模拟数字转换器时钟信号变为低电平并保持；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第三阈值时，模拟数字转换器分频计数器清零复位；当模拟数字转换器分频计数器到达模拟数字转换器分频计数器第一阈值的下一数值时，过采样地址标志位信号变为无效；在一个模拟数字转换器时钟周期内只产生一个过采样地址，产生的过采样地址在一个探测器时钟周期内循环变化；

红外探测器控制模块，包括行同步周期计数器、积分时间信号上升沿地址寄存器、积分时间信号下降沿地址寄存器、串行配置字控制信号产生电路、像元地址计数器、积分时间信号产生电路；当接收到外部输入的行同步信号上升沿时，行同步周期计数器清零复位；当探测器时钟上升沿标志位信号有效时，行同步周期计数器加1；当同时接收到外部输入的积分时间指令以及外部输入的行同步信号上升沿时，更新积分时间信号上升沿地址寄存器的数值，积分时间信号上升沿地址寄存器更新后的数值为积分时间信号下降沿地址寄存器的数值减去外部输入的积分时间指令的数值；所述的积分时间信号下降沿地址寄存器的数值为预设值；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器的数值等于积分时间信号上升沿地址寄存器的数值时，由积分时间信号产生电路产生的积分时间信号变为高电平；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器的数值等于积分时间信号下降沿地址寄存器的数值时，积分时间信号变为低电平；当探测器时钟下降沿标志位信号有效，并且行同步周期计数器到达阈值时，串行配置字控制信号产生电路产生串行控制配置字信号；当探测器时钟上升沿标志位信号有效，并且行同步周期计数器到达阈值时，像元地址计数器产生像元地址信号；积分时间信号、串行控制配置字信号输出至外部的红外探测器，像元地址信号输出并送至模拟延迟补偿模块；所述积分时间信号用于控制外部红外探测器的曝光时间，所述串行控制配置字信号用于控制外部红外探测器的工作状态；

模拟数字转换器数据采样模块，包括消除亚稳态电路、条件触发寄存器；外部输入的模拟数字转换器数据信号、模拟数字转换器数据有效标志位信号同时输入至消除亚稳态电路，进行消除亚稳态操作；当经过消除亚稳态处理后的模拟数字转换器数据有效标志位信号有效时，条件触发寄存器寄存经过消除亚稳态处理后的模拟数字转换器数据信号，形成采样数据信号；当过采样地址有效标志位信号有效时，条件触发寄存器寄存采样数据信号，完成对采样数据的时序同步操作，产生像元数据信号并输出；

模拟信号延迟补偿模块，包括过采样地址移位寄存器组、像元地址移位寄存器组、多路选择器；当过采样地址有效标志位信号有效时，对输入进来的过采样地址、像元地址信号分别通过采样地址移位寄存器组、像元地址移位寄存器组进行移位寄存操作；当过采样地址标志位信号有效时，在外部输入的移位指令信号的控制下，多路选择器从过采样地址移位寄存器组、像元地址移位寄存器组产生延迟补偿后的过采样地址、延迟补偿后的像元地址信号、像元数据有效标志位信号，并输出。

2.根据权利要求1所述的多谱段多焦面拼接红外探测器控制与信号采样电路，其特征在于：所述时间基准控制模块包括消除亚稳态电路、上升沿检测电路；外部输入的行同步信号，经过消除亚稳态电路的处理，送到上升沿检测电路，当上升沿检测电路检测到行同步信号的第一个上升沿之后，使时序模块工作使能信号变为有效。