CN210182177U - 一种高通流的片式压敏电阻 - Google Patents
一种高通流的片式压敏电阻 Download PDFInfo
- Publication number
- CN210182177U CN210182177U CN201921428532.XU CN201921428532U CN210182177U CN 210182177 U CN210182177 U CN 210182177U CN 201921428532 U CN201921428532 U CN 201921428532U CN 210182177 U CN210182177 U CN 210182177U
- Authority
- CN
- China
- Prior art keywords
- cover plate
- thickness
- intermediate film
- inner electrode
- upper cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
本实用新型公开了一种高通流的片式压敏电阻,在现有片式压敏电阻结构的基础上,将下盖板、上盖板和和内电极留边区上通过印刷功能浆料形成功能浆料层;其中,功能浆料层的电位梯度大于陶瓷主体的电位梯度,下盖板的厚度不大于中间膜的厚度,上盖板的厚度不大于中间膜的厚度,内电极留边区的厚度不大于中间膜的厚度。本实用新型将片式压敏电阻的上盖板、下盖板、内电极留边区使用高电位梯度的压敏材料制作,从而提高了片式压敏电阻器在上盖板、下盖板、内电极留边区的爬电距离;使片式压敏电阻在相同外部尺寸的前提下,尽可能的增加单层通流面积以及增加内电极层数;从而提升片式压敏电阻通流性能和浪涌防护性能。
Description
技术领域
本实用新型涉及压敏电阻技术领域,具体涉及一种高通流的片式压敏电阻。
背景技术
氧化锌压敏电阻作为阻值对外加电压敏感的可变电阻,因其良好的非线性伏安特性被广泛应用在电力系统中作为过电压保护装置,以保护电子设备免受瞬间过电压的危害而失效。随着终端设备小型化、集成化的发展,氧化锌压敏电阻逐渐向多层片式方向发展。
如图1和图2所示,现有的片式氧化锌压敏电阻的结构,包含陶瓷主体1;其内部设置的交错对位的内电极2;陶瓷主体1两端头各设置一个端电极3,且该端电极3与内部设置的交错对位的内电极2相连接。其中,以内电极2以下的下层陶瓷(下盖板1-1),内电极2以内的内层陶瓷(中间膜1-2)以及内电极2以上的上层陶瓷(上盖板1-3)共同叠合而成。
现有的片式氧化锌压敏电阻的制作工艺,包含以下步骤:
1.调制以氧化锌为主体,各种微量金属氧化物添加剂的陶瓷浆料(以下简称氧化锌陶瓷浆料)。
2.采用流延成型的方式,将配制好的氧化锌陶瓷浆料流延成10~50um的生坯带。
3.堆叠数张生坯带至预定厚度(T),作为上盖板1-3或下盖板1-1。
4.在生坯带上通过网版印刷内电极2,如图1和图2所示,内电极2只有一端连接到生坯带的一端,内电极2的两边与生坯带的其余三边预留宽度W;内电极2的材料可为银、钯、铂、铜、镍中的一种金属或多种合金。相邻两内电极2垂直方向面积重复区域即为单层内电极2允许的因瞬间过电压产生的脉冲电流面积(S)。
5.堆叠内电极2在预制的下盖板1-1上,再堆叠生坯带至预设定厚度,以上步骤反复至内电极2堆叠至预设定数量。内电极垂直方向形成交错对位结构,分别连接生坯带的左右端。
6.将预制上盖板1-3堆叠在最上方,经过温水压压合形成整体。将压合后的生坯切割成最小生坯单元。将最小生坯单元放入烧结炉中烧结,烧结温度范围:600℃~1000℃,烧结后制得熟坯。
7.将熟坯两端沾上端电极3,放入网带烧结炉中烧结,烧结温度:600℃~900℃。烧结后制成的片式压敏电阻10.端电极40的材料可为银、铂、金、铜中的一种金属或多种金属合金。
上述片式压敏电阻中陶瓷主体1的上盖板1-3、下盖板1-1、中间膜1-2的材质相同,因此相同材料体积情况下阻抗相同。片式压敏电阻需满足以下条件才能在大浪涌电流冲击时,瓷体表面不因击穿而损毁:
a.中间膜厚度(D)<内电极留边宽度(W);
b.中间膜厚度(D)<上盖板厚度(T);
c.中间膜厚度(D)<下盖板厚度(T);
其原理概括为:当片式压敏电阻的端电极3之间有瞬间过电压时,由于片式压敏电阻具有良好的非线性特性,当外加电压大于中间膜处耐受电压时,中间膜处瞬间由高阻态转变为低阻态,从而泄放电流,并将电压钳制到一定值(下简称限位电压Ur)。而当限位电压(Ur)高于内电极留边宽度(W)处,或者上/下盖板处可耐受电压时,电流便从这些“捷径”处击穿而将压敏电阻损坏。
由于片式压敏电阻A在相同外部尺寸条件下,需同时满足a、b、c等条件。因此无法增加单层通流面积,且无法增加内电极2的层数,从而也无法增加片式压敏电阻的通流能力。
实用新型内容
针对上述问题中存在的不足之处,本实用新型提供一种高通流的片式压敏电阻。
本实用新型公开了一种高通流的片式压敏电阻,包括:陶瓷主体、内电极和端电极,所述陶瓷主体包括下盖板、中间膜、上盖板和内电极留边区;
所述内电极设置于所述陶瓷主体内部且内部高度方向呈交错对齐,所述端电极设置于所述陶瓷主体的两端头上,所述端电极与相对应的所述内电极相连接;
所述下盖板、上盖板和和内电极留边区上通过印刷功能浆料形成功能浆料层;
所述功能浆料层的电位梯度大于所述陶瓷主体的电位梯度;
所述下盖板的厚度不大于所述中间膜的厚度;
所述上盖板的厚度不大于所述中间膜的厚度;
所述内电极留边区的厚度不大于所述中间膜的厚度。
作为本实用新型的进一步改进,
所述功能浆料层的电位梯度是所述陶瓷主体的电位梯度的1.5~3倍。
作为本实用新型的进一步改进,
所述功能浆料层的电位梯度是所述陶瓷主体的电位梯度的1.5~2倍。
作为本实用新型的进一步改进,
所述下盖板的厚度是所述中间膜的厚度的0.2~1.0倍;
所述上盖板的厚度是所述中间膜的厚度的0.2~1.0倍;
所述内电极留边区的厚度是所述中间膜的厚度的0.2~1.0倍。
作为本实用新型的进一步改进,
所述下盖板的厚度是所述中间膜的厚度的0.5~1.0倍;
所述上盖板的厚度是所述中间膜的厚度的0.5~1.0倍;
所述内电极留边区的厚度是所述中间膜的厚度的0.5~1.0倍。
作为本实用新型的进一步改进,
所述内电极的层数为2~10层。
与现有技术相比,本实用新型的有益效果为:
本实用新型将片式压敏电阻的上盖板、下盖板、内电极留边区使用高电位梯度的压敏材料制作,从而提高了片式压敏电阻器在上盖板、下盖板、内电极留边区的爬电距离;使片式压敏电阻在相同外部尺寸的前提下,尽可能的增加单层通流面积以及增加内电极层数;从而提升片式压敏电阻通流性能和浪涌防护性能;同时,采用本实用新型的片式压敏电阻结构可以修复因制造过程中造成的电极留边量不足,而导致的通流性能不良的问题。
附图说明
图1为现有技术中公开的片式氧化锌压敏电阻的局部剖面示意图;
图2为图1中片式氧化锌压敏电阻的侧面剖面立体图;
图3为本实用新型一种实施例公开的高通流的片式压敏电阻的局部剖面示意图;
图4为图3中高通流的片式压敏电阻的侧面剖面立体图。
图中:
现有技术:
1、陶瓷主体;1-1、下盖板;1-2、中间膜;1-3、上盖板;2、内电极;3、端电极;C、易击穿区;T、上盖板厚度/下盖板厚度;W、内电极留边宽度;D、中间膜厚度;
本实用新型:
10、陶瓷主体;11、下盖板;12、中间膜;13、上盖板;14、内电极留边区;20、内电极;30、端电极;C、易击穿区;t、上盖板厚度/下盖板厚度;w、内电极留边宽度;d、中间膜厚度。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
下面结合附图对本实用新型做进一步的详细描述:
如图3、4所示,本实用新型提供一种高通流的片式压敏电阻,在现有片式压敏电阻结构的基础上,在下盖板11、上盖板13和和内电极留边区14上通过印刷功能浆料形成功能浆料层;其中:
功能浆料层的电位梯度大于陶瓷主体的电位梯度;优选为,功能浆料层的电位梯度是陶瓷主体的电位梯度的1.5~3倍;进一步优选为,1.5~2倍。
下盖板11的厚度不大于中间膜12的厚度;优选为,下盖板11的厚度是中间膜12的厚度的0.2~1.0倍;进一步优选为,0.5~1.0倍。
上盖板13的厚度不大于中间膜11的厚度;优选为,上盖板13的厚度是中间膜11的厚度的0.2~1.0倍;进一步优选为,0.5~1.0倍。
内电极留边区的厚度不大于中间膜的厚度;优选为,电极留边区14的厚度是中间膜12的厚度的0.2~1.0倍;进一步优选为,0.5~1.0倍。
进一步,内电极的层数为2~10层。
本实用新型还提供一种高通流的片式压敏电阻的制备工艺,包括:
步骤1、调制氧化锌及各种微量添加剂混合的陶瓷浆料,电位梯度为C1(V/mm);
步骤2、将预制的陶瓷浆料流延成10~60um的生坯带,优选为50um;
步骤3、调制氧化锌、更高电位梯度压敏电阻配方的微量金属氧化物添加剂等混合的功能浆料,电位梯度为C2(V/mm),且满足如下条件:
a.功能浆料在室温、14#转子、10R条件下测试粘度为10~15Kcp;
b.功能浆料在室温下不易挥发凝固,具有良好的触变性;
步骤4、在预制的生坯带上印刷内电极,且预留宽度为w的内电极留边区;
步骤5、将步骤4中生坯带的内电极留边区印刷步骤3所调制的功能浆料;
步骤6、堆叠步骤2生坯带作为上盖板或下盖板,厚度达到预定设计厚度t;
步骤7、堆叠一层如步骤5印有内电极和功能浆的生坯带;
步骤8、堆叠步骤2生坯带作为中间膜,厚度达到预定设计厚度d;
步骤9、交错重复堆叠步骤7、8,使内电极交错对位,直到制成内电极层数达到设计层数的内电极叠层,且满足如下条件:
a.上盖板厚度和下盖板的厚度t,均小于中间膜的厚度d,但大于或等于中间膜厚度d的0.2倍;
b.内电极留边宽度w,小于中间膜厚度d,但大于或等于中间膜厚度d的0.2倍。
步骤10、将预制好的上盖板,堆叠到内电极叠层的上面初步制得叠层坯体;
步骤11、叠层坯体经过10~30Mpa的温水压后压制成多层片式压敏电阻生坯;
步骤12、多层片式压敏电阻生坯经切割后制成片式压敏电阻生坯最小单元;
步骤13、多层片式压敏电阻生坯最小单元放入烧结炉中烧结,烧结温度介于600℃~900℃之间,制得片式压敏电阻熟坯。
步骤14、压敏电阻熟坯的两端沾上银浆作为端电极,经过600℃~900℃烧结后制得片式压敏电阻。
下面以实施例对本实用新型进行更为具体的说明。按照本实用新型及现有技术制作的实施例及比较例的样品,按照表1的参数制作,采用恭成科技的通流测试设备(型号S6C05)进行通流性能测试,直流电性参数仪(CJ1001)进行静态电性(V1mA、IL、α)测试。
表1
尺寸规格 | 内电极层数 | 长(mm) | 宽(mm) | 厚(mm) |
0806 | 3~8 | 2.2±0.2 | 1.8±0.15 | 1.8max |
1206 | 3~8 | 3.2±0.2 | 1.8±0.15 | 1.8max |
1210 | 3~8 | 3.2±0.2 | 2.5±0.20 | 1.8max |
按照以上三种尺寸规格依次做实施例1~3,对比例1~3。
按照表1制作0806、1206、1210尺寸规格的片式压敏电阻,其中对比例1~3为现有技术制作的常规结构片式压敏电阻,实施例1~3为本实用新型结构的片式压敏电阻。实施例1~3与对比例1~3不同的是片式压敏电阻的留边处、上盖板、下盖板处均印刷的材料,其电位梯度为中间膜处材料电位梯度的1.5~2倍。
测试以上的各个实施例及对比例性能如表2所示。
表2
根据表2中中的测试结果,实施例1~3和对比例1~3中间膜厚度均小于上盖板厚度、下盖板厚度、内电极留边宽度。实施例1~3和对比例1~3的基本电性:压敏电压、非线性系数、漏电流、电容等均无太大差异。但是实施例1~3通流要比对比例1~3通流高出很多。此结果说明,本实用新型结构可增大上盖板、下盖板、留边处的爬电距离。使浪涌电流从中间膜处通过,避免了在峰值电流时,因两电极间电压大于上盖板、下盖板、留边处可承受的电压而击穿。从而提高了片式压敏电阻的耐受浪涌性能。
实施例4~6和对比例4~6,结构及性能测试如表3所示。
表3
根据表3中测试数据,实施例4~6中间膜均小于上盖板厚度、下盖板厚度、内电极留边宽度。且内电极个数可达到5~6个,总通流面积可达到8.56~27mm2。而对比例内电极个数为4个,总通流面积仅为3.24~10.44mm2。实施例4~6的通流性能远远优于对比例4~6。
结论:
根据实施例1~6和对比例1~6的测试结果对比,本实用新型结构的片式压敏电阻在同等尺寸规格下,可增加单层通流面积和总通流面积,从而最终极大地提升了片式压敏电阻的通流性能。
以上仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (6)
1.一种高通流的片式压敏电阻,包括:陶瓷主体、内电极和端电极,所述陶瓷主体包括下盖板、中间膜、上盖板和内电极留边区;
所述内电极设置于所述陶瓷主体内部且内部高度方向呈交错对齐,所述端电极设置于所述陶瓷主体的两端头上,所述端电极与相对应的所述内电极相连接;
其特征在于,
所述下盖板、上盖板和和内电极留边区上通过印刷功能浆料形成功能浆料层;
所述功能浆料层的电位梯度大于所述陶瓷主体的电位梯度;
所述下盖板的厚度不大于所述中间膜的厚度;
所述上盖板的厚度不大于所述中间膜的厚度;
所述内电极留边区的厚度不大于所述中间膜的厚度。
2.如权利要求1所述的片式压敏电阻,其特征在于,
所述功能浆料层的电位梯度是所述陶瓷主体的电位梯度的1.5~3倍。
3.如权利要求2所述的片式压敏电阻,其特征在于,
所述功能浆料层的电位梯度是所述陶瓷主体的电位梯度的1.5~2倍。
4.如权利要求1所述的片式压敏电阻,其特征在于,
所述下盖板的厚度是所述中间膜的厚度的0.2~1.0倍;
所述上盖板的厚度是所述中间膜的厚度的0.2~1.0倍;
所述内电极留边区的厚度是所述中间膜的厚度的0.2~1.0倍。
5.如权利要求4所述的片式压敏电阻,其特征在于,
所述下盖板的厚度是所述中间膜的厚度的0.5~1.0倍;
所述上盖板的厚度是所述中间膜的厚度的0.5~1.0倍;
所述内电极留边区的厚度是所述中间膜的厚度的0.5~1.0倍。
6.如权利要求1所述的片式压敏电阻,其特征在于,
所述内电极的层数为2~10层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921428532.XU CN210182177U (zh) | 2019-08-30 | 2019-08-30 | 一种高通流的片式压敏电阻 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921428532.XU CN210182177U (zh) | 2019-08-30 | 2019-08-30 | 一种高通流的片式压敏电阻 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210182177U true CN210182177U (zh) | 2020-03-24 |
Family
ID=69842715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921428532.XU Active CN210182177U (zh) | 2019-08-30 | 2019-08-30 | 一种高通流的片式压敏电阻 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210182177U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113921211A (zh) * | 2021-11-10 | 2022-01-11 | 深圳顺络电子股份有限公司 | 叠片式压敏电阻 |
-
2019
- 2019-08-30 CN CN201921428532.XU patent/CN210182177U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113921211A (zh) * | 2021-11-10 | 2022-01-11 | 深圳顺络电子股份有限公司 | 叠片式压敏电阻 |
CN113921211B (zh) * | 2021-11-10 | 2023-12-26 | 深圳顺络电子股份有限公司 | 叠片式压敏电阻 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101761937B1 (ko) | 전자 부품 및 그 제조 방법 | |
JP2013089947A (ja) | 積層セラミック電子部品 | |
CN108281283A (zh) | 立式陶瓷贴片电容的制造工艺及其电容产品 | |
US7277003B2 (en) | Electrostatic discharge protection component | |
CN210182177U (zh) | 一种高通流的片式压敏电阻 | |
US20200343051A1 (en) | Integrated Component Including a Capacitor and Discrete Varistor | |
CN106782956B (zh) | 一种制备多层片式压敏电阻的方法及由其制得的压敏电阻 | |
JP3449599B2 (ja) | 積層チップ型バリスタ | |
TWI667667B (zh) | 一種提高多層貼片式變阻器通流面積的製法及其製得的變阻器元件 | |
JP2023113814A (ja) | 低アスペクト比バリスタ | |
CN106673641B (zh) | 一种低压压敏陶瓷片及其制备方法 | |
JPH056805A (ja) | チツプ型バリスタ | |
JPH10199709A (ja) | 積層型バリスタ | |
CN112216452B (zh) | 一种叠层片式压敏电阻及其制备方法 | |
KR20050014094A (ko) | 다양한 커패시턴스 값을 갖는 적층 칩 소자 | |
JPWO2020149034A1 (ja) | バリスタ集合体 | |
CN214956232U (zh) | 一种组合式复合型ptc热敏电阻 | |
CN109727740B (zh) | 一种高精度高可靠性叠层热敏电阻芯片及其制作方法 | |
JP3232713B2 (ja) | ノイズフィルタ | |
KR100374506B1 (ko) | 고주파 적층 칩 부품 및 그 제조 방법 | |
JP2886724B2 (ja) | 積層型電圧非直線抵抗器の製造方法 | |
JPH11297509A (ja) | 積層型セラミック電子部品 | |
JPH01107511A (ja) | 3端子型複合機能素子 | |
JP4041082B2 (ja) | バリスタ及びバリスタの製造方法 | |
JPS63102218A (ja) | 積層形多端子電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |