CN210093672U - 一种不对称高多层刚挠结合电路板 - Google Patents
一种不对称高多层刚挠结合电路板 Download PDFInfo
- Publication number
- CN210093672U CN210093672U CN201920419008.XU CN201920419008U CN210093672U CN 210093672 U CN210093672 U CN 210093672U CN 201920419008 U CN201920419008 U CN 201920419008U CN 210093672 U CN210093672 U CN 210093672U
- Authority
- CN
- China
- Prior art keywords
- rigid
- flexible
- layer
- core
- flex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型提供一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区、纯动态挠性弯折区、薄层刚挠结合区组成;所述厚层刚挠结合区包括组合设置的刚性芯板、挠性芯板、粘结层;所述纯动态挠性弯折区包括挠性芯板、保护膜,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板、挠性芯板、粘结层。本实用新型提供的不对称高多层刚挠结合电路板及其制备方法,更能满足电子产品的三维组装要求,节省组装空间,可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。
Description
技术领域
本实用新型属于电路板技术领域,具体涉及一种不对称高多层刚挠结合电路板及其制备方法。
背景技术
刚挠结合电路板融合了挠性板的挠性与刚性板的耐久性,可实现不同条件下的三维立体组装,被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。在电子产品组装空间越来越窄小的今天,传统对称型高多层刚挠结合电路板由于纯动态挠性弯折区两端的刚挠结合电路层数、厚度一样,很难满足其3D立体组装要求。
综上所述,有必要提供一种更能适应和满足3D立体组装要求的不对称高多层刚挠结合电路板及制作方法。
实用新型内容
有鉴于此,本实用新型独创性的设计出一种不对称高多层刚挠结合电路板及其制备方法,本实用新型更能满足电子产品的三维组装要求,节省组装空间,可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。
本申请的技术方案为:一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区、纯动态挠性弯折区、薄层刚挠结合区组成;所述厚层刚挠结合区包括组合设置的刚性芯板、挠性芯板、粘结层;所述纯动态挠性弯折区包括挠性芯板、保护膜,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板、挠性芯板、粘结层。
特别的,所述刚性芯板的两侧均具有金属线路层,所述挠性芯板的两侧均具有金属线路层。
进一步的,所述厚层刚挠结合区、薄层刚挠结合区分别设有导通孔。
进一步的,所述刚性芯板为双面设置金属线路层的刚性芯板;所述挠性芯板为双面设置金属线路层的的挠性芯板。优选的,所述粘结层为低流动性半固化片制得的粘结层。
进一步的,所述纯动态挠性弯折区位于中端位置,所述纯动态挠性弯折区为四层线路区,且四层线路表面分别设置有保护膜,保护膜分别延伸进厚层刚挠结合区、厚层刚挠结合区0.25mm-0.6mm。
进一步的,所述厚层刚挠结合区包括四张刚性芯板、二张挠性芯板,所述刚性芯板与刚性芯板、刚性芯板与挠性芯板、挠性芯板与挠性芯板之间分别通过五张粘结层粘合。
进一步的,所述厚层刚挠结合区为十二层线路区。
进一步的,所述薄层刚挠结合区包括二张刚性芯板、二张挠性芯板、三张粘结层,所述刚性芯板、挠性芯板、粘结层交错设置。
进一步的,所述薄层刚挠结合区为八层线路区。
本实用新型还提供一种不对称高多层刚挠结合电路板的制备方法,包括以下步骤:
S1.提供第一挠性芯板、第二挠性芯板,并于第一挠性芯板两侧金属面分别蚀刻出金属线路层,于第二挠性芯板两侧金属面分别蚀刻出金属线路层;
S2.分别在第一挠性芯板、第二挠性芯板的金属线路层的中间纯动态挠性弯折区域线路表面覆盖保护膜,保护膜比纯动态挠性弯折区域长0.5mm-1.2mm,即刚挠结合后,保护膜能分别延伸进厚层刚挠结合区与薄层刚挠结合区0.5mm-1.2mm并被相应粘结层覆盖住;
S3.通过第一粘结层将第一挠性芯板与第二挠性芯板粘合层压形成挠性结合电路板;所述第一粘结层是由中间纯动态挠性弯折区开窗镂空的粘结胶组成;
S4.提供第一刚性芯板、第二刚性芯板,所述第一刚性芯板中间设有第一介质层,所述第二刚性芯板中间设有第二介质层;于第一刚性芯板一侧金属面蚀刻出金属线路层,于第二刚性芯板一侧金属面蚀刻出金属线路层,分别在第一刚性芯板、第二刚性芯板具有金属线路层的一侧的中间区域,即后面刚挠结合层压后纯动态挠性弯折区左右两端相对应处分别电铣出半槽,第一刚性芯板的半槽的深度是第一介质层厚度的三分之一至二分之一之间,第二刚性芯板的半槽的深度是第二介质层厚度的三分之一至二分之一之间;
S5. 通过第二粘结层、第三粘接层分别将第一刚性芯板、第二刚性芯板与步骤S3中的挠性结合层电路板粘合层压,形成八层刚挠性结合层电路板;所述第二粘结层、第三粘接层均为由中间区域中开窗镂空,位置同步骤S3中第一粘结层开窗的粘结胶组成;
S6.在上述八层刚挠性结合层电路板一侧钻第一导通孔,并在第一导通孔内镀上孔铜,并于第一刚性芯板的另一侧蚀刻出金属线路层、第二刚性芯板的另一侧蚀刻出金属线路层;所述第一导通孔位于薄层刚挠结合区内;
S7. 提供第三刚性芯板、第四刚性芯板,所述第三刚性芯板中间设有第三介质层,所述第四刚性芯板中间设有第四介质层;于第三刚性芯板一侧金属面蚀刻出金属线路层,于第四刚性芯板一侧金属面蚀刻出金属线路层,分别在第三刚性芯板、第四刚性芯板具有金属线路层的一侧的薄层刚挠结合区左右两端对应位置分别电铣出半槽,第三刚性芯板的半槽的深度是第三介质层厚度的三分之一至二分之一之间一半,第四刚性芯板的半槽的深度是第四介质层厚度的三分之一至二分之一之间;
S8. 通过第四粘结层、第五粘接层分别将第三刚性芯板、第四刚性芯板与步骤S6中的层刚挠性结合层电路板粘合层压,形成十二层刚挠性结合层电路板;所述第四粘结层、第五粘接层均为由一侧的薄层刚挠结合区域相对应区域处开窗镂空的粘结胶组成;
S9. 在十二层刚挠性结合层电路板的另一侧的即厚层刚挠结合区域内钻第二导通孔,并在第二导通孔内镀上孔铜,并于第三刚性芯板的另一侧金属面蚀刻出金属线路层、第四刚性芯板的另一侧金属面蚀刻出金属线路层;所述第二通导孔位于厚层刚挠结合区内;
S10.通过电铣半槽的方式分别将薄层刚挠结合区外面的第三介质层、第四介质层废料揭盖掉;
S11. 通过电铣半槽的方式分别将纯动态挠性弯折区外面的第一介质层、第三介质层、第二介质层、第四介质层废料揭盖掉,形成不对称高多层刚挠结合电路板。
本实用新型独创性的设计出一种不对称高多层刚挠结合电路板及其制备方法,更能满足电子产品的三维组装要求,节省组装空间,可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。
附图说明
图1为本实用新型的一种结构示意图;
图2为本实用新型制备方法中制得的一种不对称高多层刚挠结合电路板的结构示意图;
图3为本实用新型制备方法中步骤S3制备的挠性结合层电路板的结构示意图;
图4为本实用新型制备方法中步骤S5制备的八层刚挠性结合层电路板的结构示意图;
图5为本实用新型制备方法中步骤S8制备的十二层刚挠性结合层电路板的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例1
一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区10、纯动态挠性弯折区20、薄层刚挠结合区30组成;所述厚层刚挠结合区包括组合设置的刚性芯板1、挠性芯板2、粘结层3;所述纯动态挠性弯折区包括挠性芯板2、保护膜4,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板1、挠性芯板2、粘结层3。
进一步的,所述厚层刚挠结合区、薄层刚挠结合区分别设有导通孔。
进一步的,所述刚性芯板为双面设置金属线路层的刚性芯板;所述挠性芯板为双面设置金属线路层的的挠性芯板。优选的,所述粘结层为低流动性半固化片制得的粘结层。
进一步的,所述纯动态挠性弯折区位于中端位置,所述纯动态挠性弯折区为四层线路区,且四层线路表面分别设置有保护膜,保护膜分别延伸进厚层刚挠结合区、厚层刚挠结合区0.25mm。
进一步的,所述厚层刚挠结合区包括四张刚性芯板、二张挠性芯板,所述刚性芯板与刚性芯板、刚性芯板与挠性芯板、挠性芯板与挠性芯板之间分别通过五张粘结层粘合。
进一步的,所述厚层刚挠结合区为十二层线路区。
进一步的,所述薄层刚挠结合区包括二张刚性芯板、二张挠性芯板、三张粘结层,所述刚性芯板、挠性芯板、粘结层交错设置。
进一步的,所述薄层刚挠结合区为八层线路区。
本实用新型独创性的设计出一种不对称高多层刚挠结合电路板及其制备方法,更能满足电子产品的三维组装要求,节省组装空间,可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。
实施例2
一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区10、纯动态挠性弯折区20、薄层刚挠结合区30组成;所述厚层刚挠结合区包括组合设置的刚性芯板1、挠性芯板2、粘结层3;所述纯动态挠性弯折区包括挠性芯板2、保护膜4,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板1、挠性芯板2、粘结层3。
进一步的,所述厚层刚挠结合区、薄层刚挠结合区分别设有导通孔。
进一步的,所述刚性芯板为双面设置金属线路层的刚性芯板;所述挠性芯板为双面设置金属线路层的的挠性芯板。优选的,所述粘结层为低流动性半固化片制得的粘结层。
进一步的,所述纯动态挠性弯折区位于中端位置,所述纯动态挠性弯折区为四层线路区,且四层线路表面分别设置有保护膜,保护膜分别延伸进厚层刚挠结合区、厚层刚挠结合区0.6mm。
进一步的,所述厚层刚挠结合区包括四张刚性芯板、二张挠性芯板,所述刚性芯板与刚性芯板、刚性芯板与挠性芯板、挠性芯板与挠性芯板之间分别通过五张粘结层粘合。
进一步的,所述厚层刚挠结合区为十二层线路区。
进一步的,所述薄层刚挠结合区包括二张刚性芯板、二张挠性芯板、三张粘结层,所述刚性芯板、挠性芯板、粘结层交错设置。
进一步的,所述薄层刚挠结合区为八层线路区。
实施例3
一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区10、纯动态挠性弯折区20、薄层刚挠结合区30组成;所述厚层刚挠结合区包括组合设置的刚性芯板1、挠性芯板2、粘结层3;所述纯动态挠性弯折区包括挠性芯板2、保护膜4,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板1、挠性芯板2、粘结层3。
进一步的,所述厚层刚挠结合区、薄层刚挠结合区分别设有导通孔。
进一步的,所述刚性芯板为双面设置金属线路层的刚性芯板;所述挠性芯板为双面设置金属线路层的的挠性芯板。优选的,所述粘结层为低流动性半固化片制得的粘结层。
进一步的,所述纯动态挠性弯折区位于中端位置,所述纯动态挠性弯折区为四层线路区,且四层线路表面分别设置有保护膜,保护膜分别延伸进厚层刚挠结合区、厚层刚挠结合区0.4mm。
进一步的,所述厚层刚挠结合区包括四张刚性芯板、二张挠性芯板,所述刚性芯板与刚性芯板、刚性芯板与挠性芯板、挠性芯板与挠性芯板之间分别通过五张粘结层粘合。
进一步的,所述厚层刚挠结合区为十二层线路区。
进一步的,所述薄层刚挠结合区包括二张刚性芯板、二张挠性芯板、三张粘结层,所述刚性芯板、挠性芯板、粘结层交错设置。
进一步的,所述薄层刚挠结合区为八层线路区。
实施例4
一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区10、纯动态挠性弯折区20、薄层刚挠结合区30组成;所述厚层刚挠结合区包括组合设置的刚性芯板1、挠性芯板2、粘结层3;所述纯动态挠性弯折区包括挠性芯板2、保护膜4,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板1、挠性芯板2、粘结层3。
进一步的,所述厚层刚挠结合区、薄层刚挠结合区分别设有导通孔。
进一步的,所述刚性芯板为双面设置金属线路层的刚性芯板;所述挠性芯板为双面设置金属线路层的的挠性芯板。优选的,所述粘结层为低流动性半固化片制得的粘结层。
进一步的,所述纯动态挠性弯折区位于中端位置,所述纯动态挠性弯折区为四层线路区,且四层线路表面分别设置有保护膜,保护膜分别延伸进厚层刚挠结合区、厚层刚挠结合区0.35mm。
进一步的,所述厚层刚挠结合区包括四张刚性芯板、二张挠性芯板,所述刚性芯板与刚性芯板、刚性芯板与挠性芯板、挠性芯板与挠性芯板之间分别通过五张粘结层粘合。
进一步的,所述厚层刚挠结合区为十二层线路区。
进一步的,所述薄层刚挠结合区包括二张刚性芯板、二张挠性芯板、三张粘结层,所述刚性芯板、挠性芯板、粘结层交错设置。
进一步的,所述薄层刚挠结合区为八层线路区。
本实用新型独创性的设计出一种不对称高多层刚挠结合电路板及其制备方法,更能满足电子产品的三维组装要求,节省组装空间,可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。
实施例5
一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区10、纯动态挠性弯折区20、薄层刚挠结合区30组成;所述厚层刚挠结合区包括组合设置的刚性芯板1、挠性芯板2、粘结层3;所述纯动态挠性弯折区包括挠性芯板2、保护膜4,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板1、挠性芯板2、粘结层3。
进一步的,所述厚层刚挠结合区、薄层刚挠结合区分别设有导通孔。
进一步的,所述刚性芯板为双面设置金属线路层的刚性芯板;所述挠性芯板为双面设置金属线路层的的挠性芯板。优选的,所述粘结层为低流动性半固化片制得的粘结层。
进一步的,所述纯动态挠性弯折区位于中端位置,所述纯动态挠性弯折区为四层线路区,且四层线路表面分别设置有保护膜,保护膜分别延伸进厚层刚挠结合区、厚层刚挠结合区0.5mm。
进一步的,所述厚层刚挠结合区包括四张刚性芯板、二张挠性芯板,所述刚性芯板与刚性芯板、刚性芯板与挠性芯板、挠性芯板与挠性芯板之间分别通过五张粘结层粘合。
进一步的,所述厚层刚挠结合区为十二层线路区。
进一步的,所述薄层刚挠结合区包括二张刚性芯板、二张挠性芯板、三张粘结层,所述刚性芯板、挠性芯板、粘结层交错设置。
进一步的,所述薄层刚挠结合区为八层线路区。
本实用新型独创性的设计出一种不对称高多层刚挠结合电路板及其制备方法,更能满足电子产品的三维组装要求,节省组装空间,可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。
对于本领域技术人员而言,显然本实用新型不限于上述示范性实施例的细节,而且在不背离本实用新型的精神或基本特征的情况下,能够以其他的具体形式实现本实用新型。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本实用新型的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。需注意的是,本实用新型中所未详细描述的技术特征,均可以通过任一现有技术实现。
Claims (8)
1.一种不对称高多层刚挠结合电路板,其特征在于,是由设置的厚层刚挠结合区、纯动态挠性弯折区、薄层刚挠结合区组成;所述厚层刚挠结合区包括组合设置的刚性芯板、挠性芯板、粘结层;所述纯动态挠性弯折区包括挠性芯板、保护膜,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板、挠性芯板、粘结层。
2.根据权利要求1所述的不对称高多层刚挠结合电路板,其特征在于,所述厚层刚挠结合区、薄层刚挠结合区分别设有导通孔。
3.根据权利要求1所述的不对称高多层刚挠结合电路板,其特征在于,所述刚性芯板为双面设置金属线路层的刚性芯板;所述挠性芯板为双面设置金属线路层的挠性芯板。
4.根据权利要求1所述的不对称高多层刚挠结合电路板,其特征在于,所述纯动态挠性弯折区位于中端位置,所述纯动态挠性弯折区为四层线路区,且四层线路表面分别设置有保护膜,保护膜分别延伸进厚层刚挠结合区、厚层刚挠结合区0.25mm-0.6mm。
5.根据权利要求1所述的不对称高多层刚挠结合电路板,其特征在于,所述厚层刚挠结合区包括四张刚性芯板、二张挠性芯板,所述刚性芯板与刚性芯板、刚性芯板与挠性芯板分别通过五张粘结层粘合,所述刚性芯板、挠性芯板、粘结层交错设置。
6.根据权利要求5所述的不对称高多层刚挠结合电路板,其特征在于,所述厚层刚挠结合区为十二层线路区。
7.根据权利要求1所述的不对称高多层刚挠结合电路板,其特征在于,所述薄层刚挠结合区包括二张刚性芯板、二张挠性芯板、三张粘结层,所述刚性芯板、挠性芯板、粘结层交错设置。
8.根据权利要求7所述的不对称高多层刚挠结合电路板,其特征在于,所述薄层刚挠结合区为八层线路区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920419008.XU CN210093672U (zh) | 2019-03-29 | 2019-03-29 | 一种不对称高多层刚挠结合电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920419008.XU CN210093672U (zh) | 2019-03-29 | 2019-03-29 | 一种不对称高多层刚挠结合电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210093672U true CN210093672U (zh) | 2020-02-18 |
Family
ID=69472976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920419008.XU Active CN210093672U (zh) | 2019-03-29 | 2019-03-29 | 一种不对称高多层刚挠结合电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210093672U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110012600A (zh) * | 2019-03-29 | 2019-07-12 | 博敏电子股份有限公司 | 一种不对称高多层刚挠结合电路板及制备方法 |
CN112105175A (zh) * | 2020-11-09 | 2020-12-18 | 广东科翔电子科技股份有限公司 | 一种具有空气腔的不对称多层刚挠结合板的工艺方法 |
-
2019
- 2019-03-29 CN CN201920419008.XU patent/CN210093672U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110012600A (zh) * | 2019-03-29 | 2019-07-12 | 博敏电子股份有限公司 | 一种不对称高多层刚挠结合电路板及制备方法 |
CN110012600B (zh) * | 2019-03-29 | 2024-05-07 | 博敏电子股份有限公司 | 一种不对称高多层刚挠结合电路板及制备方法 |
CN112105175A (zh) * | 2020-11-09 | 2020-12-18 | 广东科翔电子科技股份有限公司 | 一种具有空气腔的不对称多层刚挠结合板的工艺方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529239B2 (ja) | 多層硬軟性印刷回路基板及びその製造方法 | |
CN103313530B (zh) | 软硬结合电路板的制作方法 | |
TWI681475B (zh) | 軟硬結合板及其製作方法 | |
CN210093672U (zh) | 一种不对称高多层刚挠结合电路板 | |
CA2184373C (en) | Fabrication multilayer combined rigid/flex printed circuit board | |
CN103635005A (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 | |
CN110012600B (zh) | 一种不对称高多层刚挠结合电路板及制备方法 | |
CN103796416A (zh) | 软硬结合电路板及其制作方法 | |
CN113923899A (zh) | 一种软硬结合板及其制造方法 | |
JPH0221672B2 (zh) | ||
CN103327738A (zh) | 软硬结合电路板及其制作方法 | |
CN103313529B (zh) | 软硬结合电路板的制作方法 | |
CN109688730B (zh) | 一种软硬结合板的制作方法及软硬结合板 | |
CN103635007B (zh) | 软硬结合电路基板、软硬结合电路板及制作方法 | |
CN102340938B (zh) | 电路板制作方法 | |
CN207733057U (zh) | 一种三明治型高速叠层结构 | |
WO2004114730A3 (en) | Metal foil composite structure for producing clad laminate | |
WO2023123907A1 (zh) | 软硬结合板的制作方法及电路板 | |
JP2006059962A (ja) | リジッドフレックス回路基板およびその製造方法 | |
CN102378501A (zh) | 电路板制作方法 | |
CN204674123U (zh) | 一种双层介质无胶挠性覆铜板 | |
JPH05315758A (ja) | 多層フレキシブル回路基板およびその製法 | |
CN110913577A (zh) | 一种六层软硬结合板的叠构结构 | |
CN104284529A (zh) | 软硬结合电路板及其制作方法 | |
CN220325890U (zh) | 一种局部厚铜pcb |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |