CN209471949U - 一种立体封装mram存储器 - Google Patents

Abstract

本实用新型公开了一种立体封装MRAM存储器，涉及存储设备领域，包括从下至上堆叠设置的一个底板层和多个芯片层；每一芯片层分别包括一个MRAM芯片以及铜带，所述铜带为扁平带状，设置在相应芯片层内MRAM芯片的上表面一侧；所述铜带将所属芯片层的MRAM芯片的引脚与所述底板层上对外连接的引脚电气连接，或者将所属芯片层的MRAM芯片的多个引脚电气连接所述底板层设有用于对外连接的引脚。用较薄的铜带来代替传统的厚度较大的叠层PCB板，能够有效的降低存储器的厚度，另外使用铜带，其阻抗更小，信号质量更高；高度降低能够使存储器具有良好的抗冲击性能。适合应于在空间条件受限下的各种使用领域，如航空、航天领域。

Description

一种立体封装MRAM存储器

〖技术领域〗

本实用新型涉及存储设备领域，尤其涉及一种立体封装MRAM存储器。

〖背景技术〗

随着当代电子技术的不断发展及普及，行业内秉承着可持续发展的目标，在科技创新路上与日俱进。如今在航空、航天领域的计算机系统中，越来越多地需要运行软件操作系统，因此对数据存储的速率要求较高，需要MRAM数据存储器件作为数据存储，在某些应用中，由于操作系统的复杂程度增大，对MRAM存储器的容量要求越来越大，出现了系统对大容量MARM存储器的需求，能满足这一需求的方法可以是增加MARM单片的数量，但由于该方法需要占用较大的系统面积，故早已不是当下新兴的方法。接而产生的基于立体封装的大容量存储器由于其大大减小了所占系统的面积以及提升的可靠性、长寿命等优点，目前已更多的运用在航空航天。

现有技术中的立体封装技术，有的采用多层置放PCB板，每层置放PCB板上放置原料芯片，然后将多层置放PCB垂直叠装、再灌胶、切割、激光雕刻等工序。使用置放PCB板使原料芯片不同pin脚的电气连接比较容易实现，只需在叠层PCB预设线路即可完成，但置放PCB板具有一定厚度，当需要较大容量的存储器时，往往需要堆叠更多层的原料芯片，也就需要使用多个置放PCB板，使得存储器最终的高度比较大，在空间高度受限的情况下，此种方法所生产出的存储器的厚度无法满足实际使用，另外高度太大，对存储器整体的抗冲击能力不利。

〖实用新型内容〗

本实用新型要解决的技术问题是提供一种立体封装MRAM存储器容量，采用较薄铜片代替现有技术中的叠层PCB板，能够有效的减少存储器的整体高度。

为实现上述目的，本实用新型采用以下的技术方案：

一种立体封装MRAM存储器，包括：从下至上堆叠设置的一个底板层和多个芯片层；每一芯片层分别包括一个MRAM芯片；所述底板层设有用于对外连接的引脚，所述堆叠的一个底板层和多个芯片层经灌封、切割后在周边露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个底板层和多个芯片层上露出的电气连接引脚进行相互连接，其特征在于：

每个芯片层还分别包括铜带，所述铜带为扁平带状，设置在相应芯片层内MRAM芯片的上表面一侧；所述铜带将所属芯片层的MRAM芯片的引脚与所述底板层上对外连接的引脚电气连接，或者将所属芯片层的MRAM芯片的多个引脚电气连接。

作为改进的技术方案，所述铜带的个数为两个，分别沿所属芯片层的MRAM芯片的两排引脚排列方向设置；所述两个铜带在MRAM芯片上表面形成容置空腔。

作为改进的技术方案，每个芯片层还包括填充片，所述填充片设置在所述容置空腔内，所述填充片用于填充所述容置空腔。

作为改进的技术方案，每个芯片层还包括胶膜，所述胶膜粘贴在相应芯片层内MRAM芯片的上表面，所述铜带与所述填充贴片粘贴在胶膜上。

作为改进的技术方案，所述底板层包括底板以及引线框架，所述引线框架固定在所述底板上，所述对外连接的引脚设置在所述引线框架上。

作为改进的技术方案，所述底板与引线框架为一体成型结构。

作为改进的技术方案，所述底板与所述引线框架焊接连接。

用较薄的铜带来代替传统的厚度较大的叠层PCB板，能够有效的降低存储器的厚度，另外使用铜带，其阻抗更小，信号质量更高；高度降低能够使存储器具有良好的抗冲击性能。适合应于在空间条件受限下的各种使用领域，如航空、航天领域。

〖附图说明〗

图1为本实用新型实施例一提供的存储器的截面图。

图2为本实用新型实施例一提供的底板层的截面图。

图3为本实用新型实施例一提供的存储器的一个芯片层的截面图。

图4为本实用新型实施例一提供的一个芯片层上用铜带连接MRAM芯片多个引脚的示意图。

〖具体实施方式〗

为了更加清楚地理解本实用新型的技术方案，以下结合附图与具体实施例对本实用新型作进一步说明。

实施例一

如图1所示，一种立体封装MRAM存储器，包括：从下至上堆叠设置的一个底板层和多个芯片层。

结合图2，所述底板层包括底板2和引线框架10，引线框架10上设置有多个对外连接的引脚11，引脚11作为存储器对外接入信号与对外输出信号的物理连接物；引线框架10与底板2可以是一体成型结构，也可以是将引线框架10焊接在底板2上；

结合图3、图4，每一芯片层从下到上依次设置有MRAM芯片4、胶膜5、铜带61、铜带62、填充片7；胶膜5粘结在MRAM芯片4的上表面；铜带61、铜带62均为扁平带状，粘结在胶膜5上，铜带61与铜带62分别沿MRAM芯片4的两排引脚排列方向设置，铜带61与铜带62在MRAM芯片4的上表面形成容置空腔；填充片7贴在胶膜5上，填充片7用于填充所述容置空腔，防止上层芯片层堆叠后两个芯片层之间存有间隙。

铜带61与铜带62将所属芯片层的MRAM芯片4的引脚与所述底板层上对外连接的引脚11电气连接，或者将所属芯片层的MRAM芯片4的多个引脚电气连接，具体哪些引脚连接根据存储器的设计确定。

例如，如图4所示，在某一芯片层中，铜带62在存储器内将MRAM芯片4的Pin7与Pin19进行电气连接。

如图1所示，底板层与多个芯片层从下到上依次堆叠设置，其中最下一层芯片层与底板层之间设置有垫高片3。

所述堆叠的一个底板层和多个芯片层经灌封、切割后在周边露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个底板层和多个芯片层上露出的电气连接引脚进行相互连接。

上述立体封装MARS存储器的制备过程如下：

(1)将引线框架10焊接在底板2上作为底板层，引线框架10上设置有多个对外连接的引脚11；

(2)在堆叠模具中依次放入底板层及多个芯片层；

(3)在模具中，使用环氧树脂对一个底板层与多个芯片层进行灌封，再烘干固化，拆除模具。

(4)对灌封后的一个底板层和多个芯片层进行切割，以让一个底板层和多个芯片层在各自的周边上露出电气连接引脚；

(5)对一个底板层和多个芯片层进行表面金属化处理，形成一层厚度约为20um的金属镀层，此时，金属镀层与多个芯片层在各自的周边上露出的电气连接引脚连接，露出的电气连接引脚之间都相互连接且同时也连接引脚11；该金属镀层可以是镀金层或者是镀镍层。

(7)为了把该分离的信号结点分割开，使用激光雕刻进行表面连线雕刻以形成金属连接线，金属连接线将底板层和芯片层上露出的电气连接引脚进行相应连接。

以上所述仅为本实用新型的优选实施例，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，未经创造性所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种立体封装MRAM存储器，包括：从下至上堆叠设置的一个底板层和多个芯片层；每一芯片层分别包括一个MRAM芯片；所述底板层设有用于对外连接的引脚，所述堆叠的一个底板层和多个芯片层经灌封、切割后在周边露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个底板层和多个芯片层上露出的电气连接引脚进行相互连接，其特征在于：

每个芯片层还分别包括铜带，所述铜带为扁平带状，设置在相应芯片层内MRAM芯片的上表面一侧；所述铜带将所属芯片层的MRAM芯片的引脚与所述底板层上对外连接的引脚电气连接，或者将所属芯片层的MRAM芯片的多个引脚电气连接。

2.根据权利要求1所述的立体封装MRAM存储器，其特征在于，所述铜带的个数为两个，分别沿所属芯片层的MRAM芯片的两排引脚排列方向设置；所述两个铜带在MRAM芯片上表面形成容置空腔。

3.根据权利要求2所述的立体封装MRAM存储器，其特征在于，每个芯片层还包括填充片，所述填充片设置在所述容置空腔内，所述填充片用于填充所述容置空腔。

4.根据权利要求3所述的立体封装MRAM存储器，其特征在于，每个芯片层还包括胶膜，所述胶膜粘贴在相应芯片层内MRAM芯片的上表面，所述铜带与所述填充片粘贴在胶膜上。

5.根据权利要求1～4任意一项所述的立体封装MRAM存储器，其特征在于，所述底板层包括底板以及引线框架，所述引线框架固定在所述底板上，所述对外连接的引脚设置在所述引线框架上。

6.根据权利要求5所述的立体封装MRAM存储器，其特征在于，所述底板与引线框架为一体成型结构。

7.根据权利要求5所述的立体封装MRAM存储器，其特征在于，所述底板与所述引线框架焊接连接。