CN209434181U - 一种立体封装sram存储器 - Google Patents
一种立体封装sram存储器 Download PDFInfo
- Publication number
- CN209434181U CN209434181U CN201920217662.2U CN201920217662U CN209434181U CN 209434181 U CN209434181 U CN 209434181U CN 201920217662 U CN201920217662 U CN 201920217662U CN 209434181 U CN209434181 U CN 209434181U
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- sram
- backplane level
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型公开了一种立体封装SRAM存储器,涉及存储设备领域,包括从下至上堆叠设置的一个底板层和多个芯片层;每一芯片层分别包括一个SRAM芯片;所述底板层设有用于对外连接的引脚,所述堆叠的一个底板层和多个芯片层经灌封、切割后在周边露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个底板层和多个芯片层上露出的电气连接引脚进行相互连接;其特征在于:每一芯片层的SRAM芯片的引脚沿水平方向为拉直状。本实用新型将原料SRAM芯片引脚进行引脚打直处理再进行切割,增加了SRAM芯片沿水平方向的长度,有利于切割工艺的实施,保证了切割后产品的良率。
Description
技术领域
本实用新型涉及存储设备领域,尤其涉及一种立体封装SRAM存储器。
背景技术
随着当代电子技术的不断发展及普及,行业内秉承着可持续发展的目标,在科技创新路上与日俱进。如今在航空、航天领域的计算机系统中,越来越多地需要运行软件操作系统,因此对数据存储的速率要求较高,需要SRAM数据存储器件作为数据存储,在某些应用中,由于操作系统的复杂程度增大,对SRAM存储器的容量要求越来越大,出现了系统对大容量NOR FLASH存储器的需求,能满足这一需求的方法可以是增加SRAM单片的数量,但由于该方法需要占用较大的系统体积,故早已不是当下新兴的方法。接而产生的基于立体封装的大容量存储器由于其大大减小了所占系统的体积以及提升的可靠性、长寿命等优点,目前已更多的运用在航空航天。
现有技术中多采用芯片叠装后再灌胶、切割、激光雕刻等工序生产立体封装的SRAM存储器,如图3所示,由于原料SRAM芯片的引脚为弯形,并且引脚端部距离芯片边的水平距离有限,在切割工艺时,切割的精度要求很高,切割的不够,可能会造成切割后引脚没有完全露出表面,无法完成芯片间引脚的互联;切割过度,会伤到芯片母片,会使整个存储器甚至整批存储器报废。
实用新型内容
本实用新型要解决的技术问题是提供一种立体封装SRAM存储器,将原料SRAM芯片的引脚沿水平方向拉直,有利于切割工艺的实施,保证了切割后产品的良率。
为实现上述目的,本实用新型采用以下的技术方案:
一种立体封装SRAM存储器,包括从下至上堆叠设置的一个底板层和多个芯片层;每一芯片层分别包括一个SRAM芯片;所述底板层设有用于对外连接的引脚,所述堆叠的一个底板层和多个芯片层经灌封、切割后在周边露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个底板层和多个芯片层上露出的电气连接引脚进行相互连接;其特征在于:
每一芯片层的SRAM芯片的引脚沿水平方向为拉直状。
作为改进的技术方案,所述底板层包括底板以及引线框架,所述引线框架固定在所述底板上,所述对外连接的引脚设置在所述引线框架上。
作为改进的技术方案,所述底板与引线框架为一体成型结构。
作为改进的技术方案,所述底板与所述引线框架焊接连接。
作为改进的技术方案,所述多个芯片层为两个芯片层,所述两个芯片层内SRAM芯片的数据总线、地址线、电源信号、读信号、写信号、高字节、低字节信号分别复合,片选信号线并置。
将原料SRAM芯片引脚进行引脚沿水平方向打直处理再进行切割,有利于切割工艺的实施,保证了切割后产品的良率。本实用新型进一步具体了本申请自身设计的包含两个芯片层的存储器及其两个SRAM芯片之间的连接关系。
附图说明
图1为本实用新型实施例提供的存储器的截面图。
图2为本实用新型实施例提供的两个SRAM芯片连接示意图。
图3为一个原料SRAM芯片的截面图。
图4为一个原料SRAM芯片引脚打直后的截面图。
具体实施方式
为了更加清楚地理解本实用新型的技术方案,以下结合附图与具体实施例对本实用新型作进一步说明。
实施例
如图1所示,本实施例提供的一种容量为512K×16bit的立体封装SRAM存储器,包括从下至上进行堆叠的一个底板层和两个芯片层:底板层包括底板11与引线框架10,引线框架10设置在底板11上,引线框架10上设有用于对外连接的引脚12;引线框架10与底板11可以为一体成型结构,也可以是引线框架10焊接在底板上11;
两个芯片层分别为一贴装有SRAM芯片21的第一芯片层2,一贴装有SRAM芯片31的第二芯片层3;SRAM芯片21的引脚22、SRAM芯片31的引脚32沿水平方向为拉直状。
上述堆叠好的一个底板层和两个芯片层经灌封、切割后在周边露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个底板层和两个芯片层上露出的电气连接引脚进行相互连接,引线框架上的引脚作为立体封装存储器的对外接入信号与对外输入信号的物理连接物。
SRAM芯片21、SRAM芯片31的数据总线、地址线、电源信号、读信号、写信号、高字节、低字节信号分别复合,片选信号线并置。
上述立体封装SRAM存储器的制备过程如下:
(1)将引线框架10焊接在底板11上作为底板层;
(2)用专用的工装模具将原料SRAM芯片21、SRAM芯片31的引脚打直整平,使SRAM芯片的引脚水平对外列出;
(3)在堆叠模具中依次放入底板层、第一芯片层2、第二芯片层3;所有芯片层堆叠完成后靠夹具固定以保证存储器高度的一致性;
(4)使用环氧树脂对堆叠好的一个底板层和两个芯片层进行灌封,再烘干固化,拆除模具。
(5)对灌封后的一个底板层和两个芯片层进行切割,以让一个底板层和两个芯片层在各自的周边上露出电气连接引脚;
(6)对一个底板层和两个芯片层进行表面金属化处理,形成一层厚度约为20um的金属镀层,此时,金属镀层与两个芯片层在各自的周边上露出的电气连接引脚连接,露出的电气连接引脚之间都相互连接且同时也连接引脚;该金属镀层可以是镀金层或者是镀镍层。
(7)为了把该分离的信号结点分割开,用激光雕刻进行表面连线雕刻以形成金属连接线,金属连接线将底板层和芯片层上露出的电气连接引脚进行相应连接以形成一个存储容量达8Mb、数据总线宽度达8位、引脚封装为TSOP-44(44个引脚)封装的立体封装SRAM存储器,引线框架10的引脚12作为立体封装SRAM存储器的对外接入信号与对外输出信号的物理连接物。
本立体封装SRAM存储器的各引脚的具体用途如表1。
表1引脚的具体用途
引脚号 | 名称 | 类型 | 描述 | 引脚号 | 名称 | 类型 | 描述 |
1 | A0 | I | 地址线 | 44 | A17 | I | 地址线 |
2 | A1 | I | 地址线 | 43 | A16 | I | 地址线 |
3 | A2 | I | 地址线 | 42 | A15 | I | 地址线 |
4 | A3 | I | 地址线 | 41 | #OE | I | 读信号,低有效 |
5 | A4 | I | 地址线 | 40 | #UB | I | 高字节选择 |
6 | #CS0 | I | 片选,低有效 | 39 | #LB | I | 低字节选择 |
7 | I/O0 | I/O | 数据总线 | 38 | I/O15 | I/O | 数据总线 |
8 | I/O1 | I/O | 数据总线 | 37 | I/O14 | I/O | 数据总线 |
9 | I/O2 | I/O | 数据总线 | 36 | I/O13 | I/O | 数据总线 |
10 | I/O3 | I/O | 数据总线 | 35 | I/O12 | I/O | 数据总线 |
11 | VDD | 电源 | 3.3V | 34 | VSS | 电源 | 地 |
12 | VSS | 电源 | 地 | 33 | VDD | 电源 | 3.3V |
13 | I/O4 | I/O | 数据总线 | 32 | I/O11 | I/O | 数据总线 |
14 | I/O5 | I/O | 数据总线 | 31 | I/O10 | I/O | 数据总线 |
15 | I/O6 | I/O | 数据总线 | 30 | I/O9 | I/O | 数据总线 |
16 | I/O7 | I/O | 数据总线 | 29 | I/O8 | I/O | 数据总线 |
17 | #WE | I | 写信号,低有效 | 28 | NC | 无连接 | 空脚 |
18 | A5 | I | 地址线 | 27 | A14 | I | 地址线 |
19 | A6 | I | 地址线 | 26 | A13 | I | 地址线 |
20 | A7 | I | 地址线 | 25 | A12 | I | 地址线 |
21 | A8 | I | 地址线 | 24 | A11 | I | 地址线 |
22 | A9 | I | 地址线 | 23 | A10 | I | 地址线 |
以上所述仅为本实用新型的优选实施例,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,为经创造性所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种立体封装SRAM存储器,包括从下至上堆叠设置的一个底板层和多个芯片层;每一芯片层分别包括一个SRAM芯片;所述底板层设有用于对外连接的引脚,所述堆叠的一个底板层和多个芯片层经灌封、切割后在周边露出电气连接引脚,并在外表面设有镀金连接线;镀金连接线将所述一个底板层和多个芯片层上露出的电气连接引脚进行相互连接;其特征在于:
每一芯片层的SRAM芯片的引脚沿水平方向为拉直状。
2.根据权利要求1所述的立体封装SRAM存储器,其特征在于,所述底板层包括底板以及引线框架,所述引线框架固定在所述底板上,所述对外连接的引脚设置在所述引线框架上。
3.根据权利要求2所述的立体封装SRAM存储器,其特征在于,所述底板与引线框架为一体成型结构。
4.根据权利要求2所述的立体封装SRAM存储器,其特征在于,所述底板与所述引线框架焊接连接。
5.根据权利要求1~4任意一项所述的立体封装SRAM存储器,其特征在于,所述多个芯片层为两个芯片层,所述两个芯片层内SRAM芯片的数据总线、地址线、电源信号、读信号、写信号、高字节、低字节信号分别复合,片选信号线并置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920217662.2U CN209434181U (zh) | 2019-02-19 | 2019-02-19 | 一种立体封装sram存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920217662.2U CN209434181U (zh) | 2019-02-19 | 2019-02-19 | 一种立体封装sram存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209434181U true CN209434181U (zh) | 2019-09-24 |
Family
ID=67977919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920217662.2U Active CN209434181U (zh) | 2019-02-19 | 2019-02-19 | 一种立体封装sram存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209434181U (zh) |
-
2019
- 2019-02-19 CN CN201920217662.2U patent/CN209434181U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104350593B (zh) | 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装 | |
CN103229293B (zh) | 半导体芯片封装、半导体模块及其制造方法 | |
CN103594447B (zh) | 封装密度大高频性能好的ic芯片堆叠封装件及制造方法 | |
CN209434181U (zh) | 一种立体封装sram存储器 | |
CN209401305U (zh) | 一种高集成的单芯片固态硬盘 | |
CN104576406B (zh) | 一种封装基板的制作方法及所对应的封装基板 | |
CN209471959U (zh) | 一种立体封装nor flash存储器 | |
CN205751528U (zh) | 移动固态硬盘 | |
CN209471949U (zh) | 一种立体封装mram存储器 | |
CN216719090U (zh) | 基于双SiP系统的异构、多缓存高性能数字信号处理器 | |
CN203644763U (zh) | 一种容量为512M×8bit的立体封装NAND FLASH存储器 | |
CN203406280U (zh) | 一种容量为512M×8bit的立体封装SDRAM存储器 | |
CN209282202U (zh) | 一种容量为512k×32bit的非气密三维封装SRAM存储器 | |
CN208923118U (zh) | 一种立体封装sip模块 | |
CN209150044U (zh) | 一种基于立体封装技术的ddr3存储器 | |
CN203406281U (zh) | 一种容量为512K×40bit的立体封装MRAM存储器 | |
CN203423178U (zh) | 一种容量为256M×8bit的立体封装SDRAM存储器 | |
CN209281891U (zh) | 一种容量为32M×32bit的非气密三维封装SDRAM存储器 | |
CN203300642U (zh) | 一种立体封装ddr1 sdram存储器 | |
CN209216959U (zh) | 一种容量为16M×16bit的非气密三维封装NOR FLASH存储器 | |
CN209401621U (zh) | 一种容量为4G×8bit的非气密三维封装NAND FLASH存储器 | |
CN203103290U (zh) | 一种立体封装sram存储器 | |
CN203644770U (zh) | 容量为8G×8bit的立体封装NAND FLASH存储器 | |
CN203644764U (zh) | 一种容量为512K×8bit的立体封装EEPROM存储器 | |
CN203644767U (zh) | 一种容量为16G×8bit的立体封装NAND FLASH存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |