CN114314495A - Mems集成封装结构及其制备方法 - Google Patents

Mems集成封装结构及其制备方法 Download PDF

Info

Publication number
CN114314495A
CN114314495A CN202111599852.3A CN202111599852A CN114314495A CN 114314495 A CN114314495 A CN 114314495A CN 202111599852 A CN202111599852 A CN 202111599852A CN 114314495 A CN114314495 A CN 114314495A
Authority
CN
China
Prior art keywords
chip
resin substrate
mems
mems chip
vacuum cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111599852.3A
Other languages
English (en)
Inventor
王建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jieyanxin Electronic Technology Co ltd
Original Assignee
Suzhou Jieyanxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Jieyanxin Electronic Technology Co ltd filed Critical Suzhou Jieyanxin Electronic Technology Co ltd
Priority to CN202111599852.3A priority Critical patent/CN114314495A/zh
Publication of CN114314495A publication Critical patent/CN114314495A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

本发明公开了MEMS集成封装结构及其制备方法,MEMS集成封装结构包括树脂基板,所述树脂基板上倒装设置有MEMS芯片,MEMS芯片与所述树脂基板之间具有焊球高度的间隔且焊球通过引脚引至所述树脂基板的外表面,MEMS芯片外部包覆有一层真空成腔覆膜层,真空成腔覆膜层与所述树脂基板的结合处位于所述焊球的外侧使所述MEMS芯片与树脂基板的间隔处形成真空腔,真空成腔覆膜层外通过环氧注塑料与所述树脂基板封装形成环氧树脂包覆层。本发明通过真空成腔覆膜工艺实现MEMS芯片与树脂基板的第一次封装,并在MEMS芯片与树脂基板之间形成一层真空腔,在通过高压注塑进行第二次封装,在实现同样两次封装效果的同时,节省了封装等待时间和工艺流程,节约了封装成本。

Description

MEMS集成封装结构及其制备方法
技术领域
本发明涉及芯片封装领域,尤其涉及MEMS集成封装结构及其制备方法。
背景技术
自集成电路器件的封装从单个组件的开发,进入到多个组件的集成后,随着产品效能的提升以及对轻薄和低耗需求的带动下,迈向封装整合的新阶段。在此发展方向的引导下,形成了电子产业上相关的两大新主流:系统单芯片SoC(System on Chip)与系统化封装SIP(System in a Package)。
SoC与SIP是极为相似,两者均将一个包含逻辑组件、内存组件,甚至包含被动组件的系统,整合在一个单位中。SoC是从设计的角度出发,是将系统所需的组件高度集成到一块芯片上;SIP是从封装的立场出发,对不同芯片进行并排或叠加的封装方式,将多个具有不同功能的有源电子元件与可选无源器件,以及诸如MEMS或者光学器件等其他器件优先组装到一起,实现一定功能的单个标准封装件。
构成SIP技术的要素是封装载体与组装工艺,前者包括PCB、LTCC以及SiliconSubmount,后者包括传统封装工艺(Wire bond和Flip Chip)和SMT设备。无源器件是SIP的一个重要组成部分,如传统的电容、电阻、电感等,其中一些可以与载体集成为一体,另一些如精度高、Q值高、数值高的电感、电容等通过SMT组装在载体上。
SIP封装技术采取多种裸芯片或模块进行排列组装,若就排列方式进行区分可大体分为平面式2D封装和3D封装的结构。相对于2D封装,采用堆叠的3D封装技术又可以增加使用晶圆或模块的数量,从而在垂直方向上增加了可放置晶圆的层数,进一步增强SIP技术的功能整合能力。而内部接合技术可以是单纯的线键合(Wire Bonding),也可使用覆晶接合(Flip Chip),也可二者混用
另外,除了2D与3D的封装结构外,还可以采用多功能性基板整合组件的方式——将不同组件内藏于多功能基板中,达到功能整合的目的。不同的芯片排列方式,与不同的内部接合技术搭配,使SIP的封装形态产生多样化的组合,并可依照客户或产品的需求加以客制化或弹性生产。
目前SiP系统集成封装方案,主要针对和应用于IC集成电路封装,尚没有针对MEMS类带腔体结构的以树脂基板为载板的系统集成方法,带腔体结构的器件常规做法是进行二次封装,先对MEMS敏感器件进行一次封装行成保护结构,如晶圆级封装,芯片表面盖一个硅晶圆蚀刻完成的上盖,经过键合工艺使MEMS器件和硅级上盖键合在一起形成一个腔体结构,然后通过TSV等工序将引脚引出,行成独立的带腔体结构的器件,然后再MEMS器件通过倒装焊接或者SMT的方式贴装的基板上,然后再与别的IC和阻容件进行二次混合集成封装,封装的工艺复杂,体积大,厚度难以降低,周期长,成本高,效率低。
发明内容
因此,为解决上述问题,本发明提供了一种MEMS集成封装结构及其制备方法。
本发明是通过以下技术方案实现的:
MEMS集成封装结构,包括树脂基板,所述树脂基板上倒装设置有MEMS芯片,所述MEMS芯片与所述树脂基板之间具有焊球高度的间隔且焊球通过引脚引至所述树脂基板的外表面,所述MEMS芯片外部包覆有一层真空成腔覆膜层,所述真空成腔覆膜层与所述树脂基板的结合处位于所述焊球的外侧使所述MEMS芯片与所述树脂基板的间隔处形成真空腔,所述真空成腔覆膜层外通过环氧注塑料与所述树脂基板封装形成环氧树脂包覆层。
优选的,所述真空腔的高度为10um-15um。
优选的,所述树脂基板上选择性地设置有叠装芯片,所述叠装芯片包括倒装设置在所述树脂基板上的第一芯片以及正装设置在所述第一芯片上的第二芯片,所述第一芯片与所述树脂基板之间通过引脚互联,所述第二芯片的引线与所述基板通过引线键合互联。
优选的,所述树脂基板上选择性地设置有被动元器件,所述被动元器件包括电容、电阻,所述被动元器件与基板之间设置有锡膏层。
优选的,所述环氧树脂包覆层包覆在所述真空成腔覆膜层、第一芯片上、第二芯片以及电阻、电容元器件的外部,将所述MEMS芯片、和/或叠装芯片、和/或被动元器件封装在一起。
MEMS集成封装结构的制备方法,包括如下步骤:
S1、在树脂基板的表面印刷锡膏后将倒装芯片、被动元器件贴装在树脂基板表面,并通过回流焊接的方式将所述倒装芯片和被动元器件焊接固定在树脂基板表面;
S2、烘烤固化树脂基板,并将固化后的树脂基板以及贴装在所述树脂基板上的倒装芯片和被动元器件一起进行等离子清洗,备用;
S3、在MEMS芯片的表面通过电镀植焊球,所述MEMS芯片倒装焊球直径65+/-5um,高度45+/-5um,再根据树脂基板上MEMS芯片对应的装配位置对所述MEMS芯片进行切割整形,切割完成后,将所述MEMS芯片通过热压超声焊接的方式倒装在经过所述步骤S2后的树脂基板上;
S4、通过真空覆膜成腔步骤在所述MEMS芯片的外部形成一层真空成腔覆膜层;
S5、高压注塑,形成环氧树脂包覆层,并对注塑后的产品进一步烘烤固化形成MEMS集成封装结构。
优选的,所述步骤S4中“真空覆膜成腔步骤”具体为:
S41、在所述MEMS芯片的外部贴半固化环氧膜,所述半固化环氧膜牌号为NAGASEA2034或类似性能的替代材料,所述半固化环氧膜厚度填料载荷wt% 4-20um;比重1.61;Tg温度值90℃;弯曲模量8GPa;150℃条件下的凝胶时间位90s;
S42、将所述树脂基板放置固定于贴膜机的真空室内;
S43、第一次工艺变化过程,所述真空室进行抽真空,在此抽真空过程中,对所述真空室内快速加热,温升5℃/s,并保持恒温60±2℃,总时间为20±5s;在此过程中所述半固化环氧膜由固态液化呈溶胶状态;
S44、第二次工艺变化过程,所述真空室保持恒温60±2℃,对所述真空室内进行加压,加压时间为10+2s、压力为0.1+0.02Mpa;在此过程中所述半固化环氧膜呈溶胶状态的流动填充和初步固化;形成的所述真空腔的高度为10um-15um之间;
S45、半固化环氧膜的烘烤固化,实现完全固化,烘烤温度150±3℃,烘烤时间为180±20分钟。
优选的,所述步骤S1还包括进行等离子清洗、以及使用环氧树脂填充所述倒装芯片底部的步骤。
优选的,所述MEMS集成封装结构可以单一组结构进行封装,也可以与一组芯片和/或被动元器件一起封装,并在封装完成后切割成单颗粒。
本发明技术方案的有益效果主要体现在:
1、本方案通过真空成腔覆膜工艺实现MEMS芯片与树脂基板的第一次封装,并在MEMS芯片与树脂基板之间形成一层真空腔,在通过高压注塑进行第二次封装,在实现同样两次封装效果的同时,节省了封装等待时间和工艺流程,节约了封装成本;
2、本方案中MEMS芯片与树脂基板之间的真空腔设置在所述MEMS芯片与所述树脂基板之间引脚互联的间隔处,与现有的封装结构相比,减少了一层真空结构的厚度,实现了MEMS集成封装结构的轻薄化;
3、本方案中其他芯片通过正装装配与倒装装配相结合的叠装方式,减少了封装结构的贴装面积,合理利用了该封装结构的纵向空间。
附图说明
图1:是本发明中MEMS集成封装结构的截面视图。
具体实施方式
为使本发明的目的、优点和特点能够更加清楚、详细地展示,将通过下面优选实施例的非限制性说明进行图示和解释。该实施例仅是应用本发明技术方案的典型范例,凡采取等同替换或者等效变换而形成的技术方案,均落在本发明要求保护的范围之内。
同时声明,在方案的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“前”、“后”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,本方案中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或者暗示对重要性的排序,或者隐含指明所示的技术特征的数量。因此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明中,“多个”的含义是两个或者两个以上,除非另有明确具体的限定。
本发明揭示了一种MEMS集成封装结构及其制备方法,如图1所示,所述MEMS集成封装结构包括树脂基板1,所述树脂基板1上倒装设置有MEMS芯片2,所述MEMS芯片2与所述树脂基板1之间具有焊球3高度的间隔且焊球3通过引脚7引至所述树脂基板1的外表面,所述焊球3与MEMS芯片2表面焊接并通过热压超声焊接固定在所述设置在所述MEMS芯片2与所述树脂基板1之间,所述MEMS芯片2倒装焊球3的初始直径为65+/-5um,初始高度为45+/-5um,在通过热压超声焊接固定在所述树脂基板1上后,所述焊球3的高度在10um-15um,此时,所述MEMS芯片2与所述树脂基板1之间的间隔距离为10um-15um。
具体地,所述MEMS芯片2外部包覆有一层真空成腔覆膜层4,所述真空成腔覆膜层4与所述MEMS芯片2的外表面紧密贴合,所述真空成腔覆膜层4与所述树脂基板1的结合处位于所述焊球3的外侧,使所述MEMS芯片2与所述树脂基板1的间隔处形成一个密封的真空腔6,由于焊球3在通过热压超声焊接固定在所述树脂基板1上后,所述MEMS芯片2与所述树脂基板1之间的间隔距离为10um-15um,所述真空腔6的高度也在10um-15um之间。
具体地,所述树脂基板1上选择性地设置有叠装芯片,所述叠装芯片包括倒装设置在所述树脂基板1上的第一芯片8以及正装设置在所述第一芯片8上的第二芯片9,所述第一芯片8与所述树脂基板1之间通过引脚7互联,所述第二芯片9的引线与所述基板通过引线键合互联,所述第一芯片8与第二芯片9的类型可以根据所述MEMS集成封装结构对不同功能的需要进行选择,所述叠装芯片也可以设置有一组或多组。
具体地,所述树脂基板1上选择性地设置有被动元器件10,所述被动元器件10包括电容、电阻,所述被动元器件10与基板之间设置有锡膏层,便于所述被动元器件10焊接在所述树脂基板1上,具体地,在所述树脂基板1与所述叠装芯片之间也可设置有锡膏层,便于焊接所述叠装芯片。
具体地,所述真空成腔覆膜层4外通过环氧注塑料与所述树脂基板1封装形成环氧树脂包覆层5,所述环氧树脂包覆层5包覆在所述真空成腔覆膜层4、第一芯片8上、第二芯片9以及电阻、电容元器件的外部,将所述MEMS芯片2、和/或叠装芯片、和/或被动元器件10封装在一起,具体地,所述叠装芯片和被动元器件10装配在所述树脂基板1上之后的高度小于等于所述MEMS芯片2装配在所述树脂基板1上后的高度,以控制所述MEMS集成封装结构的整体厚度,实现轻薄化。
MEMS集成封装结构的制备方法,包括如下步骤:
S1、在树脂基板1的表面印刷锡膏后将倒装芯片、被动元器件10贴装在树脂基板1表面,并通过回流焊接的方式将所述倒装芯片和被动元器件10焊接固定在树脂基板1表面;
具体的所述步骤S1还包括进行等离子清洗、以及使用环氧树脂填充所述倒装芯片底部的步骤,具体地,在倒装芯片、被动元器件10焊接在所述树脂基板1表面后,先对贴装有所述倒装芯片和被动元器件10的树脂基板1进行水洗烘干和/或等离子清洗,然后在所述倒装芯片和被动元器件10的底部与所述树脂基板1之间的缝隙处填充环氧树脂,在填充环氧树脂后,通过烘烤固化所述环氧树脂并再次对树脂基板1和倒装芯片和被动元器件10进行等离子清洗。
具体地,所述倒装芯片上还可选择地贴装有正装芯片,所述倒装芯片和正装芯片形成一组叠装芯片,或者通过SMT(表面组装技术/表面贴装技术)技术,利用回流焊接的方式完成芯片组装,所述叠装芯片可以通过引线键合或者通过TSV工艺完成引脚7的牵引。
S2、烘烤固化树脂基板1,并将固化后的树脂基板1以及贴装在所述树脂基板1上的倒装芯片和被动元器件10一起进行等离子清洗,备用;
S3、在MEMS芯片2的表面通过电镀植焊球3后,根据树脂基板1上MEMS芯片2对应的装配位置对所述MEMS芯片2进行切割整形,切割完成后,将所述MEMS芯片2通过热压超声焊接的方式倒装在经过所述步骤S2后的树脂基板1上;
具体地,所述热压超声焊接的方式是指先将焊球3与所述MEMS芯片2的表面焊接,再通过热压超声焊接将所述MEMS芯片2与焊球3压接在所述树脂基板1表面,所述焊球3为直径65+/-5um,高度45+/-5um的金球,在热压超声焊接完成后,所述焊球3在受到挤压后高度压缩为为10um-15um,使所述MEMS芯片2与树脂基板1之间的间隔距离控制在10um-15um,所述焊球3焊接在所述树脂基板1表面后,所述焊球3与引至所述树脂基板1的外表面的引脚7相连接,具体地,所述树脂基板1上在MEMS芯片2对应的装配位置设置有多个贯穿所述树脂基板1的用于导引引脚7的通孔,所述引脚7自树脂基板1外部穿过所述通孔到达所述树脂基板1的封装面,并牵引至所述焊球3的位置与所述焊球3相连接,进一步地,所述通孔可以设置在所述焊球3的焊接点上,所述引脚7穿过通孔后,直接与所述焊球3的底部连接,该引脚7牵引方式为现有技术,在此不作赘述。
S4、通过真空覆膜成腔步骤在所述MEMS芯片2的外部形成一层真空成腔覆膜层4;
具体地,所述步骤S4中“真空覆膜成腔步骤”具体为:
S41、在所述MEMS芯片2的外部贴半固化环氧膜,所述半固化环氧膜牌号为NAGASEA2034或类似性能的替代材料,所述半固化环氧膜厚度填料载荷wt% 4-20um;比重1.61;Tg温度值90℃;弯曲模量8GPa;150℃条件下的凝胶时间位90s;
S42、将所述树脂基板1放置固定于贴膜机的真空室内;
S43、第一次工艺变化过程,所述真空室进行抽真空,在此抽真空过程中,对所述真空室内快速加热,温升5℃/s,并保持恒温60±2℃,总时间为20±5s;在此过程中所述半固化环氧膜由固态液化呈溶胶状态;
S44、第二次工艺变化过程,所述真空室保持恒温60±2℃,对所述真空室内进行加压,加压时间为10+2s、压力为0.1+0.02Mpa;在此过程中所述半固化环氧膜呈溶胶状态的流动填充和初步固化;形成的所述真空腔6的高度为10um-15um之间;
S45、半固化环氧膜的烘烤固化,实现完全固化,烘烤温度150±3℃,烘烤时间为180±20分钟。
S5、高压注塑,形成环氧树脂包覆层5,并对注塑后的产品进一步烘烤固化形成MEMS集成封装结构。
具体地,所述MEMS集成封装结构可以单一组结构进行封装,也可以与一组或多组芯片和/或被动元器件10一起封装,还可以将多组MEMS集成封装结构同时进行封装并在封装完成后切割成单颗粒。
本发明尚有多种实施方式,凡采用等同变换或者等效变换而形成的所有技术方案,均落在本发明的保护范围之内。

Claims (9)

1.MEMS集成封装结构,其特征在于:包括树脂基板(1),所述树脂基板(1)上倒装设置有MEMS芯片(2),所述MEMS芯片(2)与所述树脂基板(1)之间具有焊球(3)高度的间隔且焊球(3)通过引脚(7)引至所述树脂基板(1)的外表面,所述MEMS芯片(2)外部包覆有一层真空成腔覆膜层(4),所述真空成腔覆膜层(4)与所述树脂基板(1)的结合处位于所述焊球(3)的外侧使所述MEMS芯片(2)与所述树脂基板(1)的间隔处形成真空腔(6),所述真空成腔覆膜层(4)外通过环氧注塑料与所述树脂基板(1)封装形成环氧树脂包覆层(5)。
2.根据权利要求1所述的MEMS集成封装结构,其特征在于:所述真空腔(6)的高度为10um-15um。
3.根据权利要求1所述的MEMS集成封装结构,其特征在于:所述树脂基板(1)上选择性地设置有叠装芯片,所述叠装芯片包括倒装设置在所述树脂基板(1)上的第一芯片(8)以及正装设置在所述第一芯片(8)以上的第二芯片(9),所述第一芯片(8)以与所述树脂基板(1)之间通过引脚(7)互联,所述第二芯片(9)的引线与所述基板通过引线键合互联。
4.根据权利要求3所述的MEMS集成封装结构,其特征在于:所述树脂基板(1)上选择性地设置有被动元器件(10),所述被动元器件(10)包括电容、电阻,所述被动元器件(10)与基板之间设置有锡膏层。
5.根据权利要求4所述的MEMS集成封装结构,其特征在于:所述环氧树脂包覆层(5)包覆在所述真空成腔覆膜层(4)、第一芯片(8)以上、第二芯片(9)以及电阻、电容元器件的外部,将所述MEMS芯片(2)、和/或叠装芯片、和/或被动元器件(10)封装在一起。
6.根据权利要求5所述的MEMS集成封装结构的制备方法,其特征在于:包括如下步骤:
S1、在树脂基板(1)的表面印刷锡膏后将倒装芯片、被动元器件(10)贴装在树脂基板(1)表面,并通过回流焊接的方式将所述倒装芯片和被动元器件(10)焊接固定在树脂基板(1)表面;
S2、烘烤固化树脂基板(1),并将固化后的树脂基板(1)以及贴装在所述树脂基板(1)上的倒装芯片和被动元器件(10)一起进行等离子清洗,备用;
S3、在MEMS芯片(2)的表面通过电镀植焊球(3),所述MEMS芯片(2)倒装焊球(3)直径65±5um,高度45±5um,再根据树脂基板(1)上MEMS芯片(2)对应的装配位置对所述MEMS芯片(2)进行切割整形,切割完成后,将所述MEMS芯片(2)通过热压超声焊接的方式倒装在经过所述步骤S2后的树脂基板(1)上;
S4、通过真空覆膜成腔步骤在所述MEMS芯片(2)的外部形成一层真空成腔覆膜层(4);
S5、高压注塑,形成环氧树脂包覆层(5),并对注塑后的产品进一步烘烤固化形成MEMS集成封装结构。
7.根据权利要求6所述的MEMS集成封装结构的制备方法,其特征在于:所述步骤S4中“真空覆膜成腔步骤”具体为:
S41、在所述MEMS芯片(2)的外部贴半固化环氧膜,所述半固化环氧膜牌号为NAGASEA2034或类似性能的替代材料,所述半固化环氧膜厚度填料载荷wt% 4-20um;比重1.61;Tg温度值90℃;弯曲模量8GPa;150℃条件下的凝胶时间位90s;
S42、将所述树脂基板(1)放置固定于贴膜机的真空室内;
S43、第一次工艺变化过程,所述真空室进行抽真空,在此抽真空过程中,对所述真空室内快速加热,温升5℃/s,并保持恒温60±2℃,总时间为20±5s;在此过程中所述半固化环氧膜由固态液化呈溶胶状态;
S44、第二次工艺变化过程,所述真空室保持恒温60±2℃,对所述真空室内进行加压,加压时间为10+2s、压力为0.1+0.02Mpa;在此过程中所述半固化环氧膜呈溶胶状态的流动填充和初步固化;形成的所述真空腔(6)的高度为10um-15um;
S45、半固化环氧膜的烘烤固化,实现完全固化,烘烤温度150±3℃,烘烤时间为180±20分钟。
8.根据权利要求6所述的MEMS集成封装结构的制备方法,其特征在于:所述步骤S1还包括进行等离子清洗、以及使用环氧树脂填充所述倒装芯片底部的步骤。
9.根据权利要求6所述的MEMS集成封装结构的制备方法,其特征在于:所述MEMS集成封装结构可以单一组结构进行封装,也可以与一组芯片和/或被动元器件(10)一起封装,并在封装完成后切割成单颗粒。
CN202111599852.3A 2021-12-24 2021-12-24 Mems集成封装结构及其制备方法 Pending CN114314495A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111599852.3A CN114314495A (zh) 2021-12-24 2021-12-24 Mems集成封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111599852.3A CN114314495A (zh) 2021-12-24 2021-12-24 Mems集成封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN114314495A true CN114314495A (zh) 2022-04-12

Family

ID=81013331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111599852.3A Pending CN114314495A (zh) 2021-12-24 2021-12-24 Mems集成封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114314495A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000654A (zh) * 2022-08-05 2022-09-02 深圳飞骧科技股份有限公司 一种射频模组的封装方法和射频模组
CN115241177A (zh) * 2022-07-27 2022-10-25 北京超材信息科技有限公司 具有空腔结构的电子器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241177A (zh) * 2022-07-27 2022-10-25 北京超材信息科技有限公司 具有空腔结构的电子器件及其制作方法
CN115000654A (zh) * 2022-08-05 2022-09-02 深圳飞骧科技股份有限公司 一种射频模组的封装方法和射频模组

Similar Documents

Publication Publication Date Title
US7582963B2 (en) Vertically integrated system-in-a-package
US9955582B2 (en) 3-D stacking of active devices over passive devices
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
US20110024899A1 (en) Substrate structure for cavity package
US7242081B1 (en) Stacked package structure
US7935569B2 (en) Components, methods and assemblies for stacked packages
KR0167800B1 (ko) 반도체 장치와 그 제조방법
US7737552B2 (en) Device having a bonding structure for two elements
KR100856609B1 (ko) 반도체장치 및 그 제조방법
US6069025A (en) Method for packaging a semiconductor device
EP1306900A2 (en) Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
CN101236910B (zh) 将半导体部件导电连接至衬底的方法和半导体结构
US20080283992A1 (en) Multi layer low cost cavity substrate fabrication for pop packages
CN114314495A (zh) Mems集成封装结构及其制备方法
CN101587847B (zh) 利用pcb基板进行垂直互连的多芯片组件封装方法
CN111146194A (zh) 一种系统级封装结构及制造方法
WO2022042682A1 (zh) 半导体封装方法及半导体封装结构
US20230307372A1 (en) Multichip interconnect package fine jet underfill
CN210136871U (zh) 一种多层芯片封装结构
CN111599769A (zh) 半导体模块封装方法及半导体模块
CN215988737U (zh) 一种基于2.5d结构多层互联的pop封装结构
CN110299328A (zh) 一种堆叠封装器件及其封装方法
CN110634830B (zh) 一种多芯片集成的封装方法和结构
CN109755182A (zh) 芯片堆叠封装结构及其形成方法
CN113823612A (zh) 一种基于2.5d结构多层互联的pop封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination