CN115241177A - 具有空腔结构的电子器件及其制作方法 - Google Patents

具有空腔结构的电子器件及其制作方法 Download PDF

Info

Publication number
CN115241177A
CN115241177A CN202210893467.8A CN202210893467A CN115241177A CN 115241177 A CN115241177 A CN 115241177A CN 202210893467 A CN202210893467 A CN 202210893467A CN 115241177 A CN115241177 A CN 115241177A
Authority
CN
China
Prior art keywords
chip
substrate
electronic device
cavity structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210893467.8A
Other languages
English (en)
Inventor
李朋
吴洋洋
曹庭松
薛士健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Super Material Information Technology Co ltd
Original Assignee
Beijing Super Material Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Super Material Information Technology Co ltd filed Critical Beijing Super Material Information Technology Co ltd
Priority to CN202210893467.8A priority Critical patent/CN115241177A/zh
Publication of CN115241177A publication Critical patent/CN115241177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供一种体积小、成本低的具有空腔结构的电子器件及其制作方法。电子器件包括具有相反的第一表面与第二表面的基板、第一芯片及设于第一芯片上的第一凸点、第二芯片及设于第二芯片上的第二凸点以及封装结构第一芯片通过第一凸点电连接至基板的第一表面；第二芯片与基板之间通过第二凸点电连接至基板的第一表面；封装结构覆盖在第一芯片远离第一凸点的表面，以及第二芯片远离第二凸点的表面，使第一芯片、第一凸点与基板的第一表面之间的空间以及第二芯片、第二凸点与基板的第一表面之间的空间分别形成空腔结构。

Description

具有空腔结构的电子器件及其制作方法
技术领域
本发明涉及电子器件技术，具体涉及一种具有空腔结构的电子器件及其制作方法。
背景技术
电子器件例如射频模组包括声波器件、低噪声放大器、天线开关、电容、电感等不同功能的分立元件。现有技术对电子器件进行封装时，首先对声波器件、低噪声放大器、天线开关、电容、电感等分立元件分别进行独立封装，再将多个已封装的器件进行模组封装，由此，电子器件的整体体积较大，难以满足下游应用对模组小型化的要求。
对于电子器件中的声波器件，例如声表面波器件的工作原理是声波沿叉指换能器传输，故针对声表面波器件的封装必须要保证叉指换能器表面不能接触其他物质，即需保证声波器件的表面是空腔结构。
现有电子器件封装技术中，不同功能的分立元件采用不同密度与不同高度的凸点连接工艺，对覆膜封装压力与覆膜残余应力较为敏感。覆膜封装压力过大时，会引起凸点无法承受覆膜过程中的模流压力引起的挤压变形；覆膜材料固化后的残余应力过高，会引起基板变形，或者凸点与基板之间开裂等，进而引起器件失效。
发明内容
本发明的一个目的在于克服上述现有技术的至少一种缺陷，提供一种体积小、成本低的具有空腔结构的电子器件；
本发明的另一个目的在于提供一种具有空腔结构的电子器件的制作方法。
根据本发明的一个方面，一种具有空腔结构的电子器件包括：
基板，具有相反的第一表面与第二表面；
第一芯片及设于第一芯片上的第一凸点，所述第一芯片通过所述第一凸点电连接至所述基板的第一表面；
第二芯片及设于第二芯片上的第二凸点，所述第二芯片与基板之间通过第二凸点电连接至所述基板的第一表面；
封装结构，覆盖在第一芯片远离所述第一凸点的表面，以及所述第二芯片远离所述第二凸点的表面，使所述第一芯片、第一凸点与所述基板的第一表面之间的空间形成第一空腔结构，所述第二芯片、第二凸点与所述基板的第一表面之间的空间形成第二空腔结构。
根据本发明的一实施例，所述第一芯片为滤波器，所述第二芯片为非滤波器。
根据本发明的一实施例，所述第一芯片为声表面波滤波器、体声波滤波器、薄膜腔声谐振滤波器、激励薄膜体声波谐振器和多工器中的一种或多种。
根据本发明的一实施例，所述第二芯片为低噪声放大器、开关、功率放大器和天线中的一种或多种。
根据本发明的一实施例，所述封装结构具有远离第一芯片的第三表面，所述基板第二表面与所述封装结构第三表面之间的垂直距离为500-800μm。
根据本发明的一实施例，所述第一凸点的密度小于所述第二凸点的密度。
根据本发明的一实施例，所述第一凸点为SnAgCu合金，其中，Ag含量为4wt％以下，Cu含量为1wt％以下。
根据本发明的一实施例，所述第一凸点与所述基板之间设置第一电极垫，所述第一凸点与所述第一芯片之间设置第二电极垫，所述第二电极垫为包括AlCu层和Au层的双层结构，其中所述AlCu层与所述第一芯片连接，所述Au层与所述第一凸点连接。
根据本发明的一实施例，所述第一凸点的高度为10-90μm，所述第二凸点的高度为10-90μm。
根据本发明的一实施例，所述封装结构由环氧树脂或聚酰亚胺、固化剂、固化促进剂和导热填料组成，其中所述导热填料的导热系数为0.2W/m·K至2.12W/m·K之间。
根据本发明的一实施例，在所述第一芯片的外围设置有阻挡构件，用于减少后续封装材料流入所述第一空腔结构；所述第二芯片的外围设置阻挡构件，用于减少后续封装材料流入所述第二空腔结构。
根据本发明的一实施例，所述阻挡构件为环氧树脂或聚酰亚胺，所述阻挡构件的塑形玻璃体转化温度低于所述封装结构的塑形玻璃体转化温度10-130℃
根据本发明的一实施例，所述第一芯片与所述第二芯片之间的距离为50-2000μm，所述第一芯片外围的阻挡构件与所述第二芯片外围的阻挡构件为一体结构。
根据本发明的一实施例，还包括阻挡层，所述阻挡层连续覆盖所述第一芯片、所述第二芯片，以及所述基板的第一表面。
根据本发明的一实施例，所述阻挡层的弹性模量小于所述封装结构的弹性模量。
根据本发明的一实施例，还包括支撑隔离层，所述支撑隔离层设置在所述阻挡层与所述基板之间，其中，所述第一凸点与所述基板之间设置第一电极垫，所述支撑隔离层上开设有暴露所述第一电极垫的孔，所述支撑隔离层的厚度大于所述第一电极垫的厚度。
根据本发明的一实施例，还包括屏蔽层，所述屏蔽层设置在所述封装结构远离所述基板的表面与垂直于所述基板的侧面。
根据本发明的另一个方面，一种具有空腔结构的电子器件的制作方法，包括：
S1，在第一芯片表面形成第一凸点；
S2，在第二芯片表面形成第二凸点；
S3，将所述第一芯片与所述第二芯片倒装在所述基板的第一表面，所述第一芯片通过所述第一凸点电连接至所述基板的第一表面，所述第二芯片与所述基板之间通过所述第二凸点电连接至所述基板的第一表面；
S4，覆膜封装，将环氧树脂或聚酰亚胺加热至第一覆膜温度，覆盖于所述第一芯片与所述第二芯片的表面；
S5，固化，采用第一固化温度使所述环氧树脂或聚酰亚胺固化，形成具有空腔结构的电子器件。
根据本发明的一实施例，S4步骤中，采用真空覆膜方式覆膜或者采用加压方式覆膜，其中真空覆膜方式中，真空度为0-0.5MPa，覆膜压力为0.1-1000KPa，覆膜温度50-200℃；加压方式覆膜中，覆膜温度为100～200℃，覆膜压力为0.5～2MPa，作用时间为5～50s。
根据本发明的一实施例，S5步骤中的固化步骤采用两步法，先50-120℃低温保温50-600秒，再升温至100-200℃固化1-4小时。在另外的一些实施例中，可以在温度为100～200℃，时间为1～6小时的条件下一步完成固化。
根据本发明的一实施例，S3步骤与S4步骤之间还包括：
S301，设置阻挡构件，在所述第一芯片与所述第二芯片外周设置阻挡构件，所述阻挡构件为环氧树脂或聚酰亚胺，采用第二固化温度固化100-180℃所述阻挡构件，所述第二固化温度低于所述第一固化温度5-100℃。
根据本发明的一实施例，S1中还包括：
在所述第一芯片的功能面形成第二电极垫，所述第二电极垫为包括AlCu层和Au层的双层结构；所述第一凸点为SnAgCu合金，其中，Ag含量为4wt％以下，Cu含量为1wt％以下。
根据本发明的一实施例，步骤S2与步骤S3之间还包括：
S201，在所述基板表面形成第一电极垫，在所述基板与第一电极垫表面覆盖支撑隔离层，在支撑隔离层表面形成暴露第一电极垫的孔，其中所述步骤S3中，将所述第一凸点与所述第一电极垫加热至100-300℃，保持10-600秒，使所述第一凸点与所述第一电极垫连接在一起。
根据本发明的一实施例，步骤S3与步骤S4之间还包括：
S302，设置阻挡层，在真空加压气氛下，采用贴装覆膜法在所述第一芯片、所述第二芯片与所述基板的第一表面形成连续的阻挡层，第二覆膜温度下恒温80-200秒，使阻挡层固化并紧密贴合在所述基板表面，所述第二覆膜温度比所述第一覆膜温度低5-100℃。
根据本发明的一实施例，步骤S5之后还包括：
S6，将具有空腔结构的电子器件切割成至少一个电子器件分立颗粒，采用金属溅镀工艺在所述电子器件分立颗粒表面形成屏蔽层，所述屏蔽层覆盖在所述封装结构远离所述基板的表面与垂直于所述基板的侧面，其中切割和金属溅镀工艺步骤的顺序可以互换。
本发明至少具有如下优点或有益效果：本发明具有空腔结构的电子器件中的第一芯片和第二芯片由封装结构同时封装，在第一芯片和第二芯片下方均形成空腔结构，相比于现有技术中先分立封装各个芯片，再整体封装各个已分立封装的芯片形成最终的电子器件，省去了分立封装结构以及芯片分立封装中需要使用的金球等结构，从而有效降低了电子器件的厚度和体积；同时，由于省去了单独的分立封装工艺，有效降低了封装成本，简化了制作工艺。
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
附图说明
图1是本发明具有空腔结构的电子器件第一实施例的结构示意图；
图2是本发明具有空腔结构的电子器件第二实施例的结构示意图；
图3是本发明具有空腔结构的电子器件第三实施例的结构示意图；
图4是本发明具有空腔结构的电子器件第四实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
下面以本发明具有空腔结构的电子器件为射频模组为例，进一步详细说明本发明。
具有空腔结构的电子器件第一实施例
如图1所示，射频模组包括基板1、第一芯片及设于第一芯片上的第一凸点、第二芯片及设于第二芯片上的第二凸点，以及封装结构4。
基板1具有相反的第一表面与第二表面。基板1可以是具有多层结构的PCB。
第一芯片为声表面波滤波器(SAW)2，包括声表面波滤波器芯片21和设置于声表面波滤波器芯片21下表面的叉指换能器22；声表面波滤波器芯片21下表面的外周设有用作第一凸点的第一锡球23，声表面波滤波器芯片21通过第一锡球23连接于基板1的上表面即第一表面。
在其他一些实施例中，第一芯片不限于声表面波滤波器，数量也不限于一个，例如可以是声表面波滤波器、体声波滤波器(BAW)、薄膜腔声谐振滤波器(FBAR，film bulkacoustic resonator)、激励薄膜体声波谐振器(XBAR，Transversely-Excited Film BulkAcoustic Resonator)和多工器中的一种或多种。
第二芯片为功率放大器3，功率放大器3的下表面外周设有用作第二凸点的第二锡球33，功率放大器3通过该第二锡球33连接于基板1的上表面。
本实施例中的第二芯片为非滤波器，非滤波器是指所有不具有叉指换能器的器件，例如可以是低噪声放大器、开关(Switch)、功率放大器和天线中的一种或多种。
如上面所述，第一凸点、第二凸点可以是锡球，形成工艺可以是植球工艺或者印刷工艺等，第一凸点的密度小于第二凸点的密度。其中密度是指芯片在基板单位投影面积上的凸点数量。第一凸点的高度为10-90μm，优选为10-80微米，进一步优选为15-70微米。第二凸点的高度为10-90μm，优选为10-80微米，进一步优选为25-70微米。
第一锡球23可以为SnAgCu合金，其中，Ag含量为4wt％以下，Cu含量为1wt％以下，这样可以提高提高第一锡球23与基板1以及声表面波滤波器2之间的结合强度，因此本发明电子器件的可靠性高。SnAgCu合金中包含Ag3Sn针状金属间化合物，对焊点的性能有促进作用，并能增强抗疲劳性能。当Ag含量超过4％时，针状Ag3Sn会转化为板状Ag3Sn，恶化焊点性能。微量Cu的加入可以有效改善锡球与基板以及芯片之间的润湿性能，提高基板与芯片结合强度。
类似的，第二锡球33采用SnAgCu合金。在其他一些实施方式中，第二锡球33采用SnPB，这种情况下，第一锡球23相对于第二锡球33熔点高20-30℃，剪切强度更高，减少锡球与基板之间的应力应变，增强耐疲劳性，助焊剂兼容性好，具备优秀焊点可靠性，能够满足低密度下后续处理时的可靠连接要求。
本实施例中第一锡球23和第二锡球33的尺寸例如直径约50-120μm。对于电子器件而言，锡球尺寸过大容易引起倒装结构不稳定，同时锡球高度等于各元件距离基板1的垂直高度，高度过高，则封装工艺中模流压力容易引起锡球之间短路失效。因此，本实施例中第一锡球23和第二锡球33的高度较小，一般为10-90μm，优选为10-80μm，在保证各元件正常工作的同时，有利于提高锡球的可靠性。
封装结构4覆盖在第一芯片的远离第一凸点的表面、第二芯片远离第二凸点的表面以及基板1的第一表面，从而使第一芯片、第一凸点与基板1的第一表面之间的空间，以及第二芯片、第二凸点与基板1的第一表面之间的空间分别形成空腔结构。
详细来说，封装结构4覆盖在声表面波滤波器2的上表面、功率放大器3的上表面、基板1的上表面，从而使得声表面波滤波器2、第一锡球23和基板1的上表面之间的空间形成第一空腔结构20，使得功率放大器3、第二锡球33和基板1的上表面之间的空间形成第二空腔结构30。
封装结构4可以由环氧树脂、聚酰亚胺或者其他有机高分子材料制成，例如由环氧树脂、固化剂、固化促进剂和导热填料组成，其中导热填料的导热系数为0.2W/m·K至2.12W/m·K之间。优选的，导热填料的导热系数为1.178W/m·K-2.12W/m·K。
进一步的，封装结构4为多层结构，例如包括靠近第一芯片设置的第一层和远离第一芯片设置的第二层，第一层的导热填料含量少于第二层的导热填料含量，从而能够同时保证散热效果和密封性。
本实施例还可以进一步包括电感5，电感5的下表面设有两个连接结构53，连接结构53可以是锡球或金球等，电感5通过连接结构53连接于基板1的上表面。封装结构4可以一并覆盖在电感5上表面，从而电感5、连接结构53和基板1的上表面之间的空间形成第三空腔结构50。在另外一些实施例中，电感也可以由电容等其他器件替代。
本实施例的射频模组中，声表面波滤波器芯片21和功率放大器3的下方均为空腔结构，可以由封装结构一次性同时封装形成，凸点工艺与模组封装工艺合二为一，省略了单独封装需要使用的金球，不但有效降低了封装成本，而且有利于电子器件的小型化。
本实施例的射频模组的厚度H可以减小至500-800μm。其中，射频模组厚度H是指封装结构4的远离声表面波滤波器芯片21的第三表面与基板1的第二表面即下表面之间的垂直距离。
具有空腔结构的电子器件第二实施例
参见图2，图2为本发明具有空腔结构的电子器件第二实施例，该第二实施例与第一实施例的不同之处在于：还包括多个用于阻挡后续封装材料的阻挡构件。
阻挡构件可以是环氧树脂或聚酰亚胺或者其他有机高分子材料。阻挡构件具有2个玻璃体转化温度(30℃和110℃)，其中30℃对应塑形温度(对应制作方法中的第一温度)，110℃对应固化温度(对应制作方法中的第二温度)。阻挡构件的塑形玻璃体转化温度低于封装结构的塑形玻璃体转化温度。由此，阻挡构件更容易在低温下塑形，减少了在封装结构塑形和固化过程中阻挡构件的泄露风险，减少环氧树脂或聚酰亚胺进入空腔结构，提高了电子器件结构的可靠性。
详细来说，在声表面波滤波器芯片21的外围设置有阻挡构件91，用于减少后续工艺的封装材料4流入第一空腔结构20；功率放大器3的外围设置阻挡构件92，用于减少后续工艺的封装材料4流入第二空腔结构30。
为了避免后续封装材料4流入相应的空腔结构，阻挡构件的高度可以与相应的芯片的高度相同或者高于相应的芯片的高度。
在具有电感5的情况下，也可以在电感5的外围设置阻挡构件93，用于减少后续工艺的封装材料4流入第三空腔结构50。
该具有空腔结构的电子器件第二实施例的其他结构与第一实施例基本相同，这里不再赘述。
具有空腔结构的电子器件第三实施例
参见图3，图3为本发明具有空腔结构的电子器件第三实施例，该第三实施例与第二实施例的不同之处在于：第一芯片与第二芯片之间的距离为50-2000μm，阻挡构件为一体结构，即相邻的芯片之间的阻挡构件是公用的。
详细来说，声表面波滤波器2与功率放大器3之间的距离为50-2000μm，声表面波滤波器2外周的阻挡构件91与功率放大器3外周的阻挡构件92是一体结构。两个阻挡构件的高度可以不相等，也可以相等并与声表面波滤波器2与功率放大器3中高度较大的芯片相同。
在具有电感的情况下，电感外周的阻挡构件93与阻挡构件91、阻挡构件92是一体结构。
该具有空腔结构的电子器件第三实施例的其他结构与第二实施例基本相同，这里不再赘述。
具有空腔结构的电子器件第四实施例
参见图4，图4为本发明具有空腔结构的电子器件第四实施例，该第四实施例与第一实施例的不同之处在于：还包括阻挡层6，阻挡层6连续覆盖第一芯片、第二芯片以及基板1的第一表面。
阻挡层6可以是厚度为10-80μm的薄型环氧树脂层或聚酰亚胺层或其他有机高分子材料层，阻挡层6的热塑性优于封装结构4，即阻挡层6的塑形玻璃体转化温度低于封装结构4的塑形玻璃体转化温度10-130℃，因此易于塑形，能够在真空加工工艺中，紧密贴合与不同种类芯片的表面，工艺扩展性强。阻挡层6的弹性模量小于封装结构4的弹性模量，能够减小封装结构4固化时的收缩应力造成的基板翘曲。
进一步的，该具有空腔结构的电子器件第四实施例还包括支撑隔离层7，支撑隔离层7设置在阻挡层6与基板1之间，第一锡球23与基板1之间设置第一电极垫24，支撑隔离层7上开设有暴露第一电极垫24的孔，支撑隔离层7的厚度大于第一电极垫24的厚度。第一锡球23与声表面波滤波器2之间设置第二电极垫25。第二电极垫25为包括AlCu层和Au层的双层结构，Au层与第一锡球23连接，AlCu层与声表面波滤波器2连接，AlCu与叉指换能器22组分接近，结合强度好。
本实施例中，在第一锡球23上下分别设置电极垫，从而第一锡球23上、下均为Au，能够减少为了抵抗外部应力冲击造成的锡球碎裂问题。
相似的，第二锡球33与基板1之间设置第三电极垫34，第二锡球33与功率放大器3之间设置第四电极垫35。第一电极垫35可以为包括AlCu层和Au层的双层结构，其中AlCu层可以与功率放大器3连接，Au层可以与第二锡球33连接。
进一步的，该具有空腔结构的电子器件第四实施例还包括屏蔽层8，屏蔽层8设置在封装结构4远离基板1的表面以下垂直于基板1的侧面。
更进一步的，第一电极垫24、第三电极垫34分别通过基板1上的接地孔26、36连接于接地端子27、37。基板1内设有接地线28、38，接地线28、38的一端连接屏蔽层8，另一端分别连接接地孔26、36。因此，第一锡球23和屏蔽层8可以连接于同一个接地端子27，第二锡球33和屏蔽层8可以连接于同一个接地端子37。
在该第四实施例中，屏蔽层8也可以由其他功能层例如导热层、光吸收层或者隔湿层替换，在另外一些实施例中，也可以在封装结构4外面同时设置屏蔽层8和导热层等多种功能层，以适应不同的应用场景。
该具有空腔结构的电子器件第四实施例的其他结构与第一实施例基本相同，这里不再赘述。
具有空腔结构的电子器件的制作方法实施例一
本发明具有空腔结构的电子器件的制作方法，包括以下步骤：
S1，在第一芯片表面形成第一凸点；
S2，在第二芯片表面形成第二凸点；
S3，将第一芯片与第二芯片倒装在基板1的第一表面，第一芯片通过第一凸点电连接至基板1的第一表面，第二芯片与基板1之间通过第二凸点电连接至基板1的第一表面；
S4，覆膜封装，将环氧树脂或聚酰亚胺加热至第一覆膜温度，覆盖于第一芯片与第二芯片的表面，在一些实施例中，可以采用真空覆膜方式覆膜，真空度0-0.5MPa，覆膜压力0.1-1000KPa，覆膜温度50-200℃，从而有利于减少环氧树脂或聚酰亚胺的模流压力引起锡球挤压变形，增加电子器件结构的稳定性；在另外一些实施例中，可以采用加压方式覆膜，覆膜温度为100～200℃，覆膜压力为0.5～2MPa，作用时间为5～50s。
S5，固化，采用第一固化温度使环氧树脂或聚酰亚胺固化，形成具有空腔结构的电子器件，在该实施例中，可以在温度为100～200℃，时间为1～6小时的条件下一步完成固化。在另外一些实施例中，上述S5的固化步骤可以采用两步法，先50-120℃低温保温50-600秒，再升温至100-200℃固化1-4小时。相比于传统的一步高温固化(150-200℃，30-60min)，能够有效降低固化温度，更好释放覆膜过程中的残余应力，减少锡球变形。
以上各个步骤并未限定顺序，例如步骤S1和步骤S2的顺序是可以互换的。
在一些实施例中，在步骤S5之后还包括：
S6，将具有空腔结构的电子器件切割成至少一个电子器件分立颗粒，采用金属溅镀工艺在电子器件分立颗粒表面形成屏蔽层，屏蔽层覆盖在封装结构4远离基板1的表面与垂直于基板1的侧面，切割和金属溅镀工艺步骤的顺序可以互换。
在一些实施例中，其中，步骤S1中还包括：
在第一芯片的功能面形成第二电极垫25，第二电极垫25为包括AlCu层和Au层的双层结构；第一凸点为SnAgCu合金，其中，Ag含量为4wt％以下，Cu含量为1wt％以下。
在一实施例中，步骤S2与步骤S3之间还包括：
S201，在基板1表面形成第一电极垫24，在基板1与第一电极垫24表面覆盖支撑隔离层7，在支撑隔离层7表面形成暴露第一电极垫24的孔；其中步骤S3中，将第一凸点与第一电极垫24加热至100-300℃，保持10-600秒，使第一凸点与第一电极垫24连接在一起。
具有空腔结构的电子器件的制作方法实施例二
该具有空腔结构的电子器件的制作方法实施例二与制作方法实施例一的不同之处在于：
在S3步骤与S4步骤之间还包括：
S301，设置阻挡构件，在第一芯片与第二芯片外周设置阻挡构件，阻挡构件为环氧树脂或聚酰亚胺，采用第二固化温度100-180℃固化阻挡构件。
该具有空腔结构的电子器件的制作方法实施例二的其他工艺步骤与制作方法实施例一基本相同，这里不再赘述。
具有空腔结构的电子器件的制作方法实施例三
该具有空腔结构的电子器件的制作方法实施例三与制作方法实施例一的不同之处在于：
步骤S3与步骤S4之间还包括：
S302，设置阻挡层，在真空加压气氛下，采用贴装覆膜法在第一芯片、第二芯片与基板1的第一表面形成连续的阻挡层6，第二覆膜温度下恒温80-200秒，使阻挡层6固化并紧密贴合在基板1表面，第二覆膜温度比第一覆膜温度低5-100℃。
该具有空腔结构的电子器件的制作方法实施例三的其他工艺步骤与制作方法实施例一基本相同，这里不再赘述。
在申请实施方式中，术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在申请实施方式中的具体含义。
申请实施方式的描述中，需要理解的是，术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述申请实施方式和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对申请实施方式的限制。
在本说明书的描述中，术语“一个实施方式”、“一些实施方式”、“具体实施方式”等的描述意指结合该实施方式或示例描述的具体特征、结构、材料或特点包含于申请实施方式的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
以上仅为申请实施方式的优选实施方式而已，并不用于限制申请实施方式，对于本领域的技术人员来说，申请实施方式可以有各种更改和变化。凡在申请实施方式的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在申请实施方式的保护范围之内。

Claims (25)

1.一种具有空腔结构的电子器件，其特征在于，包括：
基板，具有相反的第一表面与第二表面；
第一芯片及设于第一芯片上的第一凸点，所述第一芯片通过所述第一凸点电连接至所述基板的第一表面；
第二芯片及设于第二芯片上的第二凸点，所述第二芯片与基板之间通过第二凸点电连接至所述基板的第一表面；
封装结构，覆盖在第一芯片远离所述第一凸点的表面，以及所述第二芯片远离所述第二凸点的表面，使所述第一芯片、第一凸点与所述基板的第一表面之间的空间形成第一空腔结构，所述第二芯片、第二凸点与所述基板的第一表面之间的空间形成第二空腔结构。
2.根据权利要求1所述的具有空腔结构的电子器件，其特征在于，所述第一芯片为滤波器，所述第二芯片为非滤波器。
3.根据权利要求1所述的具有空腔结构的电子器件，其特征在于，所述第一芯片为声表面波滤波器、体声波滤波器、薄膜腔声谐振滤波器、激励薄膜体声波谐振器和多工器中的一种或多种。
4.根据权利要求1所述的具有空腔结构的电子器件，其特征在于，所述第二芯片为低噪声放大器、开关、功率放大器和天线中的一种或多种。
5.根据权利要求1所述的具有空腔结构的电子器件，其特征在于，所述封装结构具有远离第一芯片的第三表面，所述基板第二表面与所述封装结构第三表面之间的垂直距离为500-800μm。
6.根据权利要求1-5任一所述的具有空腔结构的电子器件，其特征在于，所述第一凸点的密度小于所述第二凸点的密度。
7.根据权利要求6所述的具有空腔结构的电子器件，其特征在于，所述第一凸点为SnAgCu合金，其中，Ag含量为4wt％以下，Cu含量为1wt％以下。
8.根据权利要求6所述的具有空腔结构的电子器件，其特征在于，所述第一凸点与所述基板之间设置第一电极垫，所述第一凸点与所述第一芯片之间设置第二电极垫，所述第二电极垫为包括AlCu层和Au层的双层结构，其中所述AlCu层与所述第一芯片连接，所述Au层与所述第一凸点连接。
9.根据权利要求6所述的具有空腔结构的电子器件，其特征在于，所述第一凸点的高度为10-90μm，所述第二凸点的高度为10-90μm。
10.根据权利要求5所述的具有空腔结构的电子器件，其特征在于，所述封装结构由环氧树脂、固化剂、固化促进剂和导热填料组成，其中所述导热填料的导热系数为0.2W/m·K至2.12W/m·K之间。
11.根据权利要求1所述的具有空腔结构的电子器件，其特征在于，在所述第一芯片的外围设置有阻挡构件，用于减少后续封装材料流入所述第一空腔结构；所述第二芯片的外围设置阻挡构件，用于减少后续封装材料流入所述第二空腔结构。
12.根据权利要求11所述的具有空腔结构的电子器件，其特征在于，所述阻挡构件为环氧树脂或聚酰亚胺，所述阻挡构件的塑形玻璃体转化温度低于所述封装结构的塑形玻璃体转化温度10-130℃。
13.根据权利要求1所述的具有空腔结构的电子器件，其特征在于，所述第一芯片与所述第二芯片之间的距离为50-2000μm，所述第一芯片外围的阻挡构件与所述第二芯片外围的阻挡构件为一体结构。
14.根据权利要求1所述的具有空腔结构的电子器件，其特征在于，还包括：
阻挡层，所述阻挡层连续覆盖所述第一芯片、所述第二芯片，以及所述基板的第一表面。
15.根据权利要求14所述的具有空腔结构的电子器件，其特征在于，所述阻挡层的弹性模量小于所述封装结构的弹性模量。
16.根据权利要求15所述的具有空腔结构的电子器件，其特征在于，还包括：
支撑隔离层，所述支撑隔离层设置在所述阻挡层与所述基板之间，
其中，所述第一凸点与所述基板之间设置第一电极垫，所述支撑隔离层上开设有暴露所述第一电极垫的孔，所述支撑隔离层的厚度大于所述第一电极垫的厚度。
17.根据权利要求1所述的具有空腔结构的电子器件，其特征在于，还包括屏蔽层，所述屏蔽层设置在所述封装结构远离所述基板的表面与垂直于所述基板的侧面。
18.一种用于形成如权利要求1的具有空腔结构的电子器件的制作方法，其特征在于，
S1，在第一芯片表面形成第一凸点；
S2，在第二芯片表面形成第二凸点；
S3，将所述第一芯片与所述第二芯片倒装在所述基板的第一表面，所述第一芯片通过所述第一凸点电连接至所述基板的第一表面，所述第二芯片与所述基板之间通过所述第二凸点电连接至所述基板的第一表面；
S4，覆膜封装，将环氧树脂或聚酰亚胺加热至第一覆膜温度，覆盖于所述第一芯片与所述第二芯片的表面；
S5，固化，采用第一固化温度使所述环氧树脂或聚酰亚胺固化，形成具有空腔结构的电子器件。
19.根据权利要求18所述的制作方法，其特征在于，S4步骤中，采用真空覆膜方式覆膜或者采用加压方式覆膜，其中真空覆膜方式中，真空度0-0.5MPa，覆膜压力0.1-1000KPa，覆膜温度50-200℃；加压方式覆膜中，覆膜温度为100～200℃，覆膜压力为0.5～2MPa，作用时间为5～50s。
20.根据权利要求19所述的制作方法，其特征在于，S5步骤中的固化步骤采用两步法，先50-120℃低温保温50-600秒，再升温至100-200℃固化1-4小时。
21.根据权利要求18所述的制作方法，其特征在于，S3步骤与S4步骤之间还包括：
S301，设置阻挡构件，在所述第一芯片与所述第二芯片外周设置阻挡构件，所述阻挡构件为环氧树脂或聚酰亚胺，采用第二固化温度固化100-180℃所述阻挡构件。
22.根据权利要求18所述的制作方法，其特征在于，S1中还包括：
在所述第一芯片的功能面形成第二电极垫，所述第二电极垫为包括AlCu层和Au层的双层结构；所述第一凸点为SnAgCu合金，其中，Ag含量为4wt％以下，Cu含量为1wt％以下。
23.根据权利要求22所述的制作方法，其特征在于，步骤S2与步骤S3之间还包括：
S201，在所述基板表面形成第一电极垫，在所述基板与第一电极垫表面覆盖支撑隔离层在支撑隔离层表面形成暴露第一电极垫的孔，
其中所述步骤S3中，将所述第一凸点与所述第一电极垫加热至100-300℃，保持10-600秒，使所述第一凸点与所述第一电极垫连接在一起。
24.根据权利要求18所述的制作方法，其特征在于，步骤S3与步骤S4之间还包括：
S302，设置阻挡层，在真空加压气氛下，采用贴装覆膜法在所述第一芯片、所述第二芯片与所述基板的第一表面形成连续的阻挡层，第二覆膜温度下恒温80-200秒，使阻挡层固化并紧密贴合在所述基板表面。
25.根据权利要求18所述的制作方法，其特征在于，步骤S5之后还包括：
S6，将具有空腔结构的电子器件切割成至少一个电子器件分立颗粒，采用金属溅镀工艺在所述电子器件分立颗粒表面形成屏蔽层，所述屏蔽层覆盖在所述封装结构远离所述基板的表面与垂直于所述基板的侧面。
CN202210893467.8A 2022-07-27 2022-07-27 具有空腔结构的电子器件及其制作方法 Pending CN115241177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210893467.8A CN115241177A (zh) 2022-07-27 2022-07-27 具有空腔结构的电子器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210893467.8A CN115241177A (zh) 2022-07-27 2022-07-27 具有空腔结构的电子器件及其制作方法

Publications (1)

Publication Number Publication Date
CN115241177A true CN115241177A (zh) 2022-10-25

Family

ID=83677237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210893467.8A Pending CN115241177A (zh) 2022-07-27 2022-07-27 具有空腔结构的电子器件及其制作方法

Country Status (1)

Country Link
CN (1) CN115241177A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111726103A (zh) * 2020-04-14 2020-09-29 天通凯美微电子有限公司 一种声表面波模组一次成型的封装结构及其封装工艺
CN216120295U (zh) * 2021-10-09 2022-03-22 江苏卓胜微电子股份有限公司 一种声表滤波器射频模组封装结构及电子设备
CN114314495A (zh) * 2021-12-24 2022-04-12 苏州捷研芯电子科技有限公司 Mems集成封装结构及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111726103A (zh) * 2020-04-14 2020-09-29 天通凯美微电子有限公司 一种声表面波模组一次成型的封装结构及其封装工艺
CN216120295U (zh) * 2021-10-09 2022-03-22 江苏卓胜微电子股份有限公司 一种声表滤波器射频模组封装结构及电子设备
CN114314495A (zh) * 2021-12-24 2022-04-12 苏州捷研芯电子科技有限公司 Mems集成封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US7211934B2 (en) Electronic device and method of manufacturing the same
US7816794B2 (en) Electronic device and method of fabricating the same
US5834848A (en) Electronic device and semiconductor package
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
WO2022183831A1 (zh) 射频模组系统级封装结构及其制作方法和电子设备
KR100557049B1 (ko) 반도체 장치와 그 제조방법
US6628178B2 (en) Radio frequency module parts including surface acoustic wave elements and manufacturing method thereof
EP1744453B1 (en) Surface acoustic wave device
JP4873005B2 (ja) 複合基板及び複合基板の製造方法
US20020113306A1 (en) Semiconductor packages
KR100873881B1 (ko) 반도체 장치 및 그 제조 방법
WO2001071806A1 (fr) Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
JPH10294423A (ja) 半導体装置
US7807510B2 (en) Method of manufacturing chip integrated substrate
WO2000055910A1 (en) Semiconductor device and semiconductor module
US20020031904A1 (en) Semiconductor device and method for manufacturing the same
KR100606295B1 (ko) 회로 모듈
JP5206377B2 (ja) 電子部品モジュール
JP2012182395A (ja) 電子デバイス
US20080116588A1 (en) Assembly and Method of Placing the Assembly on an External Board
JP4182996B2 (ja) 電子装置及びその製造方法
CN115241177A (zh) 具有空腔结构的电子器件及其制作方法
JP2008244191A (ja) 部品内蔵基板の製造方法
JP4788581B2 (ja) 複合基板
CN115225056A (zh) 具有空腔结构的电子器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination