CN209462366U - 一种遥测数字中频接收机 - Google Patents

Abstract

一种遥测数字中频接收机，其硬件设计包括主控FPGA，GPS处理电路，网络接口，时钟电路，A/D采样模块，D/A输出模块，电源模块，FPGA分别与GPS处理电路，外围电路相连接；还包括用于提供板内电源的电源模块；所述PFGA包括MCU，调制模块和解调模块，所述MCU分别与网络接口和时钟电路连接，调制模块与D/A输出模块连接，解调模块与A/D采样模块连接；所述解调模块功能包括中频解调和视频解调，本实用新型中频接收机具有多功能、通用化、高集成、小型化的特点。

Description

一种遥测数字中频接收机

技术领域

本实用新型涉及遥测接收技术领域，尤其涉及一种遥测数字中频接收机。

背景技术

遥测接收设备主要作用是对于航天、航空等等飞行物体的飞行信息参数或者一些飞行物 体所装的有效载荷的信息参数进行实时接收解析，通过接收到的实际数据信息进行真实还原 分析，便于对飞行物体实时状态进行判断分析、对于实际的飞行物体黑匣子记录内容进行验 证，在航空、航天等领域得到广泛应用。

参考图1，本实用新型通过嵌入式技术做成PCI-E或者PCI接口/网口/usb接口的解调板 卡，然后通过上位机来处理解调出来的数据完成实际的解析测试，加固计算机进行控制参数 来完成实际的功能；用上位机来完成实际的图像，参数，信息，状态还原。

现有遥测接收设备普遍存在的问题是其体积大、重量大、便携性差，携带不方便，成本 比较高，替换性比较差；调试难度比较大；同时对于软件无线电平台的应用上的兼容性灵活 性无法保证，通用性比较差。对于传统接收机，模拟电路的调试要求比较高，难度也非常大， 调试时间长，对工程师的水平经验要求非常高。掌控起来比较难，每一套都需要花很长时间 来调试，后期拷机测试难度也很大，需要的仪器设备也比较多。

我国的GJB21.1B-2006遥测标准规定了遥测的调制体制选用范围，其中，PCM-FM是我 国航天遥测系统中最常用的调制体制，现有系统均支持PCM-FM调制体制。在未来较长一段 时间内，PCM-FM仍将是我国最主要的遥测调制体制。PCM-FM系统在航空、航天等领域得到广泛应用，国内外遥测厂家均致力于高码率、功能可扩展的遥测产品设计，多功能、通用化、高集成、小型化遥测接收系统应用需求越来越迫切，更小、更快、更灵活成为遥测接收技术的又一发展方向。随着数字技术的不断发展，尤其是FPGA技术的发展，遥测中频接收机小型化设计得以实现。

实用新型内容

本实用新型为解决上述问题，提供一种便于调试，灵活性、通用性好的遥测数字中频接 收机。

为实现上述目的，本实用新型采用如下的技术方案：

一种遥测数字中频接收机，包括FPGA，GPS处理电路，网络接口，时钟电路，A/D采样模块，D/A输出模块，外围电路和软件模块，FPGA分别与GPS处理电路和外围电路连接； 还包括用于提供板内电源的电源模块；所述FPGA在包括MCU，调制模块和解调模块，所述 MCU分别与网络接口和时钟电路连接，调制模块与D/A输出模块连接，解调模块与A/D采 样模块连接；所述解调模块包括中频解调和视频解调；中频解调包括FPGA中产生两路正交 信号对A/D采样信号进行数字正交下变频生成基带I、Q信号，I、Q信号分别进行低通滤波 后送入鉴频、FM解调模块，通过叉积鉴频完成解调得到PCM码流；视频解调包括按上位机 事先设置的码速率、帧同步码、帧长、时间码等，依次进入PCM码流的位同步、帧同步、时 间码分解，最后通过网络接口送入软件模块进行遥测数据的存贮和处理及显示。

本实用新型的进一步改进在于，所述的外围电路包括分别连接FPGA的PROM，FLASH， DDR3，USB接口，RS232接口和SD卡；所述网络接口连接网络终端设备，USB接口连接USB设备，RS232连接串行通信设备。

本实用新型的进一步改进在于，时钟电路包括时钟DS1302模块。

本实用新型的进一步改进在于，所述的FPGA为spartan-6芯片。

与现有的技术相比，本实用新型的有益效果如下：

(1)相比于现有接收机，本实用新型采用软件无线电平台，调试简单，通过仿真算法如 中频调制解调算法，IRIG-B解码算法就能确定接收机的状态，后续定型后只需要下载程序就 能完成基本调试功能，比传统方式下的解调模式带来更大的灵活性，硬件不更改的情况下， 完成各种调制解调方式的更换。

(2)实现通用码速率可以在100k～5M下任意设置、帧头可选择设置、可以对长帧短帧 任意设置；可以兼容很多飞行物体的遥测数据采集。

(3)采用了嵌入式平台的方式，在PCB板面积，元器件数量方面，都减少了很多，由于FPGA等高密度集成芯片的出现，使得对产品的升级，由原来的板卡更换，转移到芯片的软件的更新上，所以硬件成本比起传统的平台也相应的降低了很多。

(4)本实用新型采用目前比较新的软件无线电技术，结合嵌入式技术，使产品的体积重 量缩减了到原来的1/10，使携带更加方便。

(5)传统的接收机每一套功能单板都存在性能差异，功能单板的互换性非常差。本实用 新型同嵌入式的功能单板基本一致，而且互换性比较强，同时可以在一个平台下做出很多模 式的调制方式，比如ASK,FSK,GMSK等接收机。

(6)对于传统的基于AM或FM方式的电路，一旦电路固定，其性能也就固定，而本实用新型采用的嵌入式方式，模式随时可以通过修改FPGA算法来实现不同模式的接收机需求。

附图说明

图1为现有遥测接收机应用示意图；

图2为本实用新型的应用场景示意图；

图3为本实用新型解调算法软件架构示意图；

图4为本实用新型总体结构示意图；

图5为本实用新型硬件架构示意图；

图6为本实用新型工作流程示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图对本实用新型 进行进一步的详细说明。应当理解，此处所描述的具体实施例仅用于解释本实用新型，并不 用于限定本实用新型。

参考图5，遥测数字中频接收机包括FPGA，GPS处理电路，网络接口，时钟电路，A/D采样模块，D/A输出模块，外围电路和软件模块，FPGA分别与GPS处理电路和外围电路电 连接；还包括用于提供板内电源的电源模块；所述FPGA包括MCU，调制模块和解调模块， 所述MCU分别与网络接口和时钟电路连接，调制模块与D/A输出模块连接，解调模块与A/D 采样模块连接；所述解调模块包括中频解调和视频解调；中频解调包括FPGA中产生两路正 交信号对A/D采样信号进行数字正交下变频生成基带I、Q信号，I、Q信号分别进行低通滤 波后送入鉴频、FM解调模块，通过叉积鉴频完成解调得到PCM码流；中频调制解调算法， IRIG-B解码算法。通过算法方式实现，比传统方式下的解调模式带来灵活性，硬件不更改的 情况下，完成各种调制解调方式。

视频解调包括按上位机事先设置的码速率、帧同步码、帧长、时间码等，依次进入PCM 码流的位同步、帧同步、时间码分解，最后通过网络接口送入软件模块进行遥测数据的存贮 和处理及显示。

外围电路包括分别连接FPGA的PROM(Programmable ROM，可编程ROM)，FLASH，DDR3，USB接口，RS232接口和SD卡；所述网络接口连接网络终端设备，USB接口连接 USB设备，RS232连接串行通信设备。

软控制器MicroBlaze的应用，实现通讯，控制，数据简单处理等功能。MicroBlaze嵌入 式软核是一个被Xilinx公司优化过的可以嵌入在FPGA中的RISC处理器软核，具有运行速 度快、占用资源少、可配置性强等优点，广泛应用于通信、军事、高端消费市场等领域。Xilinx 公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标准外设集合。MicroBlaze处 理器运行在150MHz时钟下，可提供125D-MIPS的性能，非常适合设计针对网络、电信、 数据通信和消费市场的复杂嵌入式系统。实现通用码速率可以在100k～5M下任意设置、帧头 可选择设置、可以对长帧短帧任意设置；可以兼容很多飞行物体的遥测数据采集。

参考图2，本实用新型通过便携式笔记本等计算设备设置操作仿真软件终端，通过本实 用新型遥测数字中频接收机来采集及处理飞行物体发射部分及下变频部分模块相关数据。本 实用新型采用目前比较新的软件无线电平台技术，利用嵌入式技术，使产品的体积重量缩减 了到原来的1/10，使携带更加方便。

采用了嵌入式平台的方式，在PCB板面积，元器件数量方面，都减少了很多，由于FPGA 等高密度集成芯片的出现，使得对产品的升级，由原来的板卡更换，转移到芯片的软件的更 新上，所以硬件成本比起传统的平台也相应的降低了很多。

对于传统接收机，模拟电路的调试要求比较高，难度也非常大，调试时间长，对工程师 的水平经验要求非常高。掌控起来比较难，每一套都需要花很长时间来调试，后期拷机测试 难度也很大，需要的仪器设备也比较多。采用软件无线电平台，调试简单，通过仿真算法就 能确定接收机的状态，后续定型后只需要下载程序就能完成基本调试功能。

传统的接收机每一套功能单板都存在性能差异，功能单板的互换性非常差。本实用新型 同嵌入式的功能单板基本一致，而且互换性比较强，同时可以在一个平台下做出很多模式的 调制方式，比如ASK,FSK,GMSK等接收机。

对于传统的基于AM或FM方式的电路，一旦电路固定，其性能也就固定，而本实用新型采用的嵌入式方式，模式随时可以通过修改FPGA算法来实现不同模式的接收机需求。

FPGA芯片采用spartan-6xc6slx150t芯片，Spartan-6FPGA为Xilinx的低成本、低功耗 FPGA。第六代Spartan系列基于低功耗45nm、9金属铜层、双栅极氧化层工艺技术，以及高 级功耗管理技术。含最多150000个逻辑单元、集成式PCI Express模块、高级储存器支持、 250Mhz DSP Slice和3.125Gbps低功耗收发器。

数字控制振荡器(NCO，numerically controlled oscillator)是软件无线电、直接数据频率 合成器(DDS，Direct digital synthesizer)、快速傅立叶变换(FFT，FastFourier Transform)等 的重要组成部分，同时也是决定其性能的主要因素之一，用于产生可控的正弦波或余弦波。 随着芯片集成度的提高、在信号处理、数字通信领域、调制解调、变频调速、制导控制、电 力电子等方面得到越来越广泛的应用。

中频解调原理参考图3，主要采用嵌入式系统，控制单元采用一片FPGA芯片来实现。 系统将70MHz中频信号源经过中频解调以及视频解调通过网口显示在终端界面。整个无线电 解调算法是通过FPGA来实现解码，进行解调、滤波、鉴频、位同步、帧同步、数据组帧、 网口通讯、IRIG-B(AC码)等等功能。

参考图4，遥测数字中频接收机硬件系统的主要控制核心为FPGA，通过外挂接口实现 实际的网络通讯、中频解调、PC码调制等功能。外围有中频采集AD、DDR3、网口驱动、 通用串口、电源、PROM、DA数据流模拟、IRIG-B(AC码)编解码等功能。

遥测数字中频接收机硬件构架参考图5，微控制单元(Microcontroller Unit；MCU)，又称 单片微型计算机(Single Chip Microcomputer)或者单片机，是把中央处理器(Central Process Unit；CPU)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB、A/D转换、 UART、PLC、DMA等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计 算机，为不同的应用场合做不同组合控制。

串行通信接口RS232的9针连接器，简称DB9，是一种D型数据接口连接器，用于连接电子设备(比如：计算机与外设)的接口标准。因形状类似于英文字母D，故得名D型接口。

遥测数字中频接收机硬件由FPGA的外围AD、DA、时统、网口芯片、时钟芯片、以及做的调制解调电路组成。通过FPGA内部软核进行网口通讯，用VHDL做解调算法，具体硬 件构架参考图5：整个控制核心为FPGA，做解调算法及调制算法，同时进行网络通讯。上位 机通讯方式选择网络UDP协议通讯、完成时间下发、发射频率及接收频率的设置、码速率和 帧头、帧长设置、以及网络端口设置、数据具有保存格式和路径设置等等功能。

系统工作流程参考图6，本实用新型主要包括A/D采样、数字下变频、鉴频、位同步、帧同步及网络接口等功能模块。70MHz中频输入信号经56MHz带通采样送入FPGA进行处 理，在FPGA中产生两路正交信号对A/D采样信号进行数字正交下变频生成基带I、Q信号， I、Q信号分别进行低通滤波后送入鉴频模块，通过叉积鉴频完成解调得到PCM码流，按上 位机事先设置的码速率、帧同步码、帧长、时间码等，依次完成PCM码流的位同步、帧同步、 时间码分解，最后通过以太网接口送入软件界面进行遥测数据的存贮和处理及显示。通过实 际的网络通讯软件来实现具体的参数设置与实际的解调数据上传功能。

本实用新型实施例：

A/D采样模块设计：AD转换设计采用AD6645是采用CMOS工艺的14位模数转换器，最高采样率为105MSPS,在中频为70MHz时SNR为73.5db,SFDR为89dbc，模拟带宽为 200MHz。

D/A输出模块设计：发射部分的实现采用FPGA将ROM数据编码，调制成调频波输出；采用的芯片为AD9764，芯片为14位125MSPS采样率，内置基准电压，并行控制方式。

GPS时间信息处理部分：IRIG-B码是时间系统中的一种常用串行传输方式，较并行传输 方式其物理连续简单、传输距离远，接口标准化，国际通用。IRIG-B码又包括两种方式：B(DC) 码和B(AC)码，(DC为数字信号，AC为模拟的调制过的正弦信号)整个解析(AC码)时间过 程为差分正弦波信号，需要将实际的交流信号通过调理电路转换为单端信号送FPGA进行解 调，变成直流DC码,对直流码进行解析成时间信息。

网络接口设计方案：网络采用FPGA的IP软核CPU控制外围芯片RTL8211EG-VB实现千兆网传输与上位机；通过硬件语言编写代码进行调制解调算法的实现，通过软件带的MCU核来进行网络通讯，完成协议及数据处理功能。

数字下变频设计模块由NCO、CIC滤波器、半带滤波器和FIR滤波器组成。NCO通过与MD之后的中频信号进行混频，从而得到基带频率的I、Q两路正交信号，这两路信号分 别通过CIC滤波器、半带滤波器以及FIR滤波器的抽取和滤波，最终得到要求速率的数字信号，从而实现数字信号由中频频率到基带频率的转变。由于输入信号的带宽分别为3MHz、6MHz和10MHz，在设计时FIR会设计为三个不同带宽的滤波器，通过终端进行设置。

数字控制振荡器(NCO)的目标是产生一个理想的正弦或余弦波。数字本振频率是由数 字锁相环DPLL产生的。产生余弦波的方法是根据输入的算出相位，然后通过正(余)弦查 找表查到相应的正(余)弦值，正弦(余弦)查找表可以由EDA的开放工具ISE的IP核产生。

载波同步模块设计包括鉴频器模块的设计。

鉴频器模块的设计步骤为：数字锁相环的目的是从输入信号中提取调制载波信号ωc，用 一个COSTAS环来实现载波跟踪，COSTAS环通过跟踪输入信号的频率变化来使输出的正弦 信号载波频率和ωc的误差达到最小。在高动态应用环境下，遥测接收机需具备抗多普勒频偏 的能力，在本设计中，鉴频输出经过一阶锁频环得到频率修正值并反馈给NCO。

环路滤波器的设计步骤为：数字锁相环(DPLL)的结构一般由数字鉴相器(DPD，Digital Phase Detector)、数字环路滤波器(DLF，Digital Loop Filter)、数字压控振荡器(DCO， Digital Control Oscillator)三部分组成。

数字环路鉴相器(DPD)也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号 的相位，它的输出电压是对应于这两个信号相位差的函数。它是锁相环路中的关键部件，数 字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器 和奈奎斯特速率取样鉴相器。

数字环路滤波器(DLF)在环路中对输入噪声起抑止作用，并且对环路的校正速度起调 节作用。数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。引入数字环路 滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网络引入环路的。因此，合 理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL满足预定的系统性能要 求。

数字压控振荡器(DCO)又称为数字钟。它在数字环路中所处的地位相当于模拟锁相环 中的压控振荡器(VCO)。但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数 字环路滤波器送来的校正信号的控制。其控制特点是：前一采样时刻得到的校正信号将改变 下一个采样时刻的脉冲时间位置。

全数字锁相环(DPLL)的基本工作过程如下：

设输入信号Ui(t)和本振信号(数字压控振荡器输出信号)Uo(t)分别是正弦和余弦信号， 他们在数字鉴相器内进行比较，数字鉴相器的输出是一个与两者间的相位差成比例的电压 Ud(t)。数字环路滤波器除数字鉴相器输出中的高频分量，然后把输出电压Uc(t)加到数字压控 振荡器的输入端，数字压控振荡器的本振信号频率随着输入电压的变化而变化。如果两者频 率不一致，则数字鉴相器的输出将产生低频变化分量，并通过低通滤波器使DCO的频率发生 变化。只要环路设计恰当，则这种变化将使本振信号Uo(t)的频率与数字鉴相器输入信号Ui(t) 的频率一致。最后，如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持 某一个恒定值，则数字鉴相器的输出将是一个恒定直流电压(忽略高频分量)，数字环路滤 波器的输出也是一个直流电压，DCO的频率也将停止变化，这时，环路处于“锁定状态”。

本系统设计中采用的是均匀采样二阶数字锁相环(DPLL)。

典型均匀采样二阶DPLL相位模型由相位检测器PD、数字环路滤波器和数字控制本振组 成。在这个DPLL中，相位检测器PD根据输入相位或计算相位误差。相位误差通过数字环 路滤波DLF并用于控制数字控制本振NCO的瞬时输出相位。这种DPLL的最大优点就是具有线性相位，从而保证了捕获时间小和锁相范围大的性能。

均匀采样二阶DPLL误差传递函数幅频特性具有明显的高通特性，而且通带截止频率基 本上和环路自由振荡频率一致，所以理论上只要恰当地选择环路自由振荡频率就可以得到我 们所希望的等效高通滤波器。特别是当通带截止频率很小时，高通特性的性能会更好，因为 通带将更加平坦。所以用这种方法实现窄带高通滤波器要比常规的FIR和HR滤波器都经济。 因此，利用均匀采样二阶DPLL误差传递函数的高通特性滤除缓慢变化的载波频偏和多谱勒 频率成份.实现等效的开环频率跟踪。

FM解调模块设计可以直接利用频率是相位对时间的微分关系来实现鉴频。

同步模块设计包括位同步设计和帧同步设计。

位同步设计采用直接位同步法中的数字锁相环(DPLL)方法实现位同步器设计。在该设 计中利用数字锁相环(DPLL)来提取位同步信号：在接收端利用鉴相器比较接收码元和本地 同步信号的相位，若两者相位不一致(超前或者滞后)，鉴相器产生误差信号调整本地同步信 号的相位，直至获得准确的位同步信息。位同步器主要由参考频率生成、同相正交积分环路、 数字序列滤波器、分频器等几部分组成。

本设计参考时钟为码速率的16倍，通过终端设置接收机码速率时，参考时钟频率也相应 得到设置，参考时钟的精度直接影响位同步器性能。在FPGA中采用查表法产生位同步参考 时钟，原理与NCO生成一致。

帧同步设计步骤：当位同步输出经过串/并转换后，与本地帧同步码(由软件界面手动设置) 进行同或后全加，然后与门限值Nt进行比较，大于门限值表示接收到帧同步码。三态逻辑电 路保帧同步器在三个固定模式(搜索、校核、同步)上工作。在搜索态，不使用窗口，符合相 关器输出即认为是帧同步码。一旦接收到帧同步码，转入校核态，位/字计数器、字/帧计数器 复位并开始计数，这个过程一直持续到字/帧计数器达到预定的字/帧数。以预期检测位为中心 产生窗口脉冲，利用帧同步码的周期性，下一个检测位应落在窗口脉冲宽度内，三态逻辑产 生帧标志脉冲。若在窗口范围内，没有检测到帧同步码，认为是虚警，则从校核态返回到搜 索态。在校核态，连续通过预定的校核帧数A，则帧同步器进入锁定态。在锁定态下，若帧 同步码发生漏检或数据错误，帧标志脉冲由本地产生，以避免由于帧同步码的漏检而造成的 数据丢失。连续漏检超过预定的保护帧数B，返回搜索态，否则保持在锁定态。

中频接收机实现的关键技术包括中频数据的采集模块的设计，AGC控制模块设计和数字 下变频模块以及位同步和帧同步实现。

以上内容是结合具体实施例对本实用新型所作的进一步详细说明，不能认定本实用新型 的具体实施只限于此。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用 新型构思的前提下做出若干等同替代或明显变型，且性能或用途相同，如通过网络或者 USB/VXI/GPIB/CAN/RS485等各种总线来控制具有其接口的资源卡来完成系统平台搭建，最 终完成测试；解调算法也有很多不同的模式。都应当视为属于本实用新型由所提交的权利要 求书确定的专利保护范围。

Claims (4)

1.一种遥测数字中频接收机，包括FPGA，GPS处理电路，网络接口，时钟电路，A/D采样模块，D/A输出模块，外围电路，FPGA分别与GPS处理电路和外围电路相连接；还包括用于提供板内电源的电源模块；其特征在于，所述FPGA包括MCU，调制模块和解调模块，所述MCU分别与网络接口和时钟电路连接，调制模块与D/A输出模块连接，解调模块与A/D采样模块连接；所述解调模块包括中频解调和视频解调；中频解调包括FPGA中产生两路正交信号对A/D采样信号进行数字正交下变频生成基带的I、Q信号，I、Q信号分别进行低通滤波后送入鉴频、FM解调模块，通过叉积鉴频完成解调得到PCM码流；视频解调包括按上位机事先设置的码速率、帧同步码、帧长、时间码等，依次进入PCM码流的位同步、帧同步、时间码分解，最后通过网络接口送入软件模块进行遥测数据的存贮和处理及显示。

2.如权利要求1所述的遥测数字中频接收机，其特征在于，所述的外围电路包括分别连接FPGA的PROM，FLASH，DDR3，USB接口，RS232接口和SD卡；所述网络接口连接网络终端设备，USB接口连接USB设备，RS232连接串行通信设备。

3.如权利要求1所述的遥测数字中频接收机，其特征在于，时钟电路包括时钟DS1302专用时钟模块。

4.如权利要求1所述的遥测数字中频接收机，其特征在于，所述的FPGA为spartan-6芯片。