CN105471788B - 一种对dvbs2信号的低时延解译方法及装置 - Google Patents

一种对dvbs2信号的低时延解译方法及装置 Download PDF

Info

Publication number
CN105471788B
CN105471788B CN201511020012.1A CN201511020012A CN105471788B CN 105471788 B CN105471788 B CN 105471788B CN 201511020012 A CN201511020012 A CN 201511020012A CN 105471788 B CN105471788 B CN 105471788B
Authority
CN
China
Prior art keywords
signal
frame
dvbs2
signals
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511020012.1A
Other languages
English (en)
Other versions
CN105471788A (zh
Inventor
龚敏康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201511020012.1A priority Critical patent/CN105471788B/zh
Publication of CN105471788A publication Critical patent/CN105471788A/zh
Application granted granted Critical
Publication of CN105471788B publication Critical patent/CN105471788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay

Abstract

本发明公开了一种对DVBS2信号的低时延解译方法及装置，它涉及通信侦察领域中对DVBS2信号的侦察截获、同步头提取、实时解调和译码的方法和装置。它主要由信道单元、采样单元、时钟单元、系统控制监控单元、解调译码处理单元、VPX工控机箱、外接显示器和输入设备等部件组成。它是一种基于通信信号的数字信道化和同步头检测的方法，实现对DVBS2信号的解调和译码。它具有时延小、轻型化、对信噪比容忍度高、支持DVBS2全部模式、便于升级等优点，特别适合用于天基与地基的卫星信号侦察和干扰场合。

Description

一种对DVBS2信号的低时延解译方法及装置
技术领域
本发明涉及通信侦察领域中对DVBS2信号的侦收和处理，它具有能以低时延在低信噪比下解译DVBS2信号的能力，能支持所有模式的DVBS2信号并具备对DVBS2X系统向上扩展的能力。
背景技术
目前已有的DVBS2侦察系统通常是以硬件解调加软件译码为处理方式。该种方式的缺点是时延相对较大，能够满足一般非合作侦收任务，但是较难满足实时对抗任务对时延的要求，并且该种环境还要求系统必须支持自适应编码调制模式，具备侦收所有用户报文的能力，同时将硬件复杂度、功耗和重量控制在一定范围内。因此，探索一种轻量级、低时延的侦收解译系统是该领域亟需解决的关键技术之一。
发明内容
本发明所要解决的技术问题在于避免上述背景技术中的不足之处，提供一种对DVBS2信号的低时延解译方法及装置。本发明是一种基于数字信道化和同步头检测的方法，通过精确解析每一帧的帧信息作为参数，同步配置解调、译码等硬件模块，从而实现以低时延解译DVBS2信号的目的。此外，为了使装置能在低信噪比环境中工作，使用了一种融合帧头独特字、帧头信息段和导频段特性的联合相关匹配方法，提高了相关峰值的显著特征。该装置具有轻型化的特点，能够适用于天基与地基的卫星信号侦察和干扰场合。
本发明的目的实现方法如下，本发明的一种对DVBS2信号的低时延解译方法和装置，包括步骤：
①信道单元将DVBS2射频信号转换为中频信号；
②采样单元根据时钟单元提供的采样时钟对中频信号进行实时模/数信号转换，从而得到DVBS2数字信号并同时输出至解调译码处理单元和系统控制监控单元；
③系统控制监控单元对DVBS2数字信号进行信号分析，得到中频特征信息并输出至解调译码处理单元；其中，中频特征信息包括DVBS2信号的频点、带宽和负谱标识；同时，系统控制监控单元还将外部输入信息转发至解调译码处理单元，其中，外部输入信息包括帧头独特字、帧头信息段和导频段；
④解调译码处理单元根据步骤③中得到的中频特征信息对DVBS2数字信号作下变频处理，得到零中频信号；对零中频信号依次作符号同步运算、载波同步运算、帧头相关匹配运算、解扰、解映射、解交织和译码，最后将译码后的帧数据输出至系统控制监控单元；
⑤系统控制监控单元根据帧数据进行作图并输出图像信号。
其中，步骤②包括如下步骤：
201、采样单元内的模/数转换器将步骤①得到的DVBS2中频信号进行模/数转换，将单端模拟信号转换为差分数字信号，并输出至采样单元内的现场可编程逻辑阵列；
202、现场可编程逻辑阵列对步骤201中产生的差分数字信号经重组后转换成单端数字信号，经缓存后再根据DDR格式生成适合传输的DVBS2数字信号，并同时输出至解调译码处理单元和系统控制监控单元。
其中，步骤④包括如下步骤：
401、下变频模块将步骤②中得到的DVBS2数字信号转换成单端信号，同时在模块内部产生一个本振信号，其中本振信号的频率是根据步骤③中的中频特征信息计算所得；再将单端信号和本振信号进行混频得到零中频信号并输出至符号同步模块；
402、符号同步模块对步骤401得到的零中频信号进行匹配滤波得到滤波后信号，其中匹配滤波的系数是根据步骤③中的中频特征信息计算所得；再提取滤波后信号的环路误差值，并使用环路误差值生成纠偏信号，将纠偏信号和滤波后信号进行混频，得到一倍符号速率信号并输出至载波同步模块；
403、载波同步模块将步骤402得到的一倍速率信号复制成两路，其中一路一倍速率信号作粗载波同步处理并输出至帧头解析模块；帧头解析模块根据系统控制监控单元提供的帧头独特字、帧头信息段和导频段对粗载波同步处理后的信号进行差分相关运算得到相关值序列，将相关值序列和门限值作比较得到帧头位置，并根据帧头位置对粗载波同步处理后的信号进行解析得到帧长和帧编码速率；载波同步模块将另一路一倍速率信号作细载波同步处理得到解调信号并输出至解扰-解映射-解交织模块；另一方面，帧头解析将帧长、帧头位置和帧编码速率等参数输出至解扰-解映射-解交织模块，将帧长和帧编码速率等参数输出至译码模块；
404、解扰-解映射-解交织模块根据帧长、帧头位置和帧编码速率对步骤403得到的解调信号依次进行解扰、解映射和解交织处理，得到编码信号并输出至译码模块；
405、译码模块根据帧长和帧编码速率对编码信号作前向译码得到帧数据，之后将帧数据输出至系统控制监控单元。
一种对DVBS2信号的低时延解译装置，包括信道单元1、采样单元2、时钟单元3、解调译码处理单元4和系统控制监控单元5，其特征在于：时钟单元3将93.75MHz的采样时钟输入至采样单元2；信道单元1将接收的DVBS2射频信号转换为中频信号；采样单元2对中频信号进行模/数转换、单端/差分转换和数据重组，并将结果分别送给解调译码处理单元4和系统控制监控单元5；解调译码处理单元4根据系统控制监控单元5提供的外部输入信息和中频特征信息对DVBS2中频信号作下变频、符号同步运算、载波同步运算、帧头相关匹配运算、解扰、解映射、解交织和译码，得到帧数据并输出至系统控制监控单元5；系统控制监控单元5根据帧数据作图并输出图像信号。
其中，解调译码处理单元4包括下变频模块10、符号同步模块11、帧头解析模块12、载波同步模块13、解扰-解映射-解交织模块14和译码模块15；下变频模块10根据系统控制监控单元5提供的中频特征信息将采样单元2输出的DVBS2数字信号变频至零中频，并输出至符号同步模块11；符号同步模块11根据中频特征信息对零中频信号进行匹配滤波、环路误差值提取和混频得到一倍符号速率信号并输出至载波同步模块13；载波同步模块13对一倍符号速率信号作载波粗同步，并将得到的粗载波同步信号输出至帧头解析模块12，载波同步模块13提取并抵消一倍符号速率信号中的相位误差并输出解调信号至解扰-解映射-解交织模块14；帧头解析模块12将粗载波同步信号与系统控制监控单元5提供的帧头独特字、帧头信息段和导频段作相关匹配，检出相关峰值作为帧头位置，并根据帧头位置得到该帧的帧长和帧编码速率，然后将帧长、帧头位置和帧编码速率输出至解扰-解映射-解交织模块14，将帧长和帧编码速率输出至译码模块15；解扰-解映射-解交织模块14根据帧长、帧头位置和帧编码速率对解调信号依次进行解扰、解映射和解交织运算得到编码信号并输出至译码模块15；译码模块15根据帧长和帧编码速率对编码信号作前向译码得到帧数据，之后将帧数据输出至系统控制监控单元5。
本发明相比背景技术具有如下优点：
1、本发明与其他DVBS2解译装置相比，实现了解调和译码功能的全硬件解决方案，从而大大缩短处理时延，提高了实时性。
2、本发明中采用了一种联合相关匹配方法，提高了相关峰值的显著特征，使之能在更低信噪比的环境中工作。
3、本发明设备简单，性能可靠，成本低廉，具有应用推广价值。
附图说明
图1是本发明的电原理方框图。
图2是本发明的解调译码处理单元4的电原理方框图。
具体实施方式
参照图1，本发明装置包括信道单元1、采样单元2、时钟单元3、解调译码处理单元4和系统控制监控单元5，其特征在于：时钟单元3将93.75MHz的采样时钟输入至采样单元2；信道单元1将接收的DVBS2射频信号转换为中频信号；采样单元2对中频信号进行模/数转换、单端/差分转换和数据重组，并将结果分别送给解调译码处理单元4和系统控制监控单元5；解调译码处理单元4根据系统控制监控单元5提供的外部输入信息和中频特征信息对DVBS2中频信号作下变频、符号同步运算、载波同步运算、帧头相关匹配运算、解扰、解映射、解交织和译码，得到帧数据并输出至系统控制监控单元5；系统控制监控单元5根据帧数据作图并输出图像信号。
图2是本发明的解调译码处理单元4的电原理方框图，实施例按图2连接线路。本发明解调译码处理单元4包括下变频模块10、符号同步模块11、帧头解析模块12、载波同步模块13、解扰-解映射-解交织模块14和译码模块15；下变频模块10根据系统控制监控单元5提供的中频特征信息将采样单元2输出的DVBS2数字信号变频至零中频，并输出至符号同步模块11；符号同步模块11根据中频特征信息对零中频信号进行匹配滤波、环路误差值提取和混频得到一倍符号速率信号并输出至载波同步模块13；载波同步模块13对一倍符号速率信号作载波粗同步，并将得到的粗载波同步信号输出至帧头解析模块12，载波同步模块13提取并抵消一倍符号速率信号中的相位误差并输出解调信号至解扰-解映射-解交织模块14；帧头解析模块12将粗载波同步信号与系统控制监控单元5提供的帧头独特字、帧头信息段和导频段作相关匹配，检出相关峰值作为帧头位置，并根据帧头位置得到该帧的帧长和帧编码速率，然后将帧长、帧头位置和帧编码速率输出至解扰-解映射-解交织模块14，将帧长和帧编码速率输出至译码模块15；解扰-解映射-解交织模块14根据帧长、帧头位置和帧编码速率对解调信号依次进行解扰、解映射和解交织运算得到编码信号并输出至译码模块15；译码模块15根据帧长和帧编码速率对编码信号作前向译码得到帧数据，之后将帧数据输出至系统控制监控单元5。
一种对DVBS2信号的低时延解译方法，包括以下步骤：
①信道单元将DVBS2射频信号转换为中频信号；
实施例中通过信道单元1将信号从1203MHz变频到70MHz中频。
②采样单元根据时钟单元提供的采样时钟对中频信号进行实时模/数信号转换，从而得到DVBS2数字信号并同时输出至解调译码处理单元和系统控制监控单元；
具体包括以下步骤：
201、采样单元内的模/数转换器将步骤①得到的DVBS2中频信号进行模/数转换，将单端模拟信号转换为差分数字信号，并输出至采样单元内的现场可编程逻辑阵列；
202、现场可编程逻辑阵列对步骤201中产生的差分数字信号经重组后转换成单端数字信号，经缓存后再根据DDR格式生成适合传输的DVBS2数字信号，并同时输出至解调译码处理单元和系统控制监控单元。
实施例中通过采样单元2以93.75MHz对四路中频信号采样后，得到四路差分数字信号，通过现场可编程逻辑阵列重组其中两路转换成单端数字信号，再根据DDR格式生成DVBS2数字信号并转发给解调译码处理单元4和系统控制监控单元5。
③系统控制监控单元对DVBS2数字信号进行信号分析，得到中频特征信息并输出至解调译码处理单元；其中，中频特征信息包括DVBS2信号的频点、带宽和负谱标识；同时，系统控制监控单元还将外部输入信息转发至解调译码处理单元，其中，外部输入信息包括帧头独特字、帧头信息段和导频段；
实施例中通过系统控制监控单元5对DVBS2数字信号作信号盲分析，得到信号的频点、带宽和负谱标识等中频特征信息，同时接收外部输入的帧头独特字、帧头信息段和导频段等信息，并同时将中频特征信息和外部输入信息输出至解调译码处理单元4。
④解调译码处理单元根据步骤③中得到的中频特征信息对DVBS2数字信号作下变频处理，得到零中频信号；对零中频信号依次作符号同步运算、载波同步运算、帧头相关匹配运算、解扰、解映射、解交织和译码，最后将译码后的帧数据输出至系统控制监控单元；
具体包括以下步骤：
401、下变频模块将步骤②中得到的DVBS2数字信号转换成单端信号，同时在模块内部产生一个本振信号，其中本振信号的频率是根据步骤③中的中频特征信息计算所得；再将单端信号和本振信号进行混频得到零中频信号并输出至符号同步模块；
402、符号同步模块对步骤401得到的零中频信号进行匹配滤波得到滤波后信号，其中匹配滤波的系数是根据步骤③中的中频特征信息计算所得；再提取滤波后信号的环路误差值，并使用环路误差值生成纠偏信号，将纠偏信号和滤波后信号进行混频，得到一倍符号速率信号并输出至载波同步模块；
403、载波同步模块将步骤402得到的一倍速率信号复制成两路，其中一路一倍速率信号作粗载波同步处理并输出至帧头解析模块；帧头解析模块根据系统控制监控单元提供的帧头独特字、帧头信息段和导频段对粗载波同步处理后的信号进行差分相关运算得到相关值序列，将相关值序列和门限值作比较得到帧头位置，并根据帧头位置对粗载波同步处理后的信号进行解析得到帧长和帧编码速率；载波同步模块将另一路一倍速率信号作细载波同步处理得到解调信号并输出至解扰-解映射-解交织模块；另一方面，帧头解析将帧长、帧头位置和帧编码速率等参数输出至解扰-解映射-解交织模块，将帧长和帧编码速率等参数输出至译码模块；
404、解扰-解映射-解交织模块根据帧长、帧头位置和帧编码速率对步骤403得到的解调信号依次进行解扰、解映射和解交织处理，得到编码信号并输出至译码模块；
405、译码模块根据帧长和帧编码速率对编码信号作前向译码得到帧数据，之后将帧数据输出至系统控制监控单元。
实施例中通过解调译码处理单元4将DVBS2数字信号结合步骤③中得到的中频特征信息作下变频处理并得到零中频信号；再根据同样在步骤③中得到的外部输入信息对零中频信号依次作符号同步运算、载波同步运算、帧头相关匹配运算、解扰、解映射、解交织和译码，最后得到帧数据输出至系统控制监控单元5。
⑤系统控制监控单元根据帧数据进行作图并输出图像信号；
实施例中通过系统控制监控单元5将帧数据在特定的人机界面中绘制成用户示意总图、用户信息详情图和信号星座图，并输出图像信号。
本发明简要工作原理如下：
本发明通过时钟单元3将93.75MHz的采样时钟输入至采样单元2；信道单元1将接收的DVBS2射频信号转换为中频信号；采样单元2对中频信号进行模/数转换、单端/差分转换和数据重组，并将结果分别送给解调译码处理单元4和系统控制监控单元5；解调译码处理单元4根据系统控制监控单元5提供的外部输入信息和中频特征信息对DVBS2中频信号作下变频、符号同步运算、载波同步运算、帧头相关匹配运算、解扰、解映射、解交织和译码，得到帧数据并输出至系统控制监控单元5；系统控制监控单元5根据帧数据作图并输出图像信号。本发明运用了全硬件方案降低了处理时延，使用了联合相关匹配方法，降低了装置允许的信噪比门限。

Claims (3)

1.一种对DVBS2信号的低时延解译方法，其特征在于包括以下步骤：
①信道单元将DVBS2射频信号转换为中频信号；
②采样单元根据时钟单元提供的采样时钟对中频信号进行实时模/数信号转换，从而得到DVBS2数字信号并同时输出至解调译码处理单元和系统控制监控单元；
③系统控制监控单元对DVBS2数字信号进行信号分析，得到中频特征信息并输出至解调译码处理单元；其中，中频特征信息包括DVBS2信号的频点、带宽和负谱标识；同时，系统控制监控单元还将外部输入信息转发至解调译码处理单元，其中，外部输入信息包括帧头独特字、帧头信息段和导频段；
④解调译码处理单元根据步骤③中得到的中频特征信息对DVBS2数字信号作下变频处理，得到零中频信号；对零中频信号依次作符号同步运算、载波同步运算、帧头相关匹配运算、解扰、解映射、解交织和译码，最后将译码后的帧数据输出至系统控制监控单元；
⑤系统控制监控单元根据帧数据进行作图并输出图像信号；
所述步骤④包括如下步骤：
401、下变频模块将步骤②中得到的DVBS2数字信号转换成单端信号，同时在模块内部产生一个本振信号，其中本振信号的频率是根据步骤③中的中频特征信息计算所得；再将单端信号和本振信号进行混频得到零中频信号并输出至符号同步模块；
402、符号同步模块对步骤401得到的零中频信号进行匹配滤波得到滤波后信号，其中匹配滤波的系数是根据步骤③中的中频特征信息计算所得；再提取滤波后信号的环路误差值，并使用环路误差值生成纠偏信号，将纠偏信号和滤波后信号进行混频，得到一倍符号速率信号并输出至载波同步模块；
403、载波同步模块将步骤402得到的一倍符号速率信号复制成两路，其中一路一倍符号速率信号作粗载波同步处理并输出至帧头解析模块；帧头解析模块根据系统控制监控单元提供的帧头独特字、帧头信息段和导频段对粗载波同步处理后的信号进行差分相关运算得到相关值序列，将相关值序列和门限值作比较得到帧头位置，并根据帧头位置对粗载波同步处理后的信号进行解析得到帧长和帧编码速率；载波同步模块将另一路一倍符号速率信号作细载波同步处理得到解调信号并输出至解扰-解映射-解交织模块；另一方面，帧头解析模块将帧长、帧头位置和帧编码速率参数输出至解扰-解映射-解交织模块，将帧长和帧编码速率参数输出至译码模块；
404、解扰-解映射-解交织模块根据帧长、帧头位置和帧编码速率对步骤403得到的解调信号依次进行解扰、解映射和解交织处理，得到编码信号并输出至译码模块；
405、译码模块根据帧长和帧编码速率对编码信号作前向译码得到帧数据，之后将帧数据输出至系统控制监控单元。
2.根据权利要求1所述的一种对DVBS2信号的低时延解译方法，其特征在于：步骤②具体包括如下步骤：
201、采样单元内的模/数转换器将步骤①得到的DVBS2数字信号进行模/数转换，将单端模拟信号转换为差分数字信号，并输出至采样单元内的现场可编程逻辑阵列；
202、现场可编程逻辑阵列对步骤201中产生的差分数字信号经重组后转换成单端数字信号，经缓存后再根据双倍数据速率DDR格式生成适合传输的DVBS2数字信号，并同时输出至解调译码处理单元和系统控制监控单元。
3.一种对DVBS2信号的低时延解译装置，包括信道单元(1)、采样单元(2)、时钟单元(3)、解调译码处理单元(4)和系统控制监控单元(5)，其特征在于：
时钟单元(3)将93.75MHz的采样时钟输入至采样单元(2)；信道单元(1)将接收的DVBS2射频信号转换为中频信号；采样单元(2)对中频信号进行模/数转换、单端/差分转换和数据重组，并将结果分别送给解调译码处理单元(4)和系统控制监控单元(5)；解调译码处理单元(4)根据系统控制监控单元(5)提供的外部输入信息和中频特征信息对DVBS2数字信号作下变频、符号同步运算、载波同步运算、帧头相关匹配运算、解扰、解映射、解交织和译码，得到帧数据并输出至系统控制监控单元(5)；系统控制监控单元(5)根据帧数据作图并输出图像信号；
所述解调译码处理单元(4)包括下变频模块(10)、符号同步模块(11)、帧头解析模块(12)、载波同步模块(13)、解扰-解映射-解交织模块(14)和译码模块(15)；下变频模块(10)根据系统控制监控单元(5)提供的中频特征信息将采样单元(2)输出的DVBS2数字信号变频至零中频，并输出至符号同步模块(11)；符号同步模块(11)根据中频特征信息对零中频信号进行匹配滤波、环路误差值提取和混频得到一倍符号速率信号并输出至载波同步模块(13)；载波同步模块(13)对一倍符号速率信号作载波粗同步，并将得到的粗载波同步信号输出至帧头解析模块(12)，载波同步模块(13)提取并抵消一倍符号速率信号中的相位误差并输出解调信号至解扰-解映射-解交织模块(14)；帧头解析模块(12)将粗载波同步信号与系统控制监控单元(5)提供的帧头独特字、帧头信息段和导频段作相关匹配，检出相关峰值作为帧头位置，并根据帧头位置得到该帧的帧长和帧编码速率，然后将帧长、帧头位置和帧编码速率输出至解扰-解映射-解交织模块(14)，将帧长和帧编码速率输出至译码模块(15)；解扰-解映射-解交织模块(14)根据帧长、帧头位置和帧编码速率对解调信号依次进行解扰、解映射和解交织运算得到编码信号并输出至译码模块(15)；译码模块(15)根据帧长和帧编码速率对编码信号作前向译码得到帧数据，之后将帧数据输出至系统控制监控单元(5)。
CN201511020012.1A 2015-12-30 2015-12-30 一种对dvbs2信号的低时延解译方法及装置 Active CN105471788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511020012.1A CN105471788B (zh) 2015-12-30 2015-12-30 一种对dvbs2信号的低时延解译方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511020012.1A CN105471788B (zh) 2015-12-30 2015-12-30 一种对dvbs2信号的低时延解译方法及装置

Publications (2)

Publication Number Publication Date
CN105471788A CN105471788A (zh) 2016-04-06
CN105471788B true CN105471788B (zh) 2018-05-08

Family

ID=55609071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511020012.1A Active CN105471788B (zh) 2015-12-30 2015-12-30 一种对dvbs2信号的低时延解译方法及装置

Country Status (1)

Country Link
CN (1) CN105471788B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108337206B (zh) * 2017-12-26 2020-09-15 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 一种用于卫星通信的载波同步方法和装置
CN111181687B (zh) * 2019-12-17 2021-02-05 南京中科晶上通信技术有限公司 基于dvb-s2系统的帧头检测方法、装置、终端及存储介质
CN113422746B (zh) * 2021-06-24 2024-01-12 西安合众思壮防务科技有限责任公司 一种d8psk信号的接收解调处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621488A (zh) * 2009-08-07 2010-01-06 复旦大学 Dvb-s2系统接收机全模式物理层帧同步方法
CN101651534A (zh) * 2009-09-17 2010-02-17 北京海尔集成电路设计有限公司 一种数据帧同步方法及其设备
CN102523010A (zh) * 2011-12-07 2012-06-27 南京航空航天大学 一种modis中频数字信号接收方法
JP2014090404A (ja) * 2012-10-03 2014-05-15 Mitsubishi Electric Corp フレーム同期検出装置及び受信装置
CN104333393A (zh) * 2014-11-26 2015-02-04 成都中远信电子科技有限公司 一种用于无人机地空窄带通信系统的接收终端及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621488A (zh) * 2009-08-07 2010-01-06 复旦大学 Dvb-s2系统接收机全模式物理层帧同步方法
CN101651534A (zh) * 2009-09-17 2010-02-17 北京海尔集成电路设计有限公司 一种数据帧同步方法及其设备
CN102523010A (zh) * 2011-12-07 2012-06-27 南京航空航天大学 一种modis中频数字信号接收方法
JP2014090404A (ja) * 2012-10-03 2014-05-15 Mitsubishi Electric Corp フレーム同期検出装置及び受信装置
CN104333393A (zh) * 2014-11-26 2015-02-04 成都中远信电子科技有限公司 一种用于无人机地空窄带通信系统的接收终端及其方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DVB-S2接收机载波同步算法研究与实现;黄海钰;《中国优秀硕士学位论文全文数据库》;20150430;正文第2-4章，图3-1 *
DVB-S2解调器关键算法及VLSI实现研究;张玉龙;《中国优秀硕士学位论文全文数据库》;20110331;正文第2-7章，图7-3 *

Also Published As

Publication number Publication date
CN105471788A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN105471788B (zh) 一种对dvbs2信号的低时延解译方法及装置
CN103532894B (zh) Tcm‑8psk基带信号解调方法
CN106209319B (zh) 一种支持任意符号率的调制器装置及实现方法
CN101714959A (zh) 模拟/数字信号复合传输发射机和接收机
CN102624512B (zh) 一种实现时钟同步的方法和系统
CN105162570A (zh) 用于信号并行处理的定时同步方法及装置
CN113141212A (zh) 面向高效移动前传的控制字与i/q波形同步传输方法及装置
CN1335010A (zh) 在数字接口上进行信号组合的方法
CN106789787A (zh) 一种pcm/dpsk/fm调制解调模块及方法
CN104579530B (zh) 一种高精度时统通信一体化装置
CN103067697A (zh) 一种消除基于光纤传输的vga信号抖动的方法
CN103147745A (zh) 一种基于lvds技术的三维声波测井数据高速传输装置
CN104393911B (zh) 一种用于无人机的地空窄带通信系统及其方法
CN106209292B (zh) 一种利用过采样方法实现stm-1的sdh光接口的方法与装置
CN101002407B (zh) 样本获取定时调整
CN101150339B (zh) 采用包络检波同步方式的td-scdma干线放大器
CN201286101Y (zh) 一种短突发通信信号处理电路
CN108206704A (zh) 一种动态可重构的水下声通信接收系统
CN107819544A (zh) 一种降低信道误码率的方法
CN201965746U (zh) 基于fpga的遥控编码电路
CN108111457A (zh) 用于带宽受限条件下的高速解调的装置
CN108111459A (zh) 一种基于FPGA的高速16apsk信号的载波同步方法
CN107994909A (zh) 一种射频信号接收机抗镜像混叠方法
CN104868912B (zh) 一种双da同步采样装置
CN103475404A (zh) 一种卫星通信信号接收系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant