CN104868912B - 一种双da同步采样装置 - Google Patents
一种双da同步采样装置 Download PDFInfo
- Publication number
- CN104868912B CN104868912B CN201510342422.1A CN201510342422A CN104868912B CN 104868912 B CN104868912 B CN 104868912B CN 201510342422 A CN201510342422 A CN 201510342422A CN 104868912 B CN104868912 B CN 104868912B
- Authority
- CN
- China
- Prior art keywords
- signal
- unit
- phase
- frequency
- xor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了通信领域中一种双DA同步采样装置，由时钟产生单元、第一DA采样单元、第二DA采样单元、异或单元、锁相单元和DA复位单元组成。本发明根据外部输入的频率控制字产生时钟信号，分别作为两片DA的采样钟，然后将两片DA分别输出的4分频时钟进行异或处理，然后将异或输出的信号输入锁相环，通过锁相环产生锁相指示信号，最后将锁相指示信号送入DA复位单元，DA复位单元对输入的锁定指示信号完成去抖处理后进行判决，若结果指示为两片DA未同步工作，则对两片DA分别复位。本发明从异或输出信号占空比的角度出发，降低了外围电路对同步信号提取的干扰，提高了双DA同步采样装置工作的准确性和可靠性。
Description
技术领域
本发明涉及通信领域中的一种双DA同步采样装置，特别适用于用作通信系统中正交调制基带信号的产生。
背景技术
随着通信系统业务速率、码速率的提升，目前采用单DA数字上变频实现直接调制将受到DA芯片采样率的限制，为了进一步提高传输数据量，采样双DA同步采样装置产生正交调制基带信号，然后通过IQ混频产生调制中频信号的方式将变得愈发重要，采用双DA时最重要的就是保证在不同采样率下，两片DA可以同步工作，之前的同步方法使用电压比较器判定DA是否同步工作，由于电压信号易受到外界噪声干扰，使其可靠性降低，同时由于不同应用场合电压门限值往往不一致，导致电压比较器比较基准电压设置难度增大，从而导致双DA同步采样装置不宜调试。双DA同步采样装置采用软件配置和硬件实现相结合的方式，可以实现不同采样速率下的DA同步工作，有灵活方便、工作可靠等优点，采用双DA同步采样装置来实现正交调制基带信号的产生时具有重要的应用价值。
发明内容
本发明的目的在于避免上述背景技术中的不足之处而提供的一种双DA同步采样装置。本发明还具有DA同步可靠性高、稳定度高、实现复杂度低等特点。
本发明的目的是这样实现的：
一种双DA同步采样装置，包括时钟产生单元1、第一DA采样单元2-1、第二DA采样单元2-2、异或单元3、锁相单元4和DA复位单元5，其特征在于：所述时钟产生单元1根据外部输入的频率控制字产生时钟信号，并将时钟信号分为两路分别一一对应输送给第一DA采样单元2-1和第二DA采样单元2-2；第一DA采样单元2-1和第二DA采样单元2-2各自产生一路4分频时钟信号，并分别送给异或单元3；异或单元3对来自于第一DA采样单元2-1和第二DA采样单元2-2的两路4分频时钟信号进行异或处理后产生一路异或信号，并送入锁相单元4；锁相单元4对异或信号进行锁相并将产生的锁相指示信号送入DA复位单元5，DA复位单元5对锁相指示信号去抖处理后产生复位信号或同步指示信号并一一对应输出至第一DA采样单元2-1和第二DA采样单元2-2。
其中，时钟产生单元1包括频率综合器6、功分器7、相位补偿器8和单端变差分模块9，其中频率综合器6根据外部输入的频率控制字产生时钟信号，时钟信号输入功分器7；功分器7输出两路时钟信号到相位补偿器8；相位补偿器8对两路时钟信号的相位进行补偿后送入单端变差分模块9，单端变差分模块9对输入的单端时钟进行单端变差分处理后，分别送入第一DA采样单元2-1、第二DA采样单元2-2。
其中，异或单元3包括电平变换器10、数字分路器11、异或器12和滤波器13，其中电平变换器10对第一DA采样单元2-1、第二DA采样单元2-2分别输出的四分频时钟进行电平变换，电平变换后的两路四分频时钟送入数字分路器11，数字分路器11将两路四分频的时钟信号进行数字分路输出，数字分路输出的两路时钟信号送入异或器12，异或器12将数字分路器11送来的两路4时钟信号进行异或处理后，送入滤波器13，滤波器13对异或后的信号进行滤波处理后，最终输送到锁相单元4。
其中，锁相单元4包括SPI配置模块14、鉴频鉴相器15、环路滤波器17、压控振荡器18和时钟分频器16组成；其中鉴频鉴相器15以异或单元3送入的异或信号作为参考时钟，对时钟分频器16送入的时钟进行鉴频鉴相，鉴频鉴相后产生的脉冲信号送入环路滤波器17；环路滤波器17将脉冲信号转换为电压信号后送入压控振荡器18；压控振荡器18根据环路滤波器17送来的电压信号高低，产生不同的频率时钟，并送入时钟分频器16，时钟分频器16依据SPI配置模块14配置的参数对压控振荡器18输出时钟进行分频处理，分频处理后的时钟送入鉴频鉴相器15进行鉴频鉴相处理；鉴频鉴相器15产生鉴相锁定指示，将该指示信号送入DA复位单元5。
其中，DA复位单元5包括信号采样单元20、数字信号去抖单元21和定时自动复位单元22；其中，信号采样单元20接收锁相单元4输出的锁定指示信号，并将该锁定指示信号按设定采样率采样后送入数字信号去抖单元21；数字信号去抖单元21根据设定的门限值对信号采样单元20输出的信号进行去抖处理，产生稳定的高电平或低电平，然后送入定时自动复位单元22；定时自动复位单元22根据数字信号去抖单元21输出信号的高电平或低电平指示，若送入电平为高电平，则产生复位信号，若送入电平为低电平，则产生同步指示信号，并将复位信号或同步指示信号一一对应输出至第一DA采样单元2-1和第二DA采样单元2-2。
本发明与背景技术相比具有如下优点：
1.本发明依据双DA同步工作与失步工作时，异或输出信号占空比显著不同的特点，通过采用检测占空比的方法，对双DA同步与失步进行检测，由于占空比基本不随噪声而改变，这就增加了可靠性。
2.本发明中，由于时钟产生单元1、锁相单元4可以通过设置改变不同的时钟频率和鉴频鉴相范围，这就使得双DA同步采样装置的调试性和使用性得到提高。
3.本发明结构简单，可移植性强，由于目前主流FPGA中都集成有异或单元及锁相单元，这时可通过嵌入式软件的方式实现，具有推广应用价值。
附图说明
图1是本发明的原理方框图。
图2是本发明时钟产生单元的电原理图。
图3是本发明异或单元的电原理图。
图4是本发明锁相单元的电原理图。
图5是本发明DA复位单元的电原理图。
具体实施方式
参照图1至图5，本发明包括时钟产生单元1、第一DA采样单元2-1、第二DA采样单元2-2、异或单元3、锁相单元4和DA复位单元5。图1是本发明的原理方框图，实例按图1连接线路。时钟产生单元1根据外部输入的频率控制字产生时钟信号，并将时钟信号分为两路分别一一对应输送给第一DA采样单元2-1和第二DA采样单元2-2；第一DA采样单元2-1和第二DA采样单元2-2各自产生一路4分频时钟信号，并分别送给异或单元3；异或单元3对来自于第一DA采样单元2-1和第二DA采样单元2-2的两路4分频时钟信号进行异或处理后产生一路异或信号，并送入锁相单元4；锁相单元4对异或信号进行锁相并将产生的锁相指示信号送入DA复位单元5，DA复位单元5对锁相指示信号去抖处理后产生复位信号或同步指示信号并一一对应输出至第一DA采样单元2-1和第二DA采样单元2-2。实例中时钟产生单元1主要采用Analog Devices公司生产的AD9914制作，第一DA采样单元2-1、第二DA采样单元2-2主要采用两片BTMD652D制作，异或单元3主要采用MICREL公司生产的SY10EP08V芯片、锁相单元4和DA复位单元5采用美国XILINX公司生产的Virtex6型FPGA实现，其锁相单元4采用芯片内部IP Core制作。
图2是时钟产生单元的原理方框图，实例按图2连接线路，时钟产生单元1包括频率综合器6、功分器7、相位补偿器8和单端变差分模块9，其中频率综合器6根据外部输入的频率控制字产生时钟信号，时钟信号输入功分器7；功分器7输出两路时钟信号到相位补偿器8；相位补偿器8对两路时钟信号的相位进行补偿后送入单端变差分模块9，单端变差分模块9对输入的单端时钟进行单端变差分处理后，分别送入第一DA采样单元2-1、第二DA采样单元2-2。
图3是异或单元的原理方框图，实例按图3连接线路，异或单元3包括电平变换器10、数字分路器11、异或器12和滤波器13，其中电平变换器10对第一DA采样单元2-1、第二DA采样单元2-2分别输出的四分频时钟进行电平变换，电平变换后的两路四分频时钟送入数字分路器11，数字分路器11将两路四分频的时钟信号进行数字分路输出，数字分路输出的两路时钟信号送入异或器12，异或器12将数字分路器11送来的两路4时钟信号进行异或处理后，送入滤波器13，滤波器13对异或后的信号进行滤波处理后，最终输送到锁相单元4。
图4是锁相单元4的原理框图，实例按图4连接线路，锁相单元4包括SPI配置模块14、鉴频鉴相器15、环路滤波器17、压控振荡器18和时钟分频器16组成；其中鉴频鉴相器15以异或单元3送入的异或信号作为参考时钟，对时钟分频器16送入的时钟进行鉴频鉴相，鉴频鉴相后产生的脉冲信号送入环路滤波器17；环路滤波器17将脉冲信号转换为电压信号后送入压控振荡器18；压控振荡器18根据环路滤波器17送来的电压信号高低，产生不同的频率时钟，并送入时钟分频器16，时钟分频器16依据SPI配置模块14配置的参数对压控振荡器18输出时钟进行分频处理，分频处理后的时钟送入鉴频鉴相器15进行鉴频鉴相处理；鉴频鉴相器15产生鉴相锁定指示，将该指示信号送入DA复位单元5。
图5是DA复位单元5的原理方框图，实例按图5连接线路，DA复位单元5包括信号采样单元20、数字信号去抖单元21和定时自动复位单元22；其中，信号采样单元20接收锁相单元4输出的锁定指示信号，并将该锁定指示信号按设定采样率采样后送入数字信号去抖单元21；数字信号去抖单元21根据设定的门限值对信号采样单元20输出的信号进行去抖处理，产生稳定的高电平或低电平，然后送入定时自动复位单元22；定时自动复位单元22根据数字信号去抖单元21输出信号的高电平或低电平指示，若送入电平为高电平，则产生复位信号，若送入电平为低电平，则产生同步指示信号，并将复位信号或同步指示信号一一对应输出至第一DA采样单元2-1和第二DA采样单元2-2。
本发明简要工作原理如下：
一种双DA同步采样装置在实际工作时，首先根据外部输入的频率控制字产生时钟信号，在使用这儿时钟信号进行工作时，实时检测双DA工作状态，保证双DA采样装置实现实时同步工作。一种双DA同步采样装置包括时钟产生单元1、第一DA采样单元2-1、第二DA采样单元2-2、异或单元3、锁相单元4和DA复位单元5，其。时钟产生单元1产生时钟信号。异或单元3主要完成异或信号的产生。锁相单元4和DA复位单元5实现同步检测和自动复位信号的产生。
一种双DA同步采样装置，包括时钟产生单元1、第一DA采样单元2-1、第二DA采样单元2-2、异或单元3、锁相单元4和DA复位单元5，其特征在于：所述时钟产生单元1根据外部输入的频率控制字产生时钟信号，并将时钟信号分为两路分别一一对应输送给第一DA采样单元2-1和第二DA采样单元2-2；第一DA采样单元2-1和第二DA采样单元2-2各自产生一路4分频时钟信号，并分别送给异或单元3；异或单元3对来自于第一DA采样单元2-1和第二DA采样单元2-2的两路4分频时钟信号进行异或处理后产生一路异或信号，并送入锁相单元4；锁相单元4对异或信号进行锁相并将产生的锁相指示信号送入DA复位单元5，DA复位单元5对锁相指示信号去抖处理后产生复位信号或同步指示信号并一一对应输出至第一DA采样单元2-1和第二DA采样单元2-2。
Claims (5)
1.一种双DA同步采样装置，包括时钟产生单元(1)、第一DA采样单元(2-1)、第二DA采样单元(2-2)、异或单元(3)、锁相单元(4)和DA复位单元(5)，其特征在于：所述时钟产生单元(1)根据外部输入的频率控制字产生时钟信号，并将时钟信号分两路分别一一对应输送给第一DA采样单元(2-1)和第二DA采样单元(2-2)；第一DA采样单元(2-1)和第二DA采样单元(2-2)各自产生一路4分频时钟信号，并分别送给异或单元(3)；异或单元(3)对来自于第一DA采样单元(2-1)和第二DA采样单元(2-2)的两路4分频时钟信号进行异或处理后产生一路异或信号，并送入锁相单元(4)；锁相单元(4)对异或信号进行锁相并将产生的锁相指示信号送入DA复位单元(5)，DA复位单元(5)对锁相指示信号去抖处理产生复位信号或同步指示信号并一一对应输出至第一DA采样单元(2-1)和第二DA采样单元(2-2)。
2.根据权利要求1所述的一种双DA同步采样装置，其特征在于：时钟产生单元(1)包括频率综合器(6)、功分器(7)、相位补偿器(8)和单端变差分模块(9)，其中频率综合器(6)根据外部输入的频率控制字产生时钟信号，时钟信号输入功分器(7)；功分器(7)输出两路时钟信号到相位补偿器(8)；相位补偿器(8)对两路时钟信号的相位进行补偿后送入单端变差分模块(9)，单端变差分模块(9)对输入的单端时钟进行单端变差分处理后，分别送入第一DA采样单元(2-1)、第二DA采样单元(2-2)。
3.根据权利要求1或2所述的一种双DA同步采样装置，其特征还在于：异或单元(3)包括电平变换器(10)、数字分路器(11)、异或器(12)和滤波器(13)，其中电平变换器(10)对第一DA采样单元(2-1)、第二DA采样单元(2-2)输出的四分频时钟进行电平变换，电平变换后的两路四分频时钟送入数字分路器(11)，数字分路器(11)对两路四分频时钟信号进行数字分路输出，数字分路输出的两路时钟信号送入异或器(12)，异或器(12)将数字分路器(11)输出的两路四分频时钟信号进行异或处理后，送入滤波器(13)，滤波器(13)对异或后的信号进行滤波处理后，输出到锁相单元(4)。
4.根据权利要求1所述的一种双DA同步采样装置，其特征还在于：锁相单元(4)包括SPI配置模块(14)、鉴频鉴相器(15)、环路滤波器(16)、压控振荡器(17)和时钟分频器(18)；其中鉴频鉴相器(15)使用异或单元(3)送入的异或信号作为参考时钟，同时，时钟分频器(18)依据SPI配置模块(14)配置的参数，对压控振荡器(17)输出的时钟信号进行分频处理后，将分频处理后的时钟信号输出给鉴频鉴相器(15)进行鉴频鉴相，鉴频鉴相器(15)产生鉴频鉴相锁定指示信号，将鉴频鉴相锁定指示信号送入DA复位单元(5)，同时，鉴频鉴相器(15)产生鉴频鉴相信号，并将鉴频鉴相信号送入环路滤波器(16)，环路滤波器(16)对鉴频鉴相信号进行环路滤波后送入压控振荡器(17)；压控振荡器(17)根据环路滤波器(16)送来的信号，产生不同频率的时钟信号，并送入时钟分频器(18)。
5.根据权利要求1所述的一种双DA同步采样装置，其特征在于：DA复位单元(5)包括信号采样单元(20)、数字信号去抖单元(21)和定时自动复位单元(22)；其中，信号采样单元(20)接收锁相单元(4)输出的锁定指示信号，并将该锁定指示信号按设定采样率采样后送入数字信号去抖单元(21)；数字信号去抖单元(21)根据设定的门限值对信号采样单元(20)输出的信号进行去抖处理，产生稳定的高电平或低电平，然后送入定时自动复位单元(22)；定时自动复位单元(22)根据数字信号去抖单元(21)输出信号的高电平或低电平指示，若送入电平为高电平，则产生复位信号，若送入电平为低电平，则产生同步指示信号，并将复位信号或同步指示信号一一对应输出至第一DA采样单元(2-1)和第二DA采样单元(2-2)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510342422.1A CN104868912B (zh) | 2015-06-19 | 2015-06-19 | 一种双da同步采样装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510342422.1A CN104868912B (zh) | 2015-06-19 | 2015-06-19 | 一种双da同步采样装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104868912A CN104868912A (zh) | 2015-08-26 |
| CN104868912B true CN104868912B (zh) | 2017-11-14 |
Family
ID=53914474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510342422.1A Active CN104868912B (zh) | 2015-06-19 | 2015-06-19 | 一种双da同步采样装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104868912B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107147395B (zh) * | 2017-04-26 | 2019-12-20 | 西安空间无线电技术研究所 | 一种基于双环频率综合的正交调制器输出dac同步电路 |
| CN113839671A (zh) * | 2020-06-24 | 2021-12-24 | 中兴通讯股份有限公司 | 时钟发送装置及方法、时钟接收装置及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577544A (zh) * | 2009-06-15 | 2009-11-11 | 华亚微电子（上海）有限公司 | 具有崩溃保护机制的锁相环 |
| CN101582695A (zh) * | 2009-06-19 | 2009-11-18 | 广州润芯信息技术有限公司 | 具有快速锁定功能的锁相环频率综合器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8041310B2 (en) * | 2007-10-01 | 2011-10-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Apparatus and methods for frequency control in a multi-output frequency synthesizer |
-
2015
- 2015-06-19 CN CN201510342422.1A patent/CN104868912B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101577544A (zh) * | 2009-06-15 | 2009-11-11 | 华亚微电子（上海）有限公司 | 具有崩溃保护机制的锁相环 |
| CN101582695A (zh) * | 2009-06-19 | 2009-11-18 | 广州润芯信息技术有限公司 | 具有快速锁定功能的锁相环频率综合器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104868912A (zh) | 2015-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11296709B2 (en) | Cross-clock-domain processing circuit | |
| CN107562119A (zh) | 眼图测量装置及其时钟数据恢复系统、方法 | |
| CN104579623B (zh) | 一种电力系统二次设备网络对时系统及方法 | |
| CN106656168B (zh) | 时钟数据恢复装置及方法 | |
| CN104992650B (zh) | Mipi信号自动测试方法和装置 | |
| CN104868912B (zh) | 一种双da同步采样装置 | |
| AU2007270980A1 (en) | Method of synchronizing two electronic devices of a wireless link, in particular of a mobile telephone network and system for implementing this method | |
| CN107147395B (zh) | 一种基于双环频率综合的正交调制器输出dac同步电路 | |
| CN102624512B (zh) | 一种实现时钟同步的方法和系统 | |
| CN106021025A (zh) | 一种过采样数据时钟恢复的fpga实现系统及方法 | |
| CN103209070A (zh) | 一种数字接口射频芯片及其实现方法 | |
| CN105471788B (zh) | 一种对dvbs2信号的低时延解译方法及装置 | |
| CN105634640A (zh) | Tdd同步开关的实现方法及装置 | |
| CN106354196A (zh) | 低噪声宽带信号发生器及信号发生方法 | |
| CN203457138U (zh) | 一种频率综合器 | |
| CN101924537B (zh) | 基于电网周波的合并单元同步方法及系统 | |
| CN102946306A (zh) | 时钟数据恢复电路结构及数字化时钟数据恢复方法 | |
| CN105468561A (zh) | 一种高速异步串行通信方法 | |
| CN204578655U (zh) | 能增强视频转板输出信号能力的装置 | |
| CN204666810U (zh) | 基于dds的雷达信号模拟发生器 | |
| CN100401657C (zh) | 基于ip的个人手持机系统中实现网络同步的装置 | |
| CN103414452B (zh) | 时钟数据恢复装置及电子设备 | |
| CN105116802A (zh) | 一种确定性时钟抖动的产生装置及方法 | |
| CN104467832B (zh) | 一种无线通信设备频率综合器 | |
| CN108983157A (zh) | 产生宽带线性调频信号的系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |