CN113839671A - 时钟发送装置及方法、时钟接收装置及方法 - Google Patents

时钟发送装置及方法、时钟接收装置及方法 Download PDF

Info

Publication number
CN113839671A
CN113839671A CN202010591351.XA CN202010591351A CN113839671A CN 113839671 A CN113839671 A CN 113839671A CN 202010591351 A CN202010591351 A CN 202010591351A CN 113839671 A CN113839671 A CN 113839671A
Authority
CN
China
Prior art keywords
clock
sampling
control word
frequency control
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010591351.XA
Other languages
English (en)
Inventor
续博雄
关童童
曾富前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202010591351.XA priority Critical patent/CN113839671A/zh
Priority to US17/904,727 priority patent/US20230079791A1/en
Priority to JP2022550187A priority patent/JP2023514777A/ja
Priority to EP21829474.2A priority patent/EP4096099A4/en
Priority to PCT/CN2021/101821 priority patent/WO2021259324A1/zh
Priority to KR1020227029175A priority patent/KR20220131977A/ko
Publication of CN113839671A publication Critical patent/CN113839671A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/026—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse time characteristics modulation, e.g. width, position, interval
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Circuits Of Receivers In General (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明实施例提供了一种时钟发送装置及方法、时钟接收装置及方法，其中，时钟发送装置包括：输入单元，配置为输入第一输入时钟与第二输入时钟；采样单元，配置为获取第一采样时钟与第二采样时钟，并根据第一采样时钟与第二采样时钟确定第一频率控制字；其中，第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，第一采样时钟由第一输入时钟按照预设规则确定，第二采样时钟由第二输入时钟按照预设规则确定；发送单元，配置为根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧；其中，时钟信号中至少携带有第一频率控制字。通过本发明，可以解决相关技术中通信设备在时钟分发过程中时钟线路布设过于复杂且难以实现的问题。

Description

时钟发送装置及方法、时钟接收装置及方法
技术领域
本发明实施例涉及通信领域，具体而言，涉及一种时钟发送装置及方法、时钟接收装置及方法。
背景技术
随着网络吞吐量的不断提高，大容量交换机、路由器等通信设备中的业务卡种类、机架槽位越来越多。各类业务对应的时钟分发是通信设备中不可或缺的功能，通常而言，通信设备需要接收外部线路的各种频率源时钟，数量从1到无限大。举例而言，对于一个20槽位的系统，上行和下行的时钟走线共需布置40条线路；若系统存在两种不同频率源的时钟进行下发与回传，则共需布置80条线路，若进一步采用差分走线方式，则总计需要布置160条线路，随着各个槽位中不同频率源的时钟数量的增加，上述时钟对应线路的数量会以成倍的方式递增。
并且，在通信设备中，上述线路通常需连续布设数十厘米，部分大型通信设备中甚至需连续布设一米以上方能完成连接，随着通信设备小型化、集成化、低成本的设计理念，通信设备内部可供走线的背板空间极为有限，而上述数量众多且需长距离走线的时钟线路，对本身空间极为紧张的背板而言，难以实现时钟线路的布设。
针对上述相关技术中，通信设备在时钟分发过程中时钟线路布设过于复杂且难以实现的问题，相关技术中尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种时钟发送装置及方法、时钟接收装置及方法，以至少解决相关技术中通信设备在时钟分发过程中时钟线路布设过于复杂且难以实现的问题。
根据本发明的一个实施例，提供了一种时钟发送装置，所述装置包括：
输入单元，配置为输入第一输入时钟与第二输入时钟；
采样单元，配置为获取第一采样时钟与第二采样时钟，并根据所述第一采样时钟与所述第二采样时钟确定第一频率控制字；其中，所述第一频率控制字用于指示所述第一采样时钟与所述第二采样时钟之间的关系，所述第一采样时钟由所述第一输入时钟按照预设规则确定，所述第二采样时钟由所述第二输入时钟按照预设规则确定；
发送单元，配置为根据所述第一输入时钟生成时钟信号，并发送所述时钟信号至接收侧；其中，所述时钟信号中至少携带有所述第一频率控制字。
根据本发明的另一个实施例，还提供了一种时钟接收装置，所述装置包括：
接收单元，配置为接收发送侧发送的时钟信号；其中，所述时钟信号是根据所述发送侧的第一输入时钟生成的，所述时钟信号中至少携带有第一频率控制字，所述第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，所述第一采样时钟由所述第一输入时钟按照预设规则确定，所述第二采样时钟由所述发送侧的第二输入时钟按照预设规则确定；所述接收单元还配置为，根据所述时钟信号确定所述第一输入时钟与所述第一频率控制字；
恢复单元，配置为根据所述第一输入时钟与所述第一频率控制字确定所述第二输入时钟。
根据本发明的另一个实施例，还提供了一种时钟传输系统，包括：
输入单元，配置为输入第一输入时钟与第二输入时钟；
采样单元，配置为获取第一采样时钟与第二采样时钟，并根据所述第一采样时钟与所述第二采样时钟确定第一频率控制字；其中，所述第一频率控制字用于指示所述第一采样时钟与所述第二采样时钟之间的关系，所述第一采样时钟由所述第一输入时钟按照预设规则确定，所述第二采样时钟由所述第二输入时钟按照预设规则确定；
发送单元，配置为根据所述第一输入时钟生成时钟信号，并发送所述时钟信号至接收侧；其中，所述时钟信号中至少携带有所述第一频率控制字；
接收单元，配置为接收所述时钟信号，并根据所述时钟信号确定所述第一输入时钟与所述第一频率控制字；
恢复单元，配置为根据所述第一输入时钟与所述第一频率控制字确定所述第二输入时钟。
根据本发明的另一个实施例，还提供了一种时钟发送方法，应用于发送侧，所述方法包括：
输入第一输入时钟与第二输入时钟；
根据所述第一输入时钟获取第一采样时钟，根据所述第二输入时钟获取第二采样时钟，并根据所述第一采样时钟与所述第二采样时钟确定第一频率控制字；其中，所述第一频率控制字用于指示所述第一采样时钟与所述第二采样时钟之间的关系；
根据所述第一输入时钟生成时钟信号，并发送所述时钟信号至接收侧；其中，所述时钟信号中至少携带有所述第一频率控制字。
根据本发明的另一个实施例，还提供了一种时钟接收方法，应用于接收侧，所述装置包括：
接收发送侧发送的时钟信号；其中，所述时钟信号是根据所述发送侧的第一输入时钟生成的，所述时钟信号中至少携带有第一频率控制字，所述第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，所述第一采样时钟由所述第一输入时钟按照预设规则确定，所述第二采样时钟由所述发送侧的第二输入时钟按照预设规则确定；
根据所述时钟信号确定所述第一输入时钟与所述第一频率控制字；
根据所述第一输入时钟与所述第一频率控制字确定所述第二输入时钟。
根据本发明的另一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本发明的另一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
通过本发明实施例，由于可在发送端发送时钟时，对于输入单元输入的待发送的第一输入时钟与第二输入时钟，通过采样单元获取由第一输入时钟按照预设规则确定的第一采样时钟，以及由第二输入时钟按照预设规则确定的第二采样时钟，并根据第一采样时钟与第二采样时钟确定用于指示第一采样时钟与第二采样时钟之间的关系的第一频率控制字；进一步由发送单元根据第一输入时钟生成携带有第一频率控制字的时钟信号，并发送时钟信号至接收侧；以此，本发明实施例中的时钟发送装置可同时发送第一输入时钟与第二输入时钟，并对于第一输入时钟与第二输入时钟是否同源没有限制。因此，本发明实施例可以解决相关技术中通信设备在时钟分发过程中时钟线路布设过于复杂且难以实现的问题，以到达显著简化时钟分发过程中时钟线路的布设，从而降低背板制造中的成本的效果。
附图说明
图1是根据相关技术提供的时钟分发的连接示意图；
图2是根据本发明实施例提供的时钟发送装置的功能示意图(一)；
图3是根据本发明实施例提供的时钟发送装置的功能示意图(二)；
图4是根据本发明实施例提供的时钟发送装置的功能示意图(三)；
图5是根据本发明实施例提供的时钟发送装置的功能示意图(四)；
图6是根据本发明实施例提供的时钟发送装置的功能示意图(五)；
图7是根据本发明实施例提供的时钟发送装置的功能示意图(六)；
图8是根据本发明实施例提供的时钟接收装置的功能示意图(一)；
图9是根据本发明实施例提供的时钟接收装置的功能示意图(二)；
图10是根据本发明实施例提供的时钟接收装置的功能示意图(三)；
图11是根据本发明实施例提供的时钟接收装置的功能示意图(四)；
图12是根据本发明示例性实施例提供的时钟组网的拓扑图；
图13是根据本发明实施例提供的时钟组网的内部实现拓扑图(一)；
图14是根据本发明示例性实施例提供的组帧示意图；
图15是根据本发明示例性实施例提供的基于占空比调制的PWM编码示意图；
图16是根据本发明示例性实施例提供的基于曼彻斯特编码的PWM编码示意图；
图17是根据本发明实施例提供的时钟组网的内部实现拓扑图(二)；
图18是根据本发明实施例提供的时钟传输系统的功能示意图；
图19是根据本发明实施例提供的时钟发送方法的流程图；
图20是根据本发明实施例提供的时钟传输系统的流程图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明的实施例。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
为进一步阐述本发明实施例中的时钟发送装置及方法、时钟接收装置及方法，以下对本发明实施例中的时钟发送装置及方法、时钟接收装置的应用场景进行说明：
图1是根据相关技术提供的时钟分发的连接示意图，如图1所示，相关技术中，对于非同源时钟对应的时钟线路，需通过点对点的方式进行连接传输，即非同源的时钟分别固定占用一路时钟线路，发送模块通过上行或下行的方式将时钟传递给时钟板或业务板卡的接收模块，从而令接收模块可分别锁定恢复出对应的非同源时钟。
上述线路布设过程中，每条不同频率源的时钟信号，都需要固定占用一条点对点的物理传输介质，而不同频率源的时钟信号使用一条物理链路传输，即将两条或多条时钟线路合并时，接收模块对所有频率源都无法锁定，故相关技术中无法实现非同源时钟在同一条线路传输。因此，相关技术中非同源时钟需要额外的占用通信设备的背板中印刷线路板(PrintedCircuit Board，PCB)走线空间、连接器引脚分配空间等，从而令布设两种以上的频率源的时钟线路的过程中，必须进行增加走线、PCB加层、连接器增加数量，进而导致目前小型化背板的空间难以实现上述时钟线路的布设。
对此，本发明实施例提供了一种时钟发送装置及方法、时钟接收装置及方法，以实现在发送侧与接收侧之间通过同一时钟线路传输不同频率源的时钟；本发明实施例中的时钟发送装置与时钟接收装置分别用于通信设备中时钟分发过程中的发送侧与接收侧。以下对于本发明实施例中的时钟发送装置及方法、时钟接收装置及方法进行阐述：
本发明实施例提供了一种时钟发送装置，图2是根据本发明实施例提供的时钟发送装置的功能示意图(一)，如图2所示，本发明实施例中的装置包括：
输入单元102，配置为输入第一输入时钟与第二输入时钟；
采样单元104，配置为获取第一采样时钟与第二采样时钟，并根据第一采样时钟与第二采样时钟确定第一频率控制字；其中，第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，第一采样时钟由第一输入时钟按照预设规则确定，第二采样时钟由第二输入时钟按照预设规则确定；
发送单元106，配置为根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧；其中，时钟信号中至少携带有第一频率控制字。
本发明实施例中，输入单元可由输入端口实现，输入单元输入的第一输入时钟与第二输入时钟可以是同源也可以是非同源的，在一示例中，第一输入时钟与第二输入时钟为非同源时钟，以下以该示例中的第一输入时钟与第二输入时钟进行说明。
第一输入时钟与第二输入时钟同时输入至时钟发送单元的输入单元后，可根据预设规则由第一输入时钟与第二输入时钟确定第一采样时钟与第二采样时钟。需要说明的是，上述对第一输入时钟预设规则可以与对第二输入时钟预设规则相同也可以不同，在一示例中，可对于第一输入时钟进行倍频处理得到第一采样时钟传输至采样单元，可对于第二输入时钟不加处理直接作为第二采样时钟传输至采样单元；或者，分别对第一输入时钟与第二输入时钟分别以不同的倍数进行倍频以得到第一采样时钟与第二采样时钟。图3是根据本发明实施例提供的时钟发送装置的功能示意图(二)，如图3所示，本发明实施例中的时钟发送装置可进一步包括：
倍频单元108，配置为根据预设的第一倍数对第一输入时钟进行倍频，以得到第一采样时钟；其中，第一采样时钟与第二采样时钟的时钟频率的比例在预设范围内。
需要说明的是，倍频单元对第一输入时钟进行倍频可令倍频后的第一输入时钟，即第一采样时钟与第二采样时钟之间的时钟频率的比例在预设范围内，以在第一频率控制字的确认过程中，可令采样单元进行采样或确认的时间得以控制，进而改善本发明实施例中的时钟发送装置的处理效率。本领域技术人员可根据第一输入时钟与第二输入时钟的实际时钟频率选择倍频单元的倍频倍数，如上述第一倍数，本发明对此不做限定。
可选地，倍频单元108可进一步包括：
第一倍频子单元1082，配置为根据预设的第二倍数对第一输入时钟进行倍频，以得到第一发送时钟；其中，第一发送时钟用于供发送单元根据第一发送时钟生成时钟信号；
第二倍频子单元1084，配置为根据预设的第三倍数对第一发送时钟进行倍频，以得到第一采样时钟。
通过上述第一倍频子单元与第二倍频子单元，可令第一输入时钟经由第一倍频子单元进行一级倍频后得到第一发送时钟送入至发送单元用于生成时钟信号，同时第一发送时钟再经由第二倍频子单元进行二级倍频后以得到第一采样时钟。
另一方面，对于第二输入时钟而言，在第二输入时钟为低频时钟的情形下，如：1001hz、4002hz、8003hz等，如直接将上述低频的第二输入时钟作为第二采样时钟，则在采样单元进行采样或确认过程中无法对上述低频时钟进行有效的判决或计数，从而造成一定的误差。以此，本发明实施例中的倍频单元可进一步包括第三倍频单元1086，配置为根据预设的第四倍数对第二输入时钟进行倍频，以得到第二采样时钟。
需要说明的是，本发明实施例中的倍频单元，或其包括的第一倍频子单元、第二倍频子单元、第三倍频子单元可由脉冲补抹门、锁相环、压控振荡器(Voltage ControlledOscillator，VCO)锁定分频等倍频器件或倍频方式实现，本发明对此不做限定；本领域技术人员对频率固定的时钟进行倍频的方式是已知的，本发明实施例在此不再赘述。
本发明实施例中，第一频率控制字可通过多种方式指示第一采样时钟与第二采样时钟之间的关系，在一示例中，第一频率控制字可指示第一采样时钟与第二采样时钟的时钟频率的比例，或者，第一采样时钟与第二采样时钟的时钟频率的差值；需要说明的是，以上比例或差值仅为更清楚的说明第一频率控制字所指示的第一采样时钟与第二采样时钟之间的关系，任何可指示第一采样时钟与第二采样时钟之间的关系的参数或数学关系均可作为本发明实施例中的第一频率控制字。
在第一频率控制字的确定过程中，本发明实施例中的采样单元可通过分别对第一采样时钟的时钟频率与第二采样时钟的时钟频率进行采样，以确定第一频率控制字。
需要说明的是，在一示例中，本发明实施例中的采样单元可以为通过计数器实现，即通过计数器对时钟边沿计数的方式，以实现对于第一采样时钟的时钟频率与第二采样时钟的时钟频率进行采样；在另一示例中，本发明实施例中的采样单元也可以通过频率计实现，即通过频率计直接测量第一采样时钟与第二时钟的采样频率，以实现对于第一采样时钟的时钟频率与第二采样时钟的时钟频率进行采样。以下以上述示例中通过计数器对时钟边沿计数的方式实现对于第一采样时钟的时钟频率与第二采样时钟的时钟频率进行采样的方式进行说明：
图4是根据本发明实施例提供的时钟发送装置的功能示意图(三)，如图4所示，可选地，采样单元104包括：
发送累加子单元1042，配置为对第一采样时钟的时钟边沿进行累加；
发送判决子单元1044，配置为对第二采样时钟的时钟边沿进行判决；
计数子单元1046，配置为根据发送判决子单元的判决结果对第二采样时钟的时钟边沿进行计数，并在第一采样时钟的时钟边沿累加至预设数值时，确定第二采样时钟的时钟边沿的计数值，以得到第一频率控制字。
如图4所示的采样单元中，第一采样时钟送入至发送累加子单元以对第一采样时钟的时钟边沿，通常为上边沿进行累加，同时，第二采样时钟送入至发送判决子单元以对第二采样时钟的时钟边沿，通常为上边沿进行判决，并可根据判决结果以令计数子单元对第二采样时钟的时钟边沿进行计数。发送累加子单元对第一采样时钟的时钟边沿的累加结果达到预设阈值时，即可令计数子单元进行锁存清零，锁存状态下第二采样时钟的时钟边沿的当前的计数值即可构成本发明实施例中的第一频率控制字，清零后的计数器则重新对于第二采样时钟的时钟边沿进行计数。
上述采样单元中，发送累加子单元可以由累加器构成，例如，2N累加器；发送判决子单元可以由判决器构成，计数子单元可以由计数器构成。在一示例中，以发送累加子单元为2N累加器为例进行说明：设定第一采样时钟为1000000080hz，第二采样时钟为10000004hz，2N累加器中N的数值为32，则上述采样单元的工作过程如下：
2N累加器累加第一采样时钟对应1000000080hz的时钟的上升沿个数，同时，判决器对第二采样时钟对应的10000004hz的时钟的上升沿进行判决，计数器根据上述判决结果对第二采样时钟的上升沿进行计数；当2N累加器累加到2^32次方个上升沿个数后，计数器锁存当前第二采样时钟的上升沿个数。例如，2N累加器累加第一采样时钟到4294967296(2^32)个上升沿后，此时计数器锁存第二采样时钟的上升沿个数为42949687，该42949687则为针对上述第二采样时钟的第一频率控制字。
需要说明的是，由于上述计数器仅能记录整数，即得到的第一频率控制字为取整值，故其存在一定的误差。图5是根据本发明实施例提供的时钟发送装置的功能示意图(四)，如图5所示，对于第一频率控制字可能存在的误差，本发明实施例中的时钟发送单元可进一步包括：
滤波单元110，配置为根据预设的滤波方式对第一频率控制字进行滤波，并将滤波后的第一频率控制字发送至发送单元，以供发送单元在时钟信号中携带滤波后的第一频率控制字。
需要说明的是，上述滤波单元中预设的滤波方式可以有多种，在一示例中，滤波单元可以采用均值滤波作为滤波方式，在另一示例中，滤波单元也可以采用滑动均值滤波作为滤波方式。对于任意滤波方式而言，均需采样单元提供多组数据，即多个第一频率控制字，以下通过均值滤波的方式对第一频率控制字的滤波过程进行说明：
令采样单元重复执行以下操作，以得到多个第一频率控制字：根据第一采样时钟与第二采样时钟确定第一频率控制字。具体而言，以上述示例中基于2N累加器与计数器的采样单元示例进行说明，计数器在2N累加器累加第一采样时钟的上升沿个数达到2N个时，计数器锁存并清零，并输出第一频率控制字(记为K1)；计数器清零后，2N累加器则继续对第一采样时钟的上升沿个数进行累加，而计数器重新开始对第二采样电路的上升沿进行计数，在2N累加器累加第一采样时钟的上升沿个数再次达到2N个时，计数器锁存并清零，并输出第一频率控制字(记为K2)；以此往复，即计数器在2N累加器累加第一采样时钟的上升沿个数达到2N个时均可输出一个频率控制字(记为K1、K2……KM，M为大于1的正整数)。
计数器输出上述K1、K2……KM后，滤波单元即可根据该K1、K2……KM的均值作为滤波后的第一频率控制字(记为K)，则K应满足(K1、K2……KM)/M。
上述滤波单元输出的滤波后的第一频率控制字一方面可为非整数，另一方面可对于某一次采样单元输出第一频率控制字中可能存在的抖动现象进行收敛稳定，故上述滤波后的第一频率控制字可有效减少误差。
完成第一频率控制字的输出后，本发明实施例中的发送单元则可将第一频率控制字携带在基于第一输入时钟生成的时钟信号，以通过时钟线路发送至接收侧。发送单元可以包括用于连接时钟线路的发送端口，图6是根据本发明实施例提供的时钟发送装置的功能示意图(五)，如图6所示，本发明实施例中的发送单元106还可包括：
脉冲宽度调制(Pulse width modulation，PWM)编码子单元1062，配置为对第一输入时钟进行编码，以生成时钟信号，并将第一频率控制字包络于时钟信号中；其中，时钟信号的时钟频率为第一输入时钟的时钟频率。
本发明实施例中的PWM编码单元可将第一频率控制字基于第一输入时钟调制为基于PWM波的时钟信号以发送至接收侧。需要说明的是，上述PWM波的调制过程可以为占空比调制法、曼彻斯特编码法、8B/10B编码、64B/66B编码法等，本发明对此不做限定。
上述PWM编码子单元可以采用具有编码能力的直接数字频率合成(DirectDigital Synthesis，DDS)信号发生器、数控振荡器(Digitally Controlled Oscillator，DCO)、全数字锁相环(Digital Phase Locked Loop，DPLL)、单片机、现场可编程门阵列处理器等，也可以采用专用集成电路(Integrated Circuit，IC)、片上系统(System-on-a-Chip，SOC)等。上述PWM编码子单元由上述器件的一个或多个构成，即任何可实现将第一输入时钟编码合成为携带第一频率控制字的PWM波的器件均可构成本发明实施例中的PWM编码子单元。
需要说明的是，在上述示例中，如本发明实施例中的时钟发送装置包括倍频单元以及滤波单元时，上述时钟信号中还需携带倍频单元的倍频倍数，例如，第一倍数、第二倍数、第三倍数与第四倍数等，以及，时钟信号中携带的第一频率控制字为滤波后的频率控制字。
通过本发明实施例中的时钟发送装置，由于可在发送端发送时钟时，对于输入单元输入的待发送的第一输入时钟与第二输入时钟，通过采样单元获取由第一输入时钟按照预设规则确定的第一采样时钟，以及由第二输入时钟按照预设规则确定的第二采样时钟，并根据第一采样时钟与第二采样时钟确定用于指示第一采样时钟与第二采样时钟之间的关系的第一频率控制字；进一步由发送单元根据第一输入时钟生成携带有第一频率控制字的时钟信号，并发送时钟信号至接收侧；以此，本发明实施例中的时钟发送装置可同时发送第一输入时钟与第二输入时钟，并对于第一输入时钟与第二输入时钟是否同源没有限制。因此，本发明实施例可以解决相关技术中通信设备在时钟分发过程中时钟线路布设过于复杂且难以实现的问题，以到达显著简化时钟分发过程中时钟线路的布设，从而降低背板制造中的成本的效果。
需要说明的是，通过本发明实施例中的时钟发送装置，即可实现非同源的时钟在同一时钟线路中进行传输，故此，在通信设备在时钟分发过程中涉及多个待传输非同源时钟时，仅需通过一条时钟线路即可实现时钟传输，而无需针对每一非同源时钟单独布设时钟线路，进而令时钟分发过程中时钟线路的数量显著减少，以使得背板的走线空间利用得以显著改善。同时，通过本发明实施例中的时钟发送装置，背板在制造过程中亦无需针对过多线路而对走线、PCB层或连接器等进行扩展，故亦可令背板的制造成本显著改善。
需要说明的是，本发明实施例中的第二输入时钟可以为多个，即本发明实施例中的时钟发送装置可以实现任意数量的非同源时钟的同时发送，图7是根据本发明实施例提供的时钟发送装置的功能示意图(六)，如图7所示的示例中，本发明实施例中的时钟发送装置可同时发送三个非同源时钟至接收侧，以下对该示例进行说明：
可选地，本发明实施例中的时钟发送装置装置还包括：
输入单元102，配置为输入第一输入时钟、第二输入时钟、第三输入时钟；
采样单元104，包括第一采样子单元1104与第二采样子单元2104；其中，
第一采样子单元1104配置为，根据第一采样时钟与第二采样时钟确定第一频率控制字；
第二采样子单元2014配置为，根据第一采样时钟与第三采样时钟确定第二频率控制字；其中，第二频率控制字用于指示第一采样时钟与第三采样时钟之间的关系，第三采样时钟由第三输入时钟按照预设规则确定；
发送单元106，配置为根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧；其中，时钟信号中至少携带有第一频率控制字与第二频率控制字。
需要说明的是，上述第一采样子单元与第二采样子单元的工作过程参见上述采样单元的工作过程的说明，故在此不再赘述。
以此，在对多个非同源时钟进行发送过程中，本发明实施例中的时钟发送装置针对任意一个非同源时钟，均可设立相应的采用模块，并以第一输入时钟作为对照，进而确定该非同源时钟相应的频率控制字。
需要说明的是，本发明实施例中的第一输入时钟可以是发送侧需发送至接收侧的多个非同源时钟中的任意一个时钟，也可以是发送侧的基准时钟，在一示例中，第一输入时钟可以是发送侧的本地时钟，在另一示例中，第一输入时钟可以是发送侧引入的外部参考时钟。
本发明实施例还提供了一种时钟接收装置，图8是根据本发明实施例提供的时钟接收装置的功能示意图(一)，如图8所示，本发明实施例中的装置包括：
接收单元202，配置为接收发送侧发送的时钟信号；其中，时钟信号是根据发送侧的第一输入时钟生成的，时钟信号中至少携带有第一频率控制字，第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，第一采样时钟由第一输入时钟按照预设规则确定，第二采样时钟由发送侧的第二输入时钟按照预设规则确定；接收单元202还配置为，根据时钟信号确定第一输入时钟与第一频率控制字；
恢复单元204，配置为根据第一输入时钟与第一频率控制字确定第二输入时钟。
需要说明的是，本发明实施例中的时钟接收装置所接收的时钟信号为上述本发明实施例中的时钟发送装置中所发送的时钟信号，因此，对于时钟发送装置对于时钟信号的生成或前序处理过程，对应上述时钟发送装置中的说明，在此不再赘述。
本发明实施例中的接收单元用于接收发送侧通过时钟线路发送的时钟信号，接收单元可以包括用于连接时钟线路的接收端口，图9是根据本发明实施例提供的接收单元的功能示意图(二)，如图9所示，接收单元还可进一步包括PWM解码子单元2022，配置为对时钟信号进行解码，以恢复第一输入时钟，并提取时钟信号中携带的第一频率控制字。
需要说明的是，当本发明实施例中的时钟信号为发送侧通过PWM编码子单元编码合成的PWM波时，接收单元则可通过上述PWM解码单元对于所接收到的PWM波进行解码恢复，从而得到PWM波中相应的第一输入时钟与第一频率控制字。
类似于PWM编码单元，上述PWM解码子单元可以采用具有解码能力的DDS信号发生器、DCO、DPLL、单片机、现场可编程门阵列处理器等，也可以采用专用IC、SOC等。上述PWM解码子单元由上述器件的一个或多个构成，即任何可实现对时钟信号进行解码以得到第一输入时钟与第一频率控制字的器件均可构成本发明实施例中的PWM解码子单元。
本发明实施例中，接收单元得到的第一输入信号与第一频率控制字即可送入至恢复单元进行第二输入信号的恢复，恢复单元204还可配置为，
根据第一输入时钟获取第一采样时钟，并根据第一采样时钟与第一频率控制字确定多个第一相位地址；其中，所述第一相位地址用于指示第二采样时钟的相位；
根据多个第一相位地址，确定第二采样时钟，并根据所述第二采样时钟确定所述第二输入时钟。
需要说明的是，如发送时钟信号的时钟发送装置中包括前述的倍频单元，即上述第一采样时钟或第二采样时钟是通过第一输入时钟或第二输入时钟根据预设的倍频倍数进行倍频后得到的，则接收单元在得到第一输入时钟与第一频率控制字的前提下，还可从时钟信号中得到其所携带的倍频倍数，例如，前述倍频单元中的第一倍数、第二倍数、第三倍数、第四倍数等。本发明实施例中的时钟接收装置在接收单元得到第一输入时钟后，亦需采用与时钟发送装置中相同的倍频倍数，以对第一输入时钟进行倍频后，再进一步由恢复单元进行对第二输入时钟的恢复。在一示例中，时钟发送装置中通过倍频单元对第一输入时钟进行40倍倍频后得到第一采样时钟，第二输入时钟未做处理直接作为第二采样时钟，则上述情形下，接收单元得到上述第一输入时钟、第一频率控制字与倍频倍数后，本发明实施例中的时钟接收装置需对于第一输入时钟进行40倍倍频处理，并将倍频后的第一输入时钟送入至恢复单元进行恢复。在另一示例中，时钟发送装置中通过倍频单元中的第一倍频子单元对第一输入时钟按照40倍进行一级倍频得到第一发送时钟，并通过第二倍频子单元对于第一发送时钟按照20倍进行二级倍频得到第一采样时钟，同时通过第三倍频子单元对于第二输入时钟按照20倍进行倍频得到第二采样时钟，在上述情形下，接收单元直接由时钟信号中得到的为第一发送信号、第一频率控制字与上述第一、二、三倍频子单元对应的倍频倍数，本发明实施例中的时钟接收装置需对于第一发送信号进行20倍倍频处理，并将倍频后的第一发送时钟送入至恢复单元进行恢复；同时，对于第一发送时钟，需按照1/40倍分频进行分频处理，以恢复得到第一输入时钟，对于恢复单元直接输出的时钟，需按照1/20倍分频进行分频处理，以恢复得到第二输入时钟。上述根据时钟发送装置的处理方式，以对于第一输入时钟进行倍频处理的过程，即为上述恢复单元中根据第一输入时钟获取第一采样时钟的过程。
需要说明的是，上述第一相位地址用于指示第二采样时钟采用相应的波形的相位地址，在一示例中，第二采样时钟为方波，或者，正弦波。
需要说明的是，确定第二采样时钟后，即可根据前述根据第二输入时钟确定第二采样时钟的规则，由第二采样时钟恢复第二输入时钟。
以下通过一可选示例对于第一相位地址的确定过程进行说明，图10是根据本发明实施例提供的时钟接收装置的功能示意图(三)，如图10所述，恢复单元204包括：
接收累加子单元2042，配置为根据第一采样时钟的时钟边沿对第一频率控制字进行累加，并根据第一频率控制字的每一次累加结果以得到多个第一相位地址；
查询子单元2044，配置为根据多个第一相位地址与预设的映射关系，以得到第二采样时钟的波形；其中，映射关系用于指示第一相位地址与第二采样时钟预设的波形参数之间的映射关系；查询子单元还配置为，根据第二采样时钟的波形确定第二采样时钟的时钟频率。
如图10所示的恢复单元中，第一采样时钟送入至接收累加子单元后，接收累加子单元则可根据第一采样时钟的时钟边沿以对第一频率控制字进行累加，进而得到第一相位地址。接收累加子单元在累加过程中，当第一采样时钟每达到一次其时钟频率，接收累加子单元则可根据该情形下的第一采样时钟到来的时钟边沿累加一次第一频率控制字，其每一次的累加结果即为一个第一相位地址，以此，接收累加子单元即可得到多个第一相位地址。
上述恢复单元中，接收累加子单元可以由累加器构成，例如，2N累加器。在一示例中，以接收累加子单元为2N累加器为例进行说明：设定第一采样时钟为1Ghz，第一频率控制字为42949672，则上述恢复单元的工作过程如下：
2N累加器根据第一采样时钟的时钟频率以对第一采样时钟的上边沿进行累加，即每次达到1Ghz的上升沿，2N累加器累加一次自动第一频率控制字，每完成一次累加，均可得到一个第一相位地址，该第一相位地址即为当前次的累加结果。当累加结果大于预设阈值，如2^32次方后，则2N累加器对累加结果清零，并重新开始累加；上述累加的过程如下：
第一次达到1Ghz，2N累加器累加结果为42949672*1＝42949672，对应的第一相位地址是42949672；
第二次达到1Ghz，2N累加器累加结果为42949672*2＝85899344，对应的第一相位地址是85899344；
第三次达到1Ghz，2N累加器累加结果为42949672*3＝128849016，对应的第一相位地址是128849016；
……
第一百次达到1Ghz，2N累加器累加结果为42949672*100＝4294967200，对应的第一相位地址是4294967200；
第一百零一次达到1Ghz，由于42949672*101＝4337916872，该值大于2^32次方，故2N累加器清零并重新开始累加，2N累加器累加结果为42949672*1＝42949672，对应的第一相位地址是42949672；
第一百零二次达到1Ghz，2N累加器累加结果为42949672*2＝85899344，对应的第一相位地址是85899344。
对于上述每一次累加得到的第一相位地址，则可由查询子单元查询当前第一相位地址所对应的第二采样时钟的波形参数。波形参数用于指示周期性波形的参数，其中，波形参数包括以下至少之一：方波输出电平值、正弦波输出电平值、三角波输出电平值，锯齿波输出电平值、脉冲输出电平值(即占空比不是50％的波形对应的输出电平值)。在一示例中，第二采样时钟的波形参数可以为正弦波输出电平值；在另一示例中，第二采样时钟的波形参数可以为方波输出电平值。以下结合第二采样时钟的波形参数进行说明。
以上述示例中波形参数为方波输出电平值的情形说明，查询子单元2044还配置为，根据映射关系对多个第一相位地址进行判决，并根据判决结果以得到第二采样时钟的波形。
上述示例中，由于波形参数为方波输出电平值，故查询子单元可直接由判决器构成，即根据预设规则对于接收累加子单元的累加结果对应的第一相位地址进行判决，以确定输出高电平/低电平。映射关系可预先确定，例如，在第一相位地址小于或等于2^31次方，则输出低电平，在第一相位地址大于2^31次方，即为2^32次方，则输出高电平。以此往复，则可通过查询子单元的判决输出多个第一相位地址对应的方波输出电平值，进而得到第二采样时钟的波形。基于上述第二采样时钟的方波波形，即可确定第二采样时钟的时钟频率。
以上述示例中波形参数为正弦波输出电平值的情形说明，图11是根据本发明实施例提供的时钟接收装置的功能示意图(四)，如图11所述，查询子单元2044还配置为，根据多个第一相位地址与预设的映射关系，以得到多个第一相位地址分别对应的多个正弦波输出电平值；
恢复单元204还包括数字模拟转换器(Digital to Analog Converter，DAC)子单元2046，DAC子单元2046配置为，对多个正弦波输出电平值进行数字模拟转换，以得到第二采样时钟的波形。
上述示例中，由于波形参数为正弦波输出电平值，故查询子单元需包括预设的本地只读存储器(Read-Only Memory，ROM)表，该本地ROM表中记载了上述映射关系，即第一相位地址与对应的正弦波输出电平值之间的映射关系。以第一相位地址为0、1、2、3进行示例说明，上述本地ROM表中存储有上述第一相位地址0、1、2、3与正弦波输出电平值之间的映射关系，该映射关系可为：
0～0V；
1～1.65V；
2～3.3V；
3～1.65V；
以此，当接收累加子单元的累加结果对应的第一相位地址为0时，则查询子单元可通过本地ROM表中记载的上述映射关系，确定该第一相位地址对应的正弦波输出电平值为0V，进一步地，DAC子单元则可通过数模转换，以输出0V的电平。以此往复，则可通过查询子单元与DAC子单元连续输出多个第一相位地址对应的正弦波输出电平值，进而得到第二采样时钟的波形。基于上述第二采样时钟的正弦波波形，即可确定第二采样时钟的时钟频率。
需要说明的是，在时钟发送装置中的输入时钟多于两个时，对应的，本发明实施例中的时钟接收装置也可对其一一恢复。在一可选实施例中，时钟信号中还携带有第二频率控制字，第二频率控制字用于指示第一采样时钟与第三采样时钟之间的关系，第三采样时钟由发送侧的第三输入时钟按照预设规则确定。本发明实施例中的时钟接收装置中，接收单元则可在确定第一输入时钟与第一频率控制字的同时，根据时钟信号确定第二频率控制字；并参照上述第二输入时钟恢复的方式，根据第一输入时钟与第二频率控制字确定第三输入时钟。
为进一步阐述本发明实施例中的时钟发送装置、时钟接收装置以及时钟传输系统，以下通过多个示例性实施例进行说明。需要说明的是，下述示例性实施例中，发送模块用于指示本发明实施例中的时钟发送装置，接收模块用于指示本发明实施例中的时钟接收模块，发送模块与接收模块共同构成本发明实施例中的时钟传输系统。
示例性实施例1
图12是根据本发明示例性实施例提供的时钟组网的拓扑图，本示例性实施例中时钟分发过程中所采用的组网结构如图12所示。图13是根据本发明实施例提供的时钟组网的内部实现拓扑图(一)，本示例性实施例中，时钟分发过程中发送模块与接收模块的内部实现即如图13所示。如图13所示，本示例性实施例中，发送模块输入的待发送的时钟包括四种不同频率的非同源时钟，上述四种非同源时钟依次为：基础频率时钟Fclk＝25000002hz、非同源时钟A＝33000018hz、非同源时钟B＝10000004hz、非同源时钟C＝19440009hz。
基础频率时钟Fclk＝25000002hz进入发送模块后，一路进入倍频单元进行倍频。本示例性实施例中的倍频单元采用倍频40倍，使基础频率时钟变为40*Fclk＝1000000080hz，倍频后的基础频率时钟提供给采样单元A、采样单元B、采样单元C，给边沿判决及2N累加器提供基础时钟。基础频率时钟的另一路Fclk＝25000002hz不经过倍频，送入PWM编码单元，给PWM编码单元提供基础时钟。
非同源时钟A＝33000018hz进入采样单元A中，由倍频器提供的40倍频基础频率时钟对非同源时钟A进行边沿采样判决，并将结果送入计数器自加。由倍频器提供的40倍频基础频率时钟40*Fclk＝1000000080hz送入2N累加器，以单个累计方式进行累加，当累加数等于2N后，对后级计数器进行锁存清零；相应的，2N累加器也清零，重新累加。2N累加器每次累加至2N的时刻，计数器锁存的数值即当前时刻非同源时钟A的频率控制字KA，其计算公式为：
Figure BDA0002556273840000121
上式中，CfreqA用于指示非同源时钟A的时钟频率，Cx*fclk用于指示倍频后的基础频率时钟的时钟频率。
举例说明，当N＝32时，则累加器累加至4294967296个40倍基础频率时钟时，计数器将锁存频率控制字|KA|≈141733987，传递给计算滤波单元。
同样的，非同源时钟B＝10000004hz进入采样单元B中，由倍频器提供的40倍频基础频率时钟对非同源时钟B进行边沿采样判决，并将结果送入计数器自加。由倍频器提供的40倍频基础频率时钟40*Fclk＝1000000080hz送入2N累加器，以单个累计方式进行累加，当累加数等于2N后，对后级计数器进行锁存清零；相应的，2N累加器也清零，重新累加。2N累加器每次累加至2N的时刻，计数器锁存的数值即当前时刻非同源时钟B的频率控制字KB，其计算公式为：
Figure BDA0002556273840000122
上式中，CfreqB用于指示非同源时钟B的时钟频率，Cx*fclk用于指示倍频后的基础频率时钟的时钟频率。
举例说明，当N＝32时，则累加器累加至4294967296个40倍基础频率时钟时，计数器将锁存频率控制字|KB|≈42949687，传递给计算滤波单元。
同样的，非同源时钟C＝19440009hz进入采样单元C中，由倍频器提供的40倍频基础频率时钟对非同源时钟C进行边沿采样判决，并将结果送入计数器自加。由倍频器提供的40倍频基础频率时钟40*Fclk＝1000000080hz送入2N累加器，以单个累计方式进行累加，当累加数等于2N后，对后级计数器进行锁存清零；相应的，2N累加器也清零，重新累加。2N累加器每次累加至2N的时刻，计数器锁存的数值即当前时刻非同源时钟C的频率控制字KC，其计算公式为
Figure BDA0002556273840000123
上式中，CfreqC用于指示非同源时钟C的时钟频率，Cx*fclk用于指示倍频后的基础频率时钟的时钟频率。
举例说明，当N＝32时，则累加器累加至4294967296个40倍基础频率时钟时，计数器将锁存频率控制字|KC|≈83494196，传递给计算滤波单元。
需要说明的是，本示例性实施例举例2N累加器的N＝32，是为更好的说明频率合成的方法，N也可以是8、16、32、48、64等任意数字，N值在一定的阈值范围内越大，则判定频率控制字的时间越长，精度越准，本领域的技术人员可根据系统的误差精度调整N值，本发明实施例对N值并不限定。
由于上述KA、KB、KC为采样单元A、采样单元B、采样单元C分别得出的实时频率控制字，是去除掉小数部分的整数频率控制字，若直接传递给接收模块的恢复单元A、恢复单元B、恢复单元C，则恢复出的时钟分别为33000018.0608hz、10000004.0689hz、19440008.9512hz，与原始非同源时钟A、非同源时钟B、非同源时钟C之间的频率误差为+1.8ppb、+6.9ppb、-2.5ppb。
为了进一步降低误差及抖动，将采样单元A、采样单元B、采样单元C得出的实时频率控制字频率控制字KA、KB、KC送入计算滤波单元。计算滤波单元对实时频率控制字KA、KB、KC进行滤波。
本示例性实施例采用了均值滤波作为滤波方式，其算法为：
Figure BDA0002556273840000131
上述算法指示采样单元中会对于频率控制字进行M次累加计数，通过M个频率控制字的均值以实现滤波处理。滤波的精度取决于M的取值。
经过上述均值算法计算，得出经过滤波后带有一位小数的三种非同源频率控制字依次为：KA’＝141733986.7、KB’＝42949686.7、KC’＝83494196.2。
需要说明的是，本示例性实施例中的均值滤波算法进行滤波仅为示例，本领域技术人员可采样其它滤波方式进行滤波，本发明实施例对此并不限定。
经滤波的后频率控制字KA’、KB’、KC’送入PWM编码单元，PWM编码单元基于基础频率时钟Fclk，通过组帧的方式将三个频率控制字KA’、KB’、KC’分别包络进编码合成的PWM载波中。图14是根据本发明示例性实施例提供的组帧示意图，如图14所示，组帧的方法如下，由0001代表频率控制字A的帧头，帧头后面为频率控制字A；0010代表频率控制字B的帧头，帧头后面为频率控制字B；0011代表频率控制字C的帧头，帧头后面为频率控制字C；1111代表配置信息的帧头D，帧头后面为伴随帧的基础信息，如倍频单元倍数信息、采样单元采样次数信息等等，最后跟随CRC校验帧。
需要说明的是，上述帧头可以放在频率控制字的前面，也可以放在频率控制字的后面；同样的，本示例性实施例所例举的帧头0001—1111是为了更好的说明组帧方式，并不特指具体的内容，也不特指帧头容量及是否加密，本领域技术人员可以根据业务需求的实现方式对帧头进行修改及加密，本发明实施例对帧头的位置、形式与内容并不限定。
PWM编码单元进行编码合成的方式可以通过占空比调制，图15是根据本发明示例性实施例提供的基于占空比调制的PWM编码示意图，如图15所示，由80％占空比代表0，20％占空比代表1，也可以是30％占空比代表0，70％占空比代表1，本发明实施例对此并不限定。
需要说明的是，本示例性实施例使用占空比调制是为了更好的说明频率合成的方法，本领域的技术人员可通过其它的编码形式，图16是根据本发明示例性实施例提供的基于曼彻斯特编码的PWM编码示意图，即本示例性实施例可采用如图16所示的曼彻斯特编码进行PWM编码，此外，也可以采样8B/10B编码等等对PWM波进行编码，本发明对此不做限定。
PWM编码单元完成编码合成后，最终将频率控制字A、频率控制字B、频率控制字C都编码至PWM载波中。合成后的PWM载波，通过单条传输链路，将信号传递给接收模块。需要说明的是。单条传输链路可以是PCB走线、连接器、光纤、差分线、以及多种物理介质混合使用的链路等，本发明对此并不限定。
接收模块接收到单条传输链路传递过来的PWM载波后，送入PWM解码单元进行解码，通过对帧头的识别，分别解码出频率控制字KA’、KB’、KC’及倍频单元倍数，将KA’、KB’、KC’分给送入恢复单元A、恢复单元B、恢复单元C中；倍频倍数送入接收模块的倍频单元中；PWM解码单元物理恢复出PWM载波基础频率时钟Fclk＝25000002hz，输出接收模块，作为第一路接收时钟输出；另在接收模块的内部，将基础频率时钟引至的倍频单元。
接收模块的倍频单元设定好与发送模块倍频单元相同的倍数后，将输入的基础频率时钟Fclk乘40倍得到40*Fclk＝1000000080hz。将40倍基础时钟频率送至恢复单元A、恢复单元B、恢复单元C中，作为各个恢复单元的基准钟。
经滤波后的非同源时钟频率控制字KA’进入恢复单元A中，由倍频器提供的40倍频基础频率时钟提供基准钟，以KA’作为累加数进行累加，累加器最大值为2N，根据以下算法：
Figure BDA0002556273840000141
以本示例性实施例中N＝32计算，得出不断累加得出本地ROM表地址。本地ROM表中存储的是由地址对应1和0的方波，当要求输出时钟占空比为50％时，ROM其中前一半地址对应的数据是‘1’，后一半地址对应的数据是‘0’。
经过累加器输出的地址查表得到的实际非同源时钟频率为FreqA＝33000017.990991225466132164001465hz，与原非同源时钟A对应的33000018hz相差0.272ppb。
同样的，经滤波后的非同源时钟频率控制字KB’进入恢复单元B中，由倍频器提供的40倍频基础频率时钟提供基准钟，以KB’作为累加数进行累加，累加器最大值为2N，根据以下算法：
Figure BDA0002556273840000142
以本示例性实施例中N＝32计算，得出不断累加得出本地ROM表地址。本地ROM表中存储的是由地址对应1和0的方波，当要求输出时钟占空比为50％时，ROM其中前一半地址对应的数据是‘1’，后一半地址对应的数据是‘0’。
经过累加器输出的地址查表得到的实际非同源时钟频率为FreqB＝10000003.999093299731612205505371hz，与原非同源时钟B对应的10000004hz相差0.09ppb。
同样的，经滤波后的非同源时钟频率控制字KC’进入恢复单元B中，由倍频器提供的40倍频基础频率时钟提供基准钟，以KC’作为累加数进行累加，累加器最大值为2N，根据以下算法：
Figure BDA0002556273840000143
以本示例性实施例中N＝32计算，得出不断累加得出本地ROM表地址。本地ROM表中存储的是由地址对应1和0的方波，当要求输出时钟占空比为50％时，ROM其中前一半地址对应的数据是‘1’，后一半地址对应的数据是‘0’。
经过累加器输出的地址查表得到的实际非同源时钟频率为FreqC＝19440008.99780907109379768371582hz，与原非同源时钟C对应的19440009hz相差0.11ppb。
需要说明的是，上述采用50％占空比是为了更好的说明本地ROM表地址的确定过程，本领域的技术人员可以根据实际占空比要求调整地址对应的‘1’、‘0’的占比与顺序关系，本发明对此不做限定。同样的，上述误差仅为本示例性实施例中恢复出的非同源时钟与发送模块的原始非同源时钟的误差大小，在实际实施中，上述误差取决于累加器中N值的大小、计算滤波器的滤波能力、本地ROM表深度等等因素，例如，误差可以随着N值的增加而减小，也可以随着计算滤波器的滤波能力的改善而减小，本领域的技术人员可根据实际需要对误差进行控制或调整。
示例性实施例2
图17是根据本发明实施例提供的时钟组网的内部实现拓扑图(二)，如图17所示，本示例性实施例中，发送模块输入的待发送的时钟包括四种不同频率的非同源时钟，上述四种非同源时钟依次为：基础频率时钟Fclk＝10000.0008hz、非同源时钟A＝8001hz、非同源时钟B＝10000004hz、非同源时钟C＝6480003hz。
基础频率时钟Fclk＝10000.0008hz进入发送模块后，首先进入第一级倍频单元D，进行倍频。通过2500倍倍频后，得到d*Fclk＝25000002hz。一级倍频后的一路d*Fclk输送给第二级倍频单元，进行倍频。本示例性实施例举例使用倍频40倍，使基础频率时钟变为40*d*Fclk＝1000000080hz，提供给采样单元A、采样单元B、采样单元C，给边沿判决及2N累加器提供基础时钟。一级倍频后的基础频率时钟的另一路d*Fclk＝25000002hz不经过倍频，送入PWM编码单元，给PWM编码单元提供基础时钟。
非同源时钟A＝8001hz进入发送模块后，首先进入倍频单元A中，进行2000倍倍频，将时钟频率提高至16002000hz，再送至采样单元A。在采样单元A中，由倍频器提供的40倍频基础频率时钟进行边沿采样判决，并将结果送入计数器自加。由倍频器提供的40倍频基础频率时钟40*d*Fclk＝1000000080hz送入2N累加器，以单个累计方式进行累加，当累加数等于2N后，对后级计数器进行锁存清零；相应的，2N累加器也清零，重新累加。2N累加器每次累加至2N的时刻，计数器锁存的数值即当前时刻非同源时钟A的频率控制字KA，其计算公式为：
Figure BDA0002556273840000151
上式中，CfreqA用于指示非同源时钟A的时钟频率，Cx*fclk用于指示倍频后的基础频率时钟的时钟频率。
举例说明，当N＝32时，则累加器累加至4294967296个40倍基础频率时钟时，计数器将锁存频率控制字|KA|≈68728061，传递给计算滤波单元。
同样的，非同源时钟B＝10000004hz进入倍频单元B中，进行单倍倍频，即时钟频率保持在10000004hz，再送至采样单元B。采样单元B中，由倍频器提供的40倍频基础频率时钟进行边沿采样判决，并将结果送入计数器自加。由倍频器提供的40倍频基础频率时钟40*d*Fclk＝1000000080hz送入2N累加器，以单个累计方式进行累加，当累加数等于2N后，对后级计数器进行锁存清零；相应的，2N累加器也清零，重新累加。2N累加器每次累加至2N的时刻，计数器锁存的数值即当前时刻非同源时钟B的频率控制字KB，其计算公式为：
Figure BDA0002556273840000152
上式中，CfreqB用于指示非同源时钟B的时钟频率，Cx*fclk用于指示倍频后的基础频率时钟的时钟频率。
举例说明，当N＝32时，则累加器累加至4294967296个40倍基础频率时钟时，计数器将锁存频率控制字|KB|≈42949687，传递给计算滤波单元。
同样的，非同源时钟C＝6480003hz进入倍频单元C中，进行3倍倍频，即时钟频率C＝19440009hz，再送至采样单元C。采样单元C中，由倍频器提供的40倍频基础频率时钟进行边沿采样判决，并将结果送入计数器自加。由倍频器提供的40倍频基础频率时钟40*d*Fclk＝1000000080hz送入2N累加器，进行累加，当累加数等于2N后，对后级计数器进行锁存清零；相应的，2N累加器也清零，重新累加。2N累加器每次累加至2N的时刻，计数器锁存的数值即当前时刻非同源时钟C的频率控制字KC，其计算公式为
Figure BDA0002556273840000161
上式中，CfreqC用于指示非同源时钟C的时钟频率，Cx*fclk用于指示倍频后的基础频率时钟的时钟频率。
举例说明，当N＝32时，则累加器累加至4294967296个40倍基础频率时钟时，计数器将锁存频率控制字|KC|≈83494196，传递给计算滤波单元。
需要说明的是，本示例性实施例举例2N累加器的N＝32，是为更好的说明频率合成的方法，N也可以是8、16、32、48、64等任意数字，N值在一定的阈值范围内越大，则判定频率控制字的时间越长，精度越准，本领域的技术人员可根据系统的误差精度调整N值，本发明实施例对N值并不限定。
由于上述KA、KB、KC为采样单元A、采样单元B、采样单元C分别得出的实时频率控制字，是去除掉小数部分的整数频率控制字，为了进一步降低误差及抖动，将采样单元A、采样单元B、采样单元C得出的实时频率控制字频率控制字KA、KB、KC送入计算滤波单元。计算滤波单元对实时频率控制字KA、KB、KC进行滤波。
本示例性实施例采用了均值滤波作为滤波方式，其算法为：
Figure BDA0002556273840000162
上述算法指示采样单元中会对于频率控制字进行M次累加计数，通过M个频率控制字的均值以实现滤波处理。滤波的精度取决于M的取值。
经过上述均值算法计算，得出经过滤波后带有一位小数的三种非同源频率控制字依次为：KA’＝68728061.2、KB’＝42949686.7、KC’＝83494196.2。
经滤波的后频率控制字KA’、KB’、KC’送入PWM编码单元，PWM编码单元基于基础频率时钟Fclk，通过组帧的方式将三个频率控制字KA’、KB’、KC’分别包络进编码合成的PWM载波中。组帧的方式可参见图14，组帧的方法如下，由0001代表频率控制字A的帧头，帧头后面为频率控制字A；0010代表频率控制字B的帧头，帧头后面为频率控制字B；0011代表频率控制字C的帧头，帧头后面为频率控制字C；1111代表配置信息的帧头D，帧头后面为伴随帧的基础信息，如倍频单元倍数信息、采样单元采样次数信息等等，最后跟随CRC校验帧。
需要说明的是，上述帧头可以放在频率控制字的前面，也可以放在频率控制字的后面；同样的，本示例性实施例所例举的帧头0001—1111是为了更好的说明组帧方式，并不特指具体的内容，也不特指帧头容量及是否加密，本领域技术人员可以根据业务需求的实现方式对帧头进行修改及加密，本发明实施例对帧头的位置、形式与内容并不限定。
PWM编码单元进行编码合成的方式可以通过如图5所示的占空比调制，由80％占空比代表0，20％占空比代表1，也可以是30％占空比代表0，70％占空比代表1，本发明实施例对此并不限定。
需要说明的是，本示例性实施例使用占空比调制是为了更好的说明频率合成的方法，本领域的技术人员可通过其它的编码形式，如曼彻斯特编码、8B/10B编码等等对PWM波进行编码，本发明对此不做限定。
PWM编码单元完成编码合成后，最终将频率控制字A、频率控制字B、频率控制字C都编码至PWM载波中。合成后的PWM载波，通过单条传输链路，将信号传递给接收模块。需要说明的是。单条传输链路可以是PCB走线、连接器、光纤、差分线、以及多种物理介质混合使用的链路等，本发明对此并不限定。
接收模块接收到单条传输链路传递过来的PWM载波后，送入PWM解码单元进行解码，通过对帧头的识别，分别解码出频率控制字KA’、KB’、KC’及各个倍频单元的倍数，将KA’、KB’、KC’分给送入恢复单元A、恢复单元B、恢复单元C中，各个传递来的倍频倍数写入恢复单元后级的分频单元中；d*Fclk的倍频倍数送入接收模块的倍频单元中；PWM解码单元物理恢复出PWM载波基础频率时钟d*Fclk＝25000002hz，经过分频D单元，分频2500倍后得到Fclk＝10000.0008hz，输出接收模块，作为第一路接收时钟输出；另在接收模块的内部，将d*Fclk基础频率时钟引至的倍频单元。
接收模块的倍频单元设定好与发送模块倍频单元相同的倍数后，将输入的基础频率时钟d*Fclk乘40倍得到40*d*Fclk＝1000000080hz。将40倍基础时钟频率送至恢复单元A、恢复单元B、恢复单元C中，作为各个恢复单元的基准钟。
经滤波后的非同源时钟频率控制字KA’进入恢复单元A中，由倍频器提供的40倍频基础频率时钟提供基准钟，以KA’作为累加数进行累加，累加器最大值为2N，根据以下算法：
Figure BDA0002556273840000171
以本实施例N＝32计算，得出不断累加得出本地ROM表地址。本地ROM表中存储的是由地址对应1和0的方波，当要求输出时钟占空比为50％时，ROM其中前一半地址对应的数据是‘1’，后一半地址对应的数据是‘0’。
经过累加器输出的地址查表得到的实际非同源时钟频率为FreqA＝16002000.006438441574573516845703hz，再经过后一级分频器，其匹配原发送模块倍频系数2000，通过2000倍分频，得到频率为8001.0000032192207872867584228515hz，与原非同源时钟A对应的8001hz相差0.402ppb。
同样的，经滤波后的非同源时钟频率控制字KB’进入恢复单元B中，由倍频器提供的40倍频基础频率时钟提供基准钟，以KB’作为累加数进行累加，累加器最大值为2N，根据以下算法：
Figure BDA0002556273840000172
以本实施例N＝32计算，得出不断累加得出本地ROM表地址。本地ROM表中存储的是由地址对应1和0的方波，当要求输出时钟占空比为50％时，ROM其中前一半地址对应的数据是‘1’，后一半地址对应的数据是‘0’。
经过累加器输出的地址查表得到的实际非同源时钟频率为FreqB＝10000003.999093299731612205505371hz，由于原发送模块中倍频系数为单倍频，则后级分频器不做调整，得到的非同源频率与原非同源时钟B对应的10000004hz相差0.09ppb。
同样的，经滤波后的非同源时钟频率控制字KC’进入恢复单元B中，由倍频器提供的40倍频基础频率时钟提供基准钟，以KC’作为累加数进行累加，累加器最大值为2N，根据以下算法：
Figure BDA0002556273840000181
以本实施例N＝32计算，得出不断累加得出本地ROM表地址。本地ROM表中存储的是由地址对应1和0的方波，当要求输出时钟占空比为50％时，ROM其中前一半地址对应的数据是‘1’，后一半地址对应的数据是‘0’。
经过累加器输出的地址查表得到的实际非同源时钟频率为FreqC＝19440008.99780907109379768371582hz，再经过后一级分频器，其匹配原发送模块倍频系数3，通过3倍分频，得到频率为6480002.9992696903645992279052734hz，与原非同源时钟C对应的6480003hz相差0.11ppb。
需要说明的是，上述采用50％占空比是为了更好的说明本地ROM表地址的确定过程，本领域的技术人员可以根据实际占空比要求调整地址对应的‘1’、‘0’的占比与顺序关系，本发明对此不做限定。同样的，上述误差仅为本示例性实施例中恢复出的非同源时钟与发送模块的原始非同源时钟的误差大小，在实际实施中，上述误差取决于累加器中N值的大小、计算滤波器的滤波能力、本地ROM表深度等等因素，例如，误差可以随着N值的增加而减小，也可以随着计算滤波器的滤波能力的改善而减小，本领域的技术人员可根据实际需要对误差进行控制或调整。
本发明实施例还提供了一种时钟传输系统，图18是根据本发明实施例提供的时钟传输系统的功能示意图，如图18所示，本发明实施例中的时钟传输系统包括：
输入单元302，配置为输入第一输入时钟与第二输入时钟；
采样单元304，配置为获取第一采样时钟与第二采样时钟，并根据第一采样时钟与第二采样时钟确定第一频率控制字；其中，第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，第一采样时钟由第一输入时钟按照预设规则确定，第二采样时钟由第二输入时钟按照预设规则确定；
发送单元306，配置为根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧；其中，时钟信号中至少携带有第一频率控制字；
接收单元308，配置为接收时钟信号，并根据时钟信号确定第一输入时钟与第一频率控制字；
恢复单元310，配置为根据第一输入时钟与第一频率控制字确定第二输入时钟。
需要说明的是，本发明实施例的时钟传输系统中的输入单元、采样单元、发送单元即构成本发明实施例中时钟发送装置中的相应单元，对应的，本发明实施例的时钟传输系统中的接收单元、恢复单元即为本发明实施例中时钟接收装置中的相应单元，因此，本发明实施例中的时钟传输系统可由本发明实施例中的时钟发送装置与时钟接收装置构成，本发明实施例中的时钟传输系统的发送侧的其余可选实施例与技术实现与本发明实施例中的时钟发送装置相对应，本发明实施例中的时钟传输系统的接收侧的其余可选实施例与技术实现与本发明实施例中的时钟接收装置相对应，在此不再赘述。
在一可选实施例中，本发明实施例中的时钟传输系统还包括：
线路单元312，设置在发送单元与接收单元之间，线路单元配置为通过同一线路传输时钟信号至接收单元。
需要说明的是，本发明实施例中的线路单元即构成时钟传输系统中发送单元与接收单元之间的物理链路，线路单元所指示的物理链路为一个，以此，发送侧的多个输入时钟可由同一线路发送至接收侧。
本发明实施例还提供了一种时钟发送方法，应用于发送侧，图19是根据本发明实施例提供的时钟发送方法的流程图，如图19所示，本发明实施例中的时钟发送方法包括：
S102，输入第一输入时钟与第二输入时钟；
S104，根据第一输入时钟获取第一采样时钟，根据第二输入时钟获取第二采样时钟，并根据第一采样时钟与第二采样时钟确定第一频率控制字；其中，第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系；
S106，根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧；其中，时钟信号中至少携带有第一频率控制字。
需要说明的是，本发明实施例中的时钟发送方法的其余可选实施例与技术实现与本发明实施例中的时钟发送装置相对应，在此不再赘述。
在一可选实施例中，上述第一频率控制字用于指示以下对象中的至少之一：第一采样时钟与第二采样时钟的时钟频率的比例，第一采样时钟与第二采样时钟的时钟频率的差值。
在一可选实施例中，上述步骤S104中，根据第一采样时钟与第二采样时钟确定第一频率控制字，包括：
分别对第一采样时钟的时钟频率与第二采样时钟的时钟频率进行采样，以确定第一频率控制字。
在一可选实施例中，上述分别对第一采样时钟的时钟频率与第二采样时钟的时钟频率进行采样，以确定第一频率控制字，包括：
对第一采样时钟的时钟边沿进行累加；
对第二采样时钟的时钟边沿进行判决，并根据判决结果对第二采样时钟的时钟边沿进行计数；
在第一采样时钟的时钟边沿累加至预设数值时，确定第二采样时钟的时钟边沿的计数值，以得到第一频率控制字。
在一可选实施例中，上述步骤S104中，根据第一输入时钟获取第一采样时钟，包括：
根据预设的第一倍数对第一输入时钟进行倍频，以得到第一采样时钟；其中，第一采样时钟与第二采样时钟的时钟频率的比例在预设范围内。
在一可选实施例中，上述根据预设的第一倍数对第一输入时钟进行倍频，以得到第一采样时钟，还包括：
根据预设的第二倍数对第一输入时钟进行倍频，以得到第一发送时钟；其中，第一发送时钟用于生成时钟信号；
根据预设的第三倍数对第一发送时钟进行倍频，以得到第一采样时钟。
在一可选实施例中，上述步骤S104中，根据第二输入时钟获取第二采样时钟，包括：
根据预设的第四倍数对第二输入时钟进行倍频，以得到第二采样时钟。
在一可选实施例中，上述时钟信号中还携带有第一倍数、第二倍数、第三倍数、第四倍数。
在一可选实施例中，上述步骤S106中，根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧，还包括：
根据预设的滤波方式对第一频率控制字进行滤波；
根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧；其中，时钟信号中携带有滤波后的第一频率控制字。
在一可选实施例中，上述步骤S104中，根据第一采样时钟与第二采样时钟确定第一频率控制字，还包括：
重复执行以下操作，以得到多个第一频率控制字：根据第一采样时钟与第二采样时钟确定第一频率控制字；
根据预设的滤波方式对第一频率控制字进行滤波，包括：将多个第一频率控制字的均值作为滤波后的第一频率控制字。
在一可选实施例中，上述步骤S106中，根据第一输入时钟生成时钟信号，包括：
对第一输入时钟进行编码，以生成时钟信号，并将第一频率控制字包络于时钟信号中；其中，时钟信号的时钟频率为第一输入时钟的时钟频率。
在一可选实施例中，本发明实施例中的时钟发送方法还包括：
输入第一输入时钟、第二输入时钟、第三输入时钟；
根据第一采样时钟与第二采样时钟确定第一频率控制字；
根据第三输入时钟获取第三采样时钟，根据第一采样时钟与第三采样时钟确定第二频率控制字；其中，第二频率控制字用于指示第一采样时钟与第三采样时钟之间的关系；
根据第一输入时钟生成时钟信号，并发送时钟信号至接收侧；其中，时钟信号中至少携带有第一频率控制字与第二频率控制字。
在一可选实施例中，上述第一输入时钟的频率源与第二输入时钟的频率源不同。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
本发明实施例还提供了一种时钟接收方法，应用于接收侧，图20是根据本发明实施例提供的时钟接收方法的流程图，如图20所示，本发明实施例中的时钟接收方法包括：
S202，接收发送侧发送的时钟信号；其中，时钟信号是根据发送侧的第一输入时钟生成的，时钟信号中至少携带有第一频率控制字，第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，第一采样时钟由第一输入时钟按照预设规则确定，第二采样时钟由发送侧的第二输入时钟按照预设规则确定；
S204，根据时钟信号确定第一输入时钟与第一频率控制字；
S206，根据第一输入时钟与第一频率控制字确定第二输入时钟。
需要说明的是，本发明实施例中的时钟接收方法的其余可选实施例与技术实现与本发明实施例中的时钟接收装置相对应，在此不再赘述。
在一可选实施例中，上述步骤S206，根据第一输入时钟与第一频率控制字确定第二输入时钟，包括：
根据第一输入时钟获取第一采样时钟，并根据第一采样时钟与第一频率控制字确定多个第一相位地址；其中，第一相位地址用于指示第二采样时钟的相位；
根据多个第一相位地址，确定第二采样时钟，并根据第二采样时钟确定第二输入时钟。
在一可选实施例中，上述根据第一输入时钟获取第一采样时钟，并根据第一采样时钟与第一频率控制字确定多个第一相位地址，包括：
根据第一采样时钟的时钟边沿对第一频率控制字进行累加，并根据第一频率控制字的每一次累加结果以得到多个第一相位地址；
根据多个第一相位地址，确定第二采样时钟，包括：
根据多个第一相位地址与预设的映射关系，以得到第二采样时钟的波形；其中，映射关系用于指示第一相位地址与第二采样时钟预设的波形参数之间的映射关系；
根据第二采样时钟的波形确定第二采样时钟的时钟频率。
在一可选实施例中，上述波形参数用于指示周期性波形的参数，其中，波形参数包括以下至少之一：方波输出电平值、正弦波输出电平值、三角波输出电平值，锯齿波输出电平值、脉冲输出电平值。
在一可选实施例中，上述波形参数为方波输出电平值的情形下，根据多个第一相位地址与预设的映射关系，以得到第二采样时钟的波形，包括：
根据映射关系对多个第一相位地址进行判决，并根据判决结果以得到第二采样时钟的波形。
在一可选实施例中，上述波形参数为正弦波输出电平值的情形下，根据多个第一相位地址与预设的映射关系，以得到第二采样时钟的波形，包括：
根据多个第一相位地址与映射关系，以得到多个第一相位地址分别对应的多个正弦波输出电平值；
对多个正弦波输出电平值进行数字模拟转换，以得到第二采样时钟的波形。
在一可选实施例中，上述时钟信号中还携带有第二频率控制字，第二频率控制字用于指示第一采样时钟与第三采样时钟之间的关系，第三采样时钟由发送侧的第三输入时钟按照预设规则确定；
上述情形下，本发明实施例中的时钟接收方法还包括：
根据时钟信号确定第二频率控制字；
根据第一输入时钟与第二频率控制字确定第三输入时钟。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
本发明的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (44)

1.一种时钟发送装置，其特征在于，所述装置包括：
输入单元，配置为输入第一输入时钟与第二输入时钟；
采样单元，配置为获取第一采样时钟与第二采样时钟，并根据所述第一采样时钟与所述第二采样时钟确定第一频率控制字；其中，所述第一频率控制字用于指示所述第一采样时钟与所述第二采样时钟之间的关系，所述第一采样时钟由所述第一输入时钟按照预设规则确定，所述第二采样时钟由所述第二输入时钟按照预设规则确定；
发送单元，配置为根据所述第一输入时钟生成时钟信号，并发送所述时钟信号至接收侧；其中，所述时钟信号中至少携带有所述第一频率控制字。
2.根据权利要求1所述的装置，其特征在于，所述第一频率控制字用于指示以下对象中的至少之一：所述第一采样时钟与所述第二采样时钟的时钟频率的比例，所述第一采样时钟与所述第二采样时钟的时钟频率的差值。
3.根据权利要求2所述的装置，其特征在于，所述采样单元还配置为，
分别对所述第一采样时钟的时钟频率与所述第二采样时钟的时钟频率进行采样，以确定所述第一频率控制字。
4.根据权利要求3所述的装置，其特征在于，所述采样单元包括：
发送累加子单元，配置为对所述第一采样时钟的时钟边沿进行累加；
发送判决子单元，配置为对所述第二采样时钟的时钟边沿进行判决；
计数子单元，配置为根据所述发送判决子单元的判决结果对所述第二采样时钟的时钟边沿进行计数，并在所述第一采样时钟的时钟边沿累加至预设数值时，确定所述第二采样时钟的时钟边沿的计数值，以得到所述第一频率控制字。
5.根据权利要求1至4任一项中所述的装置，其特征在于，所述装置还包括：
倍频单元，配置为根据预设的第一倍数对所述第一输入时钟进行倍频，以得到所述第一采样时钟；其中，所述第一采样时钟与所述第二采样时钟的时钟频率的比例在预设范围内。
6.根据权利要求5所述的装置，其特征在于，所述倍频单元包括：
第一倍频子单元，配置为根据预设的第二倍数对所述第一输入时钟进行倍频，以得到第一发送时钟；其中，所述第一发送时钟用于供所述发送单元根据所述第一发送时钟生成所述时钟信号；
第二倍频子单元，配置为根据预设的第三倍数对所述第一发送时钟进行倍频，以得到所述第一采样时钟。
7.根据权利要求6所述的装置，其特征在于，所述倍频单元还包括：
第三倍频子单元，配置为根据预设的第四倍数对所述第二输入时钟进行倍频，以得到所述第二采样时钟。
8.根据权利要求7所述的装置，其特征在于，所述时钟信号中还携带有所述第一倍数、所述第二倍数、所述第三倍数、所述第四倍数。
9.根据权利要求1至4任一项中所述的装置，其特征在于，所述装置还包括：
滤波单元，配置为根据预设的滤波方式对所述第一频率控制字进行滤波，并将滤波后的所述第一频率控制字发送至所述发送单元，以供所述发送单元在所述时钟信号中携带滤波后的所述第一频率控制字。
10.根据权利要求9所述的装置，其特征在于，所述采样单元还配置为，
重复执行以下操作，以得到多个所述第一频率控制字：根据所述第一采样时钟与所述第二采样时钟确定所述第一频率控制字；
所述滤波单元还配置为，将多个所述第一频率控制字的均值作为滤波后的所述第一频率控制字。
11.根据权利要求1所述的装置，其特征在于，所述发送单元还包括：
PWM编码子单元，配置对所述第一输入时钟进行编码，以生成所述时钟信号，并将所述第一频率控制字包络于所述时钟信号中；其中，所述时钟信号的时钟频率为所述第一输入时钟的时钟频率。
12.根据权利要求1所述的方法，其特征在于，
所述输入单元，还配置为输入所述第一输入时钟、所述第二输入时钟和第三输入时钟；
所述采样单元，包括第一采样子单元与第二采样子单元；其中，
所述第一采样子单元配置为，根据所述第一采样时钟与所述第二采样时钟确定所述第一频率控制字；
所述第二采样子单元配置为，根据所述第一采样时钟与第三采样时钟确定第二频率控制字；其中，所述第二频率控制字用于指示所述第一采样时钟与所述第三采样时钟之间的关系，所述第三采样时钟由所述第三输入时钟按照预设规则确定；
所述发送单元，还配置为根据所述第一输入时钟生成所述时钟信号，并发送所述时钟信号至所述接收侧；其中，所述时钟信号中至少携带有所述第一频率控制字与所述第二频率控制字。
13.根据权利要求1所述的方法，其特征在于，所述第一输入时钟的频率源与所述第二输入时钟的频率源不同。
14.一种时钟接收装置，其特征在于，所述装置包括：
接收单元，配置为接收发送侧发送的时钟信号；其中，所述时钟信号是根据所述发送侧的第一输入时钟生成的，所述时钟信号中至少携带有第一频率控制字，所述第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，所述第一采样时钟由所述第一输入时钟按照预设规则确定，所述第二采样时钟由所述发送侧的第二输入时钟按照预设规则确定；所述接收单元还配置为，根据所述时钟信号确定所述第一输入时钟与所述第一频率控制字；
恢复单元，配置为根据所述第一输入时钟与所述第一频率控制字确定所述第二输入时钟。
15.根据权利要求14所述的装置，其特征在于，所述恢复单元还配置为，
根据所述第一输入时钟获取所述第一采样时钟，并根据所述第一采样时钟与所述第一频率控制字确定多个第一相位地址；其中，所述第一相位地址用于指示所述第二采样时钟的相位；
根据所述多个第一相位地址，确定所述第二采样时钟，并根据所述第二采样时钟确定所述第二输入时钟。
16.根据权利要求15所述的装置，其特征在于，所述恢复单元包括：
接收累加子单元，配置为根据所述第一采样时钟的时钟边沿对所述第一频率控制字进行累加，并根据所述第一频率控制字的每一次累加结果以得到所述多个第一相位地址；
查询子单元，配置为根据所述多个第一相位地址与预设的映射关系，以得到所述第二采样时钟的波形；其中，所述映射关系用于指示所述第一相位地址与所述第二采样时钟预设的波形参数之间的映射关系；所述查询子单元还配置为，根据所述第二采样时钟的波形确定所述第二采样时钟的时钟频率。
17.根据权利要求16所述的装置，其特征在于，所述波形参数用于指示周期性波形的参数，其中，所述波形参数包括以下至少之一：方波输出电平值、正弦波输出电平值、三角波输出电平值，锯齿波输出电平值、脉冲输出电平值。
18.根据权利要求17所述的装置，其特征在于，所述波形参数为所述方波输出电平值的情形下，所述查询子单元还配置为，
根据所述映射关系对所述多个第一相位地址进行判决，并根据判决结果以得到所述第二采样时钟的波形。
19.根据权利要求17所述的装置，其特征在于，所述波形参数为所述正弦波输出电平值的情形下，所述查询子单元还配置为，根据所述多个第一相位地址与所述映射关系，以得到所述多个第一相位地址分别对应的多个所述正弦波输出电平值；
所述恢复单元还包括数字模拟转换器DAC子单元，所述DAC子单元配置为，对多个所述正弦波输出电平值进行数字模拟转换，以得到所述第二采样时钟的波形。
20.根据权利要求14所述的装置，其特征在于，所述接收单元还包括：
PWM解码子单元，配置为对所述时钟信号进行解码，以恢复所述第一输入时钟，并提取所述时钟信号中携带的所述第一频率控制字。
21.一种时钟传输系统，其特征在于，包括：
输入单元，配置为输入第一输入时钟与第二输入时钟；
采样单元，配置为获取第一采样时钟与第二采样时钟，并根据所述第一采样时钟与所述第二采样时钟确定第一频率控制字；其中，所述第一频率控制字用于指示所述第一采样时钟与所述第二采样时钟之间的关系，所述第一采样时钟由所述第一输入时钟按照预设规则确定，所述第二采样时钟由所述第二输入时钟按照预设规则确定；
发送单元，配置为根据所述第一输入时钟生成时钟信号，并发送所述时钟信号至接收侧；其中，所述时钟信号中至少携带有所述第一频率控制字；
接收单元，配置为接收所述时钟信号，并根据所述时钟信号确定所述第一输入时钟与所述第一频率控制字；
恢复单元，配置为根据所述第一输入时钟与所述第一频率控制字确定所述第二输入时钟。
22.根据权利要求21所述的系统，其特征在于，还包括：
线路单元，设置在所述发送单元与所述接收单元之间，所述线路单元配置为通过同一线路传输所述时钟信号至所述接收单元。
23.一种时钟发送方法，其特征在于，应用于发送侧，所述方法包括：
输入第一输入时钟与第二输入时钟；
根据所述第一输入时钟获取第一采样时钟，根据所述第二输入时钟获取第二采样时钟，并根据所述第一采样时钟与所述第二采样时钟确定第一频率控制字；其中，所述第一频率控制字用于指示所述第一采样时钟与所述第二采样时钟之间的关系；
根据所述第一输入时钟生成时钟信号，并发送所述时钟信号至接收侧；其中，所述时钟信号中至少携带有所述第一频率控制字。
24.根据权利要求23所述的方法，其特征在于，所述第一频率控制字用于指示以下对象中的至少之一：所述第一采样时钟与所述第二采样时钟的时钟频率的比例，所述第一采样时钟与所述第二采样时钟的时钟频率的差值。
25.根据权利要求24所述的方法，其特征在于，所述根据所述第一采样时钟与所述第二采样时钟确定第一频率控制字，包括：
分别对所述第一采样时钟的时钟频率与所述第二采样时钟的时钟频率进行采样，以确定所述第一频率控制字。
26.根据权利要求25所述的方法，其特征在于，所述分别对所述第一采样时钟的时钟频率与所述第二采样时钟的时钟频率进行采样，以确定所述第一频率控制字，包括：
对所述第一采样时钟的时钟边沿进行累加；
对所述第二采样时钟的时钟边沿进行判决，并根据判决结果对所述第二采样时钟的时钟边沿进行计数；
在所述第一采样时钟的时钟边沿累加至预设数值时，确定所述第二采样时钟的时钟边沿的计数值，以得到所述第一频率控制字。
27.根据权利要求23至26任一项中所述的方法，其特征在于，所述根据所述第一输入时钟获取第一采样时钟，包括：
根据预设的第一倍数对所述第一输入时钟进行倍频，以得到所述第一采样时钟；其中，所述第一采样时钟与所述第二采样时钟的时钟频率的比例在预设范围内。
28.根据权利要求27所述的方法，其特征在于，所述根据预设的第一倍数对所述第一输入时钟进行倍频，以得到所述第一采样时钟，还包括：
根据预设的第二倍数对所述第一输入时钟进行倍频，以得到第一发送时钟；其中，所述第一发送时钟用于生成所述时钟信号；
根据预设的第三倍数对所述第一发送时钟进行倍频，以得到所述第一采样时钟。
29.根据权利要求28所述的方法，其特征在于，所述根据所述第二输入时钟获取第二采样时钟，包括：
根据预设的第四倍数对所述第二输入时钟进行倍频，以得到所述第二采样时钟。
30.根据权利要求29所述的方法，其特征在于，所述时钟信号中还携带有所述第一倍数、所述第二倍数、所述第三倍数、所述第四倍数。
31.根据权利要求23至26任一项中所述的方法，其特征在于，所述根据所述第一输入时钟生成时钟信号，并发送所述时钟信号至接收侧，还包括：
根据预设的滤波方式对所述第一频率控制字进行滤波；
根据所述第一输入时钟生成所述时钟信号，并发送所述时钟信号至所述接收侧；其中，所述时钟信号中携带有滤波后的所述第一频率控制字。
32.根据权利要求31所述的方法，其特征在于，所述根据所述第一采样时钟与所述第二采样时钟确定第一频率控制字，还包括：
重复执行以下操作，以得到多个所述第一频率控制字：根据所述第一采样时钟与所述第二采样时钟确定所述第一频率控制字；
所述根据预设的滤波方式对所述第一频率控制字进行滤波，包括：将多个所述第一频率控制字的均值作为滤波后的所述第一频率控制字。
33.根据权利要求23所述的方法，其特征在于，所述根据所述第一输入时钟生成时钟信号，包括：
对所述第一输入时钟进行编码，以生成所述时钟信号，并将所述第一频率控制字包络于所述时钟信号中；其中，所述时钟信号的时钟频率为所述第一输入时钟的时钟频率。
34.根据权利要求23所述的方法，其特征在于，所述方法还包括：
输入所述第一输入时钟、所述第二输入时钟、第三输入时钟；
根据所述第一采样时钟与所述第二采样时钟确定所述第一频率控制字；
根据所述第三输入时钟获取第三采样时钟，根据所述第一采样时钟与第三采样时钟确定第二频率控制字；其中，所述第二频率控制字用于指示所述第一采样时钟与所述第三采样时钟之间的关系；
根据所述第一输入时钟生成所述时钟信号，并发送所述时钟信号至所述接收侧；其中，所述时钟信号中至少携带有所述第一频率控制字与所述第二频率控制字。
35.根据权利要求23所述的方法，其特征在于，所述第一输入时钟的频率源与所述第二输入时钟的频率源不同。
36.一种时钟接收方法，其特征在于，应用于接收侧，所述方法包括：
接收发送侧发送的时钟信号；其中，所述时钟信号是根据所述发送侧的第一输入时钟生成的，所述时钟信号中至少携带有第一频率控制字，所述第一频率控制字用于指示第一采样时钟与第二采样时钟之间的关系，所述第一采样时钟由所述第一输入时钟按照预设规则确定，所述第二采样时钟由所述发送侧的第二输入时钟按照预设规则确定；
根据所述时钟信号确定所述第一输入时钟与所述第一频率控制字；
根据所述第一输入时钟与所述第一频率控制字确定所述第二输入时钟。
37.根据权利要求36所述的方法，其特征在于，所述根据所述第一输入时钟与所述第一频率控制字确定所述第二输入时钟，包括：
根据所述第一输入时钟获取所述第一采样时钟，并根据所述第一采样时钟与所述第一频率控制字确定多个第一相位地址；其中，所述第一相位地址用于指示所述第二采样时钟的相位；
根据所述多个第一相位地址，确定所述第二采样时钟，并根据所述第二采样时钟确定所述第二输入时钟。
38.根据权利要求37所述的方法，其特征在于，所述根据所述第一输入时钟获取所述第一采样时钟，并根据所述第一采样时钟与所述第一频率控制字确定多个第一相位地址，包括：
根据所述第一采样时钟的时钟边沿对所述第一频率控制字进行累加，并根据所述第一频率控制字的每一次累加结果以得到所述多个第一相位地址；
所述根据所述多个第一相位地址，确定所述第二采样时钟，包括：
根据所述多个第一相位地址与预设的映射关系，以得到所述第二采样时钟的波形；其中，所述映射关系用于指示所述第一相位地址与所述第二采样时钟预设的波形参数之间的映射关系；
根据所述第二采样时钟的波形确定所述第二采样时钟的时钟频率。
39.根据权利要求38所述的方法，其特征在于，所述波形参数用于指示周期性波形的参数，其中，所述波形参数包括以下至少之一：方波输出电平值、正弦波输出电平值、三角波输出电平值，锯齿波输出电平值、脉冲输出电平值。
40.根据权利要求39所述的方法，其特征在于，所述波形参数为所述方波输出电平值的情形下，所述根据所述多个第一相位地址与预设的映射关系，以得到所述第二采样时钟的波形，包括：
根据所述映射关系对所述多个第一相位地址进行判决，并根据判决结果以得到所述第二采样时钟的波形。
41.根据权利要求39所述的方法，其特征在于，所述波形参数为所述正弦波输出电平值的情形下，所述根据所述多个第一相位地址与预设的映射关系，以得到所述第二采样时钟的波形，包括：
根据所述多个第一相位地址与所述映射关系，以得到所述多个第一相位地址分别对应的多个所述正弦波输出电平值；
对多个所述正弦波输出电平值进行数字模拟转换，以得到所述第二采样时钟的波形。
42.根据权利要求39所述的方法，其特征在于，所述时钟信号中还携带有第二频率控制字，所述第二频率控制字用于指示第一采样时钟与第三采样时钟之间的关系，所述第三采样时钟由所述发送侧的第三输入时钟按照预设规则确定；
所述方法还包括：
根据所述时钟信号确定所述第二频率控制字；
根据所述第一输入时钟与所述第二频率控制字确定所述第三输入时钟。
43.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求23至36任一项中所述的方法，或者执行权利要求36至42任一项中所述的方法。
44.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求23至36任一项中所述的方法，或者执行权利要求36至42任一项中所述的方法。
CN202010591351.XA 2020-06-24 2020-06-24 时钟发送装置及方法、时钟接收装置及方法 Pending CN113839671A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010591351.XA CN113839671A (zh) 2020-06-24 2020-06-24 时钟发送装置及方法、时钟接收装置及方法
US17/904,727 US20230079791A1 (en) 2020-06-24 2021-06-23 Clock sending apparatus and method, and clock receiving apparatus and method
JP2022550187A JP2023514777A (ja) 2020-06-24 2021-06-23 クロック送信方法、クロック受信方法、及びコンピュータ読み取り可能な記憶媒体
EP21829474.2A EP4096099A4 (en) 2020-06-24 2021-06-23 CLOCK SENDING APPARATUS AND METHOD, AND CLOCK RECEIVING APPARATUS AND METHOD
PCT/CN2021/101821 WO2021259324A1 (zh) 2020-06-24 2021-06-23 时钟发送装置及方法、时钟接收装置及方法
KR1020227029175A KR20220131977A (ko) 2020-06-24 2021-06-23 클록 송신 장치 및 방법, 클록 수신 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010591351.XA CN113839671A (zh) 2020-06-24 2020-06-24 时钟发送装置及方法、时钟接收装置及方法

Publications (1)

Publication Number Publication Date
CN113839671A true CN113839671A (zh) 2021-12-24

Family

ID=78964946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010591351.XA Pending CN113839671A (zh) 2020-06-24 2020-06-24 时钟发送装置及方法、时钟接收装置及方法

Country Status (6)

Country Link
US (1) US20230079791A1 (zh)
EP (1) EP4096099A4 (zh)
JP (1) JP2023514777A (zh)
KR (1) KR20220131977A (zh)
CN (1) CN113839671A (zh)
WO (1) WO2021259324A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116743158B (zh) * 2023-08-15 2023-11-07 慷智集成电路(上海)有限公司 提取输入信号频率相位的方法及数字信号传输系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
CN100426899C (zh) * 2005-09-13 2008-10-15 华为技术有限公司 一种调整传输器件接口传输速率的装置及方法
CN102522987B (zh) * 2011-12-31 2013-11-20 中国电子科技集团公司第五十四研究所 非相干重采样装置
CN102739202B (zh) * 2012-07-06 2015-12-02 电子科技大学 一种可级联的多通道dds信号发生器
CN103023507B (zh) * 2012-12-06 2016-04-13 北京航天测控技术有限公司 Dac的采样时钟生成方法及装置
CN104868912B (zh) * 2015-06-19 2017-11-14 中国电子科技集团公司第五十四研究所 一种双da同步采样装置
US11372441B2 (en) * 2018-07-26 2022-06-28 Integrated Device Technology, Inc. Zero offset clock distribution

Also Published As

Publication number Publication date
EP4096099A4 (en) 2023-10-25
US20230079791A1 (en) 2023-03-16
WO2021259324A1 (zh) 2021-12-30
EP4096099A1 (en) 2022-11-30
JP2023514777A (ja) 2023-04-10
KR20220131977A (ko) 2022-09-29

Similar Documents

Publication Publication Date Title
CN108599900B (zh) 用于极化编码的方法、装置和设备
CN103370879B (zh) 使用共模抑制和sso恢复的功率和引脚高效的芯片到芯片通信
US9667379B2 (en) Error control coding for orthogonal differential vector signaling
CN101459451B (zh) 数字发射机、数字接收机和中射频子系统及信号处理方法
CN102754348B (zh) 时钟合成系统、电路和方法
CN1677309A (zh) 串行总线通信的时钟信号发生器电路
CN104639477A (zh) 用于高速网络初始化的反向通道通信
CN113839671A (zh) 时钟发送装置及方法、时钟接收装置及方法
Carstensen et al. A converter control field bus protocol for power electronic systems with a synchronization accuracy of±5ns
CN102945061B (zh) 用于产生usb外设时钟的电路及方法
CN103812610B (zh) 一种数据通信方法、终端及信息安全设备
CN201663654U (zh) 一种非整数倍插值装置及信号调制系统
CN111147249B (zh) 数据处理方法、装置、设备及介质
CN202904429U (zh) 用于产生usb外设时钟的电路
US9665506B2 (en) Apparatus and method for processing data
CN109391358A (zh) 极化码编码的方法和装置
CN110492975A (zh) 航天用编码调制器
WO2023000506A1 (zh) 一种基于同一同轴线实现数据、控制和输电装置
CN107017962A (zh) 动态功耗控制的编码方法及编解码器
CN101577598A (zh) 多路信号复用、解复用的方法、装置和系统
CN104135286A (zh) 数字频率合成器及其数字频率合成方法
CN1826779B (zh) 用于接收机的时钟再训练方法
US11012181B2 (en) Transmission apparatus and transmission method
CN1383299A (zh) 用剩余时标法进行源业务时钟恢复的方法与电路
CN117915397B (zh) 基于虚拟信道传输遥测传送帧的方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination