CN204666810U - 基于dds的雷达信号模拟发生器 - Google Patents

Abstract

本实用新型基于DDS的雷达信号模拟发生器，主要采用目前最先进的DDS技术产生各种雷达信号。DDS选用ADI公司的AD9914，参考时钟选用3.5GHz，输出信号频率范围为DC到1.6GHz.雷达中常见的信号为线性调频信号，线性调频信号的参数经常随雷达制式的不同而各不相同，利用DDS技术可以方便的实现各个参数的设置和调整，所以不会出现模拟VCO输出信号线性指标较差的问题。本实用新型设计中采用Altera的FPGA芯片EP2C8作为主控芯片，完成各种雷达信号的算法，然后通过一定时序来控制DDS，最终产生预期的模拟雷达信号。本实用新型中的MCU采用哈佛结构AVR单片机来完成系统时序的控制和系统状态的指示，MCU同时负责将上位机信息转换成控制数据通过SPI发送到FPGA。

Description

基于DDS的雷达信号模拟发生器

技术领域

本实用新型涉及电子通信领域，特别适用于雷达通信等应用场合。

背景技术

雷达模拟信号发生器广泛用于雷达设计、生产、调试、测试等场合。随着电子技术的进步，各种雷达相继被研制出来，军用雷达的工作频段和工作方式越来越多，测控雷达、气象雷达、探测雷达、成像雷达等均已被广泛应用到各个领域。此外雷达已经不仅仅限于军用设备的生产，而且越来越多的雷达已经用于民用领域，但是由于目前雷达的测试设备都是专用设备，一种信号的雷达只能用于某一种专用的雷达设备，而不能通用，这就造成雷达的研制、测试、维修成本居高不下，因此市场急需一种能够灵活的设置的通用雷达模拟信号发生器，通过简单的参数配置就能产生预期的雷达信号。

国内外生产信号源的厂家有很多，但是大部分厂家生产的信号源都不具备模拟雷达信号的功能，目前国内生产的雷达模拟信号发射器基本为各大科研院所为自己专用雷达单独研制的，一般这种专用的设备生产数量很少，因此造成单套设备研制成本非常高，人力物力财力消耗巨大等问题。

发明内容

本实用新型旨在解决专用雷达模拟信号发生器功能单一、通用、研制成本高等问题，进而研制一款输出频率、波形可任意设置的宽带雷达模拟信号发生器，以解决雷达模拟信号发生器的通用性问题及灵活性问题。

本实用新型是通过以下技术方案实现的。

本实用新型是由MCU(1)、电源管理(2)、FPGA(3)、DDS(4)、参考时钟(5)、L频段PLL(6)和中频放大(7)几部分电路构成。

MCU(1)采用具有哈佛结构的AVR单片机来完成系统时序的控制和系统状态的指示。电源管理(2)主要完成12V、5V、3.3V、-5V电源的输出电压电流检测及过流保护、过压保护等功能。FPGA(3)采用Altera的Cyclone II系列芯片EP2C8，其主要负责对DDS(4)控制，FPGA(3)与MCU(1)之间通过并口进行数据交换，并将数据转换成DDS(4)的控制字进行输出波形的控制。DDS(4)采用ADI公司的AD9914，该芯片最高工作时钟达3.5GHz，可输出的信号频率范围为0到1.6GHz.中频放大(5)采用两级中频放大器和一级低通滤波器组成，主要完成输出信号的滤波。参考时钟(6)由一个100MHz的恒温晶振实现，主要负责给FPGA (3)和L波段PLL提供参考时钟信号。L频段PLL(7)主要负责为DDS(4)芯片工作提供参考时钟，时钟输出频率工作在L波段。

优选地，L频段PLL(7)采用低噪声稳压电源(9)供电，使用内部集成VCO的PLL芯片(10)和一个环路滤波器(11)构成，为了提高输出功率，在集成PLL芯片后面连接一级射频放大电路(12)。

优选地，L频段PLL(7)的环路滤波器(11)采用3阶无源低通滤波器。

本实用新型中的MCU采用有哈佛结构的AVR单片机来完成系统时序的控制和系统状态的指示，MCU负责将上位机的信息转换成SPI控制时序，按照SPI协议将数据发送给FPGA，FPGA接收到MCU发送的数据后通过SPI给MCU发送响应信息，并对输入命令进行相应的处理。

在本实用新型研制中，我们采用了PFGA+DDS的实现方式，因为该方式有很好的可扩展性，修改频率累加器的内容即可以实现其他的各种调频信号。作为线性调频信号，由于广泛应用于高分辨率的雷达系统中，因此正确理解线性调频信号的产生原理和掌握其产生的方法是很有现实意义的。在实际应用中可以灵活的改变调频信号的输出形式，从而完成各种复杂信号的产生，可以很好的模拟各种雷达信号。

DDS是整个模拟器的关键部分，因为所有雷达信号的产生及控制均由该模块完成。DDS中集成了波形存储器、时钟控制器、相位累加器、同步电路、输出DA电路等，是一个数模混合的芯片。通过修改DDS中相应寄存器的控制字可以实现的任意波形的输出。

本实用新型中的放大电路采用了Minicircuits公司的宽带射频放大器，ERA-1SM，该放大器的工作频率范围为DC到8GHz，放大器的增益为12dB，工作电压为5V，电流为40mA。为了保证输出信号的杂散指标，本实用新型在放大器的输出端加入了1级七阶LC低通电路，已达到滤除杂散和谐波的目的。

本实用新型中的参考时钟采用100MHz的恒温晶振，晶振的输出杂散、相位噪声和频率稳定度的指标都很好。晶振的输出信号功率为7dBm，输出杂散指标≤-70dBc，输出100MHz信号相位噪声≤-150dBc/Hz1KHz，输出信号的频率稳定度≤10e-8。

本实用新型中的L频段PLL采用单片锁相环芯片实现。设计中使用内部集成VCO的集成PLL芯片和一个环路滤波器完成L频段PLL的设计，为了提高输出功率，在集成PLL芯片后面连接一级射频放大电路。

附图说明

图1是本实用新型的原理图。

图2是L频段PLL原理图。

具体实施方式

本实用新型的雷达模拟信号发生器设计指标如下：

参考时钟频率：100MHz；

输出信号功率可调范围：-30到10dBm；

输出信号中心频率可调范围：5MHz到1600MHz；

输出信号带宽范围：5～100MHz；

输出脉宽范围：0.5us～900us；

输出信号脉冲周期：0.1～50ms；

输出信号平坦度(100MHz)：≤1dB；

输出信号杂散：≤-50dBc；

输出信号相位噪声1KHz：≤-80dBc/Hz；

输出信号相位噪声10KHz：≤-90dBc/Hz；

输出信号相位噪声100KHz：≤-100dBc/Hz；

输出信号相位噪声1MHz：≤-120dBc/Hz；

输出信号波形：可根据需要任意设置。

经测试本实用新型电气特性指标要求与实际测试达到的指标对比如下表所示：

本实用新型雷达模拟信号发生器电气特性与其他雷达模拟信号发生器指标对比如下表所示：

由以上可见本实用新型雷达模拟信号发生器具有很低的相位噪声和杂散，输出功率、频率和波形均任意可调，能够根据需要产生预期的雷达波形，满足各种制式雷达的需求，设备通用性好，可以很好的应用于各种雷达设备的设计、生产、调试和维修中。

Claims (3)

1.一种雷达模拟信号发生器，其特征在于：由MCU(1)、电源管理(2)、FPGA(3)、DDS(4)、参考时钟(5)、L频段PLL(6)和中频放大(7)几部分电路构成，MCU(1)采用具有哈佛结构的AVR单片机来完成系统时序的控制和系统状态的指示，电源管理(2)主要完成12V、5V、3.3V、-5V电源的输出电压电流检测及过流保护、过压保护功能，FPGA(3)采用Altera的Cyclone II系列芯片EP2C8，其主要负责对DDS(4)控制，FPGA(3)与MCU(1)之间通过并口进行数据交换，并将数据转换成DDS(4)的控制字进行输出波形的控制，DDS(4)采用ADI公司的AD9914，该芯片最高工作时钟达3.5GHz，可输出的信号频率范围为0到1.6GHz，中频放大(5)采用两级中频放大器和一级低通滤波器组成，主要完成输出信号的滤波，参考时钟(6)由一个100MHz的恒温晶振实现，主要负责给FPGA(3)和L波段PLL提供参考时钟信号，L频段PLL(7)主要负责为DDS(4)芯片工作提供参考时钟，时钟输出频率工作在L波段。

2.如权利要求1所述的雷达模拟信号发生器，其特征在于：L频段PLL(7)采用低噪声稳压电源(9)供电，使用内部集成VCO的PLL芯片(10)和一个环路滤波器(11)构成，为了提高输出功率，在集成PLL芯片后面连接一级射频放大电路(12)。

3.如权利要求2所述的雷达模拟信号发生器，其特征在于：L频段PLL(7)的环路滤波器(11)采用3阶无源低通滤波器。