CN208835051U - 一种低应力半导体芯片固定结构、半导体器件 - Google Patents
一种低应力半导体芯片固定结构、半导体器件 Download PDFInfo
- Publication number
- CN208835051U CN208835051U CN201821699872.1U CN201821699872U CN208835051U CN 208835051 U CN208835051 U CN 208835051U CN 201821699872 U CN201821699872 U CN 201821699872U CN 208835051 U CN208835051 U CN 208835051U
- Authority
- CN
- China
- Prior art keywords
- chip
- ceramic substrate
- low stress
- lead frame
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000000919 ceramic Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000004806 packaging method and process Methods 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000006071 cream Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000001746 injection moulding Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 230000003139 buffering effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种低应力半导体芯片固定结构、半导体器件，包括芯片、引线框架、导电结合件、陶瓷基板，所述引线框架包括芯片座，芯片座用于承载固定陶瓷基板，陶瓷基板用于固定芯片，包括陶瓷层和金属层，所述陶瓷层面通过导电结合件固定在芯片座上，所述金属层面通过导电结合件与芯片连接。本实用新型在引线框架上设置陶瓷基板，陶瓷基板包括陶瓷层和金属层，陶瓷层面与引线框架芯片座接触、通过导电结合件将陶瓷基板固定在芯片座上，并将金属层面与芯片连接，利用陶瓷的高机械强度、低热膨胀系数缓冲芯片应力，芯片不易出现翘曲、损坏，提高半导体器件封装良率及可靠性，提高了半导体器件的使用寿命。
Description
技术领域
本实用新型属于电子器件技术领域，具体涉及一种低应力半导体芯片固定结构、半导体器件。
背景技术
半导体器件通常要经过芯片制造与芯片封装两部分加工过程，因此，芯片自身的特性以及封装技术的优劣都直接决定了半导体器件产品最终的性能。随着芯片制造技术的不断发展，芯片厚度不断减薄，随即芯片的机械强度也越来越差，传统封装结构中芯片通过结合材直接焊接在铜框架上，由于铜材的热膨胀系数较大，会导致封装应力不匹配从而使芯片出现翘曲，导致芯片内部晶胞损伤或因为芯片翘曲出现能带弯曲，导致芯片损坏，无法正常工作。
实用新型内容
本实用新型的目的在于克服现有技术中半导体器件由于封装应力不匹配导致芯片翘曲、损坏的问题，提供一种低应力半导体芯片固定结构、半导体器件。
为实现上述目的，本实用新型采用的技术方案如下：一种低应力半导体芯片固定结构，包括芯片、引线框架，所述引线框架包括芯片座，还包括导电结合件、陶瓷基板，所述芯片座用于承载固定陶瓷基板，陶瓷基板用于固定芯片，包括陶瓷层和金属层，所述陶瓷层面通过导电结合件固定在芯片座上，所述金属层面通过导电结合件与芯片连接。
进一步的，所述陶瓷基板上设置有通孔，导电结合件填充于通孔中。
进一步的，所述通孔设有多个。
进一步的，多个通孔对称布置于陶瓷基板两侧或四周。
进一步的，所述的导电结合件包括锡膏、锡线、纳米银中的任意一种。
进一步的，所述金属层的材质为金属铜。
一种低应力半导体器件，包括上述的低应力半导体芯片固定结构，还包括封装体、键合金属线，所述引线框架还包括引脚，所述封装体通过注塑成型包覆于芯片、键合金属线、引线框架外且引脚部分伸出封装体。
进一步的，所述的芯片包括三个电极，分别为栅极、集电极和发射极，所述引脚包括与芯片电极对应连接的栅极引脚、集电极引脚和发射极引脚。
进一步的，所述芯片的集电极通过导电结合件连接至芯片座上，继而连接至集电极引脚上。
进一步的，所述芯片的栅极、发射极分别通过金属键合线连接至栅极引脚、发射极引脚上。
由上述对本实用新型的描述可知，与现有技术相比，本实用新型提供的一种低应力半导体芯片固定结构、半导体器件，在引线框架上设置陶瓷基板，陶瓷基板包括陶瓷层和金属层，陶瓷层面与引线框架芯片座接触、通过导电结合件将陶瓷基板固定在芯片座上，并将金属层面与芯片连接，利用陶瓷的高机械强度、低热膨胀系数缓冲芯片应力，芯片不易出现翘曲、损坏，提高半导体器件封装良率及可靠性，提高了半导体器件的使用寿命。
附图说明
图1为本实用新型低应力半导体芯片固定结构示意图；
图2为本实用新型低应力半导体器件装配示意图。
具体实施方式
以下将结合本实用新型实施例中的附图对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。
如图1所示，一种低应力半导体芯片固定结构，包括芯片1、引线框架2、导电结合件3、陶瓷基板4，所述引线框架包括芯片座21，该芯片座21用于承载固定陶瓷基板4，陶瓷基板4用于固定芯片1，包括陶瓷层41和金属层42，陶瓷基板4可以缓冲芯片应力，防止芯片变形损坏，如常用的锡膏、锡线、纳米银，所述芯片座21包括陶瓷基板4和金属层42，可在高温环境下，将金属层42直接键合在陶瓷基板4上，所述陶瓷层面41通过导电结合件3固定在芯片座21上，所述金属层面42通过导电结合件3与芯片1连接。所述陶瓷基板4上开设有通孔5，导电结合件3填充于通孔5中，所述通孔5设有多个，多个通孔5对称布置于陶瓷基板4两侧或四周，本实施例中设置有2个，对称分布在陶瓷基板4两侧，在陶瓷基板上设置通孔，方便导电结合件3填充，不仅实现了陶瓷基板4与引线框架2的固定，也实现了芯片1与引线框架2的电性连接；所述金属层42的材质为金属铜，采用金属铜，导电性高，焊接性能强，载流能力强，更加方便焊接。
如图2所示，一种低应力半导体器件，包括上述的低应力半导体芯片固定结构，还包括封装体20、金属键合线30，所述引线框架还包括引脚，所述封装体20通过注塑成型包覆于芯片1、金属键合线30、引线框架2外且引脚部分伸出封装体20，为芯片1提供物理及电性保护、应力缓冲和散热作用；所述的芯片1包括三个电极，分别为栅极、集电极和发射极，所述引脚包括与芯片电极对应连接的栅极引脚22、集电极引脚23和发射极引脚24。芯片1的集电极通过填充于通孔5中的导电结合件3连接至集电极引脚23上，芯片的栅极、发射极分别通过金属键合线30连接至栅极引脚22、发射极引脚24上，金属键合线可以采用金属铝线，导电性能高，容易焊接。
一种低应力半导体器件的制造封装方法，制备上述的低应力半导体器件，包括以下步骤：
S1：准备芯片和引线框架，引线框架上还设置有连杆，方便引线框架传送、桥接、支撑，同时引线框架通过连杆并列连接排布形成引线框架阵列，便于批量自动化生产；
S2：在引线框架上放置陶瓷基板，将陶瓷基板陶瓷层面与引线框架芯片座接触、金属层面用于固定芯片；
S3：在陶瓷基板的通孔上涂覆锡膏或锡线或纳米银等形成导电结合件将陶瓷基板固定在引线框架上，且导电结合件与金属层连接，
S4：采用锡膏或锡线或纳米银将芯片焊接固定在金属层上，可采用回流焊设备进行固化焊接，通孔中导电结合件与引线框架连接固定陶瓷基板，同时与金属层连接，实现芯片的集电极与引线框架集电极引脚的连接；
S5：采用冷焊接设备分别将芯片的栅极、发射极通过金属键合线连接至栅极引脚、发射极引脚上；
S6：使用注塑工艺将芯片和引线框架进行封装，将芯片、金属键合线、引线框架封装于封装体中，且引脚部分伸出封装体，待液态封装体固化后，开模并将封装后的半成品半导体器件取出，切割多余的封装体和伸出封装体的连杆，使连接的半导体器件分离。
本实用新型提供的一种低应力半导体芯片固定结构、半导体器件，在引线框架上设置陶瓷基板，陶瓷基板包括陶瓷层和金属层，陶瓷层面与引线框架芯片座接触、通过导电结合件将陶瓷基板固定在芯片座上，并将金属层面与芯片连接，利用陶瓷的高机械强度、低热膨胀系数缓冲芯片应力，芯片不易出现翘曲、损坏，提高半导体器件封装良率及可靠性，提高了半导体器件的使用寿命。
上述仅为本实用新型的若干具体实施方式，但本实用新型的设计构思并不局限于此，凡利用此构思对本实用新型进行非实质性的改动，均应属于侵犯本实用新型保护范围的行为。
Claims (10)
1.一种低应力半导体芯片固定结构，包括芯片、引线框架，所述引线框架包括芯片座，其特征在于：还包括导电结合件、陶瓷基板，所述芯片座用于承载固定陶瓷基板，陶瓷基板用于固定芯片，包括陶瓷层和金属层，所述陶瓷层面通过导电结合件固定在芯片座上，所述金属层面通过导电结合件与芯片连接。
2.根据权利要求1所述的低应力半导体芯片固定结构，其特征在于：所述陶瓷基板上设置有通孔，导电结合件填充于通孔中。
3.根据权利要求2所述的低应力半导体芯片固定结构，其特征在于：所述通孔设有多个。
4.根据权利要求3所述的低应力半导体芯片固定结构，其特征在于：多个通孔对称布置于陶瓷基板两侧或四周。
5.根据权利要求1所述的低应力半导体芯片固定结构，其特征在于：所述的导电结合件包括锡膏、锡线、纳米银中的任意一种。
6.根据权利要求1所述的低应力半导体芯片固定结构，其特征在于：所述金属层的材质为金属铜。
7.一种低应力半导体器件，其特征在于：包括权利要求1-6任意一项所述的低应力半导体芯片固定结构，还包括封装体、键合金属线，所述引线框架还包括引脚，所述封装体通过注塑成型包覆于芯片、键合金属线、引线框架外且引脚部分伸出封装体。
8.根据权利要求7所述的低应力半导体器件，其特征在于：所述的芯片包括三个电极，分别为栅极、集电极和发射极，所述引脚包括与芯片电极对应连接的栅极引脚、集电极引脚和发射极引脚。
9.根据权利要求8所述的低应力半导体器件，其特征在于：所述芯片的集电极通过导电结合件连接至芯片座上，继而连接至集电极引脚上。
10.根据权利要求8所述的低应力半导体器件，其特征在于：所述芯片的栅极、发射极分别通过金属键合线连接至栅极引脚、发射极引脚上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821699872.1U CN208835051U (zh) | 2018-10-19 | 2018-10-19 | 一种低应力半导体芯片固定结构、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821699872.1U CN208835051U (zh) | 2018-10-19 | 2018-10-19 | 一种低应力半导体芯片固定结构、半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208835051U true CN208835051U (zh) | 2019-05-07 |
Family
ID=66319383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821699872.1U Active CN208835051U (zh) | 2018-10-19 | 2018-10-19 | 一种低应力半导体芯片固定结构、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208835051U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081671A (zh) * | 2018-10-19 | 2020-04-28 | 珠海格力电器股份有限公司 | 低应力半导体芯片固定结构、半导体器件及其制造方法 |
-
2018
- 2018-10-19 CN CN201821699872.1U patent/CN208835051U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081671A (zh) * | 2018-10-19 | 2020-04-28 | 珠海格力电器股份有限公司 | 低应力半导体芯片固定结构、半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5089184B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| CN109727943A (zh) | 一种具有低热阻的半导体器件封装结构及其制造方法 | |
| CN109628793A (zh) | 一种铜镀钯镀镍再镀金键合丝及其制备方法 | |
| CN207269022U (zh) | 一种引线框架及其芯片倒装封装结构 | |
| CN208835051U (zh) | 一种低应力半导体芯片固定结构、半导体器件 | |
| CN208796987U (zh) | 一种引线框架及其超薄型小外形倒装封装件 | |
| CN109273371A (zh) | 一种功率半导体器件封装结构及封装方法 | |
| CN209357719U (zh) | 一种具有低热阻的半导体器件封装结构 | |
| CN111081671A (zh) | 低应力半导体芯片固定结构、半导体器件及其制造方法 | |
| CN104247012B (zh) | 半导体装置及其制造方法 | |
| CN207517664U (zh) | 封装结构及半导体元件 | |
| JP2004319740A (ja) | パワー半導体装置およびその製造方法 | |
| JP3940298B2 (ja) | 半導体装置及びその半導体装置の製造方法 | |
| WO2020118818A1 (zh) | 一种功率半导体贴片封装结构 | |
| CN106449517B (zh) | 一种堆叠式单基岛sip封装工艺 | |
| CN109273372A (zh) | 一种功率半导体器件封装结构与封装方法 | |
| KR20000033885A (ko) | 금속 터미널을 구비하는 전력 반도체 모쥴, 전력 반도체 모쥴의금속 터미널 제조방법 및 전력 반도체 모쥴의 제조방법 | |
| CN209045529U (zh) | 一种功率半导体器件封装结构 | |
| US20120326304A1 (en) | Externally Wire Bondable Chip Scale Package in a System-in-Package Module | |
| CN108183096A (zh) | 封装结构及其制备方法 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| US8778704B1 (en) | Solar powered IC chip | |
| CN215220709U (zh) | 半导体器件 | |
| CN216015357U (zh) | 一种低内阻超薄型功率器件的封装结构 | |
| CN220627806U (zh) | 一种新型封装结构的功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |