CN207965944U - 一种芯片卡 - Google Patents

一种芯片卡 Download PDF

Info

Publication number
CN207965944U
CN207965944U CN201820382366.3U CN201820382366U CN207965944U CN 207965944 U CN207965944 U CN 207965944U CN 201820382366 U CN201820382366 U CN 201820382366U CN 207965944 U CN207965944 U CN 207965944U
Authority
CN
China
Prior art keywords
chip
card
wire bond
bond pads
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820382366.3U
Other languages
English (en)
Inventor
阮家祺
贺瑞粉
钟旭峰
陈相宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiede China Technology Co Ltd
Original Assignee
Giesecke and Devrient China Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient China Information Technologies Co Ltd filed Critical Giesecke and Devrient China Information Technologies Co Ltd
Priority to CN201820382366.3U priority Critical patent/CN207965944U/zh
Application granted granted Critical
Publication of CN207965944U publication Critical patent/CN207965944U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

本实用新型公开了一种芯片卡,包括卡体和嵌装在卡体卡槽中的双界面芯片模块,卡体由正面保护膜、正面印刷层、线圈层和反面印刷层以及反面保护膜依次复合而成;所述双界面芯片模块包括芯片、承载芯片的载带和封装体;所述线圈层设有以非接触的方式感应接收外界交变磁场信息的感应线圈,感应线圈的两个绕线头通过载带与芯片实现通讯连接,两个所述绕线头的前段在卡槽区域内以对称的方式排布成“M”状结构;本实用新型结构紧凑、设计巧妙,不仅实现了双界面芯片模块的微型化设计,而且实现了微型化后的芯片模块与芯片卡内线圈的兼容耦合,产品质量稳定可靠,成本低廉,方便了客户有更多的空间进行卡面元素的设计,市场前景广阔。

Description

一种芯片卡
技术领域
本实用新型涉及集成电路技术领域,尤其一种芯片卡。
背景技术
随着集成电路封装技术的不断进步,集成电路的集成度日益提高,功能越来越丰富。对于不断出现的新应用需求,要求企业能够设计出更加微型的芯片模块,以满足客户对于卡面元素设计可用面积的需求。
当前,市面上通用的芯片模块为8PIN双界面芯片模块,其尺寸为:11.4mm×12.6mm。这种芯片模块采用无铅焊接工艺加工而成,具备使用时间长、工艺稳定的优势。然而,8PIN双界面芯片模块的造价高、面积较大,这相应地减小了客户的卡面元素设计可用面积。
为了解决上述问题,我们在设计时有针对性地减小芯片模块尺寸/表面积,以实现芯片模块的微型化。一般而言,芯片模块在封装完毕后需通过ISO标准及CQM标准的测试(三轮测试)。然而,随着芯片模块表面积的减小,在使用常规的打线键合技术进行芯片模块的生产作业时,模块内部的芯片和金线会受到更大的压力,这导致芯片模块封装完毕后的三轮测试无法通过。
与此同时,现有的芯片卡内的感应线圈无法与微型化的芯片模块实现兼容耦合。通常由现有的绕线设备得到的感应线圈结构如下:感应线圈在沿着卡体边沿环绕若干匝之后,其两个绕线头各自以跳线的方式伸向卡体的内部区域,并以直线的方式伸入至卡槽区域中,以便在后续的工序中由配套设备进行自动挑线,并实现与芯片模块的兼容耦合。然而,由于芯片模块尺寸的减小,芯片模块上的两个用于焊接线圈两个绕线头的焊盘之间的间距也随之减小,这导致该微型化的芯片模块在进行卡片封装时,卡片内通过现有的绕线设备得到的线圈在通过配套的设备自动挑线得到的两个引线的长度达不到焊接要求,从而使得该芯片线圈无法与微型化的芯片模块兼容耦合,进而确保通讯的畅通。
因而,如何对现有的芯片模块的结构进行优化,防止在键合过程中金线因承受压力过大而毁坏,并以此解决芯片模块三轮测试失效的问题,以及如何对现有卡片内线圈的排布进行优化,以保证非接触式感应通讯线路的畅通,是关系到本专利申请所述的芯片卡设计成败的关键性因素。
发明内容
本实用新型的目的就是要解决当前在对芯片模块进行微型化设计时,芯片模块在键合过程中金线因承受压力过大而毁坏,导致无法通过三轮测试,并且微型化后的芯片模块无法与现有的芯片卡内的线圈实现兼容的问题,为此提供一种芯片卡。
本实用新型的具体方案是:一种芯片卡,包括卡体和嵌装在卡体卡槽中的双界面芯片模块,卡体由正面保护膜、正面印刷层、线圈层和反面印刷层以及反面保护膜依次复合而成;所述双界面芯片模块包括芯片、承载芯片的载带和封装体;其特征是:所述线圈层设有以非接触的方式感应接收外界交变磁场信息的感应线圈,感应线圈的两个绕线头通过载带与芯片实现通讯连接,两个所述绕线头的前段在卡槽区域内以对称的方式排布成“M”状结构。
本实用新型中每个绕线头的前段均包括排布在卡槽区域边界处的正向弯折段和排布在卡槽区域内的反向弯折段。
本实用新型中所述载带上设有彼此相互隔离的芯片承载区域和若干个功能区域,每个功能区域均配设有一个接触式焊线焊盘或至少一个非接触式焊线焊盘,在其中两个功能区域各配设有一个通电连接非接触式焊线焊盘的猫爪状焊盘;所述感应线圈的两个绕线头对应焊接在两个猫爪状焊盘上;所述芯片安装在载带上的芯片承载区域;芯片上的接触式功能焊盘通过引线连接设有接触式焊线焊盘的功能区域;芯片上的非接触式功能焊盘通过引线连接设有非接触式焊线焊盘的功能区域,并在该非接触式焊线焊盘上的焊线点处加焊有安全金球;所述封装体将芯片和引线包封在载带上。
本实用新型中所述接触式焊线焊盘为具有弧形槽底的凹槽结构,其槽边呈圆形、正多边形或异型结构;所述非接触式焊线焊盘具有平底凹槽结构,其槽边呈圆形结构。
本实用新型中所述引线在非接触式焊线焊盘上的焊线点位于非接触式焊线焊盘的正中心;所述安全金球呈半球形结构,其直径为80±5μm。
本实用新型中所述载带上的芯片承载区域和各个功能区域通过隔离槽相互隔离。
本实用新型中所述芯片通过模具胶安装在载带上的芯片承载区域上;所述引线采用半导体键合金线。
本实用新型中所述封装体采用紫外线封装体或模塑封装体。
本实用新型中所述双界面芯片模块尺寸为8mm×10.62mm; 双界面芯片模块的包封尺寸小于等于6.3mm×6.6mm;双界面芯片模块的厚度为500-580μm。
本实用新型中所述双界面芯片模块为6PIN双界面芯片模块;在载带上配设的功能区域设有六个,依次为输入/输出功能区、时钟功能区、电源功能区、接地功能区、复位功能区和空置功能区;所述猫爪状焊盘分别设置在复位功能区和空置功能区,猫爪状焊盘通过内置的通电线路各自连接与其所在功能区相对应的非接触式焊线焊盘,以此实现双界面芯片模块的非接触功能。
本实用新型的有益效果如下:
(1)本实用新型通过将感应线圈的两个绕线头前段以“M”状结构排布在卡槽区域内,在确保绕线设备和自动挑线正常生产工艺的前提下,实现了微型化后的芯片模块与芯片卡内线圈的兼容耦合,确保了非接触式感应通讯线路的畅通;
(2)本实用新型通过在金线与非接触式焊线焊盘的焊接点处加焊安全金球,有效防止了芯片模块在键合过程中金线因承受压力过大而毁坏,确保了芯片模块在封装后能够通过三轮测试和4000次动态弯扭曲测试,从而实现了芯片模块的微型化设计,并确保了模块质量的稳定可靠;
(3)本实用新型在实现芯片模块的微型化的同时,降低了造价,更方便客户进行卡面元素的设计,增加了芯片卡版面的可塑性;
(4)本实用新型中所述的6PIN双界面芯片模块相对于原来的8PIN双界面芯片模块而言,减少了实际使用过程中无功能的两个空触点,在保持8PIN双界面芯片模块原有功能的前提下,减小了芯片模块的制造成本,缩小了芯片模块的体积,给卡面设计增加了更多的设计空间。
(5)本实用新型市场前景广阔,包括但不限于金融、交通、ETC、医疗、校园,小额支付等领域。
附图说明
图1是本实用新型的剖面结构示意图;
图2是本实用新型的线圈层中感应线圈的排布结构示意图;
图3是图2中A处的局部放大结构示意图;
图4是图2中B处的局部放大结构示意图;
图5是本实用新型中双界面芯片模块的内部结构示意图;
图6是图5的A-A剖面结构示意图。
图中:1—卡体,101—正面保护膜,102—正面印刷层,103—线圈层,104—反面印刷层,105—反面保护膜,2—卡槽,3—双界面芯片模块,4—芯片,5—载带,501—芯片承载区域,502—输入/输出功能区,503—时钟功能区,504—电源功能区,505—接地功能区,506—复位功能区,507—空置功能区,6—封装体,7—感应线圈,701—绕线头A,702—绕线头B,703—正向弯折段,704—反向弯折段,8—接触式焊线焊盘,9—非接触式焊线焊盘,10—猫爪状焊盘,11—引线,12—安全金球,13—隔离槽,14—模具胶。
具体实施方式
本实施例以一种6PIN双界面芯片模块为例对本实用新型进行具体说明。
参见图1-6,一种芯片卡,包括卡体1和嵌装在卡体1的卡槽2中的双界面芯片模块3,卡体1由正面保护膜101、正面印刷层102、线圈层103和反面印刷层104以及反面保护膜105依次复合而成;所述双界面芯片模块3包括芯片4、承载芯片4的载带5和封装体6;所述线圈层103设有以非接触的方式感应接收外界交变磁场信息的感应线圈7,感应线圈7的两个绕线头A701和绕线头B702通过载带5与芯片4实现通讯连接,两个所述绕线头的前段在卡槽区域内以对称的方式排布成“M”状结构。
本实施例中感应线圈7的排布如图2-4所示,感应线圈7沿着卡体1边沿环绕若干匝之后,其中一个绕线头A701通过跳线的方式进入至卡体1内侧的区域,另一个绕线头B702直接伸向至卡体1内侧的区域,最后两个所述绕线头的前段在卡槽区域内以对称的方式排布成“M”状结构。
参见图4,本实施例中每个绕线头的前段均包括排布在卡槽区域边界处的正向弯折段703和排布在卡槽区域内的反向弯折段704。
参见图5-6,所述载带5上设有彼此相互隔离的芯片承载区域501和若干个功能区域,这些功能区域依次为输入/输出功能区502、时钟功能区503、电源功能区504、接地功能区505、复位功能区506和空置功能区507,其中在输入/输出功能区502、时钟功能区503、电源功能区504和接地功能区505各配设有一个接触式焊线焊盘8,在复位功能区506和空置功能区507各配设有一个猫爪状焊盘10及与其通过内置通电线路相连接的两个非接触式焊线焊盘9,由图4所示,复位功能区506上其中一个非接触式焊线焊盘9用LA表示,空置功能区507上其中一个非接触式焊线焊盘9用LB表示;
所述芯片4安装在载带5上的芯片承载区域501,其中芯片承载区域501的两侧也设有通过内置通电线路连接猫爪状焊盘10的非接触式焊线焊盘9;
所述芯片4上的接触式功能焊盘通过引线11连接设有接触式焊线焊盘8的功能区域;芯片4上的非接触式功能焊盘通过引线11连接设有非接触式焊线焊盘9的功能区域,并在该非接触式焊线焊盘9上的焊线点处加焊有安全金球12;
所述封装体6将芯片4和引线11包封在载带5上,以此包封成型的双界面芯片模块3的尺寸为8mm×10.62mm,其厚度为500-580μm,并且双界面芯片模块3的包封尺寸小于等于6.3mm×6.6mm。
本实施例中所述接触式焊线焊盘8为具有弧形槽底的凹槽结构,其槽边呈圆形、正多边形或异型结构;所述非接触式焊线焊盘9具有平底凹槽结构,其槽边呈圆形结构。
本实施例中所述引线11在非接触式焊线焊盘9上的焊线点位于非接触式焊线焊盘9的正中心;所述安全金球12呈半球形结构,其直径为80±5μm。
本实施例中所述载带5上的芯片承载区域和各个功能区域通过隔离槽13相互隔离。
本实施例中所述芯片4通过模具胶14安装在载带5上的芯片承载区域501上;所述引线11采用半导体键合金线。
本实施例中所述封装体6采用紫外线封装体或模塑封装体。
本实施例中双界面芯片模块的封装操作包括如下步骤:
(1)芯片上座:通过全自动芯片上座设备将预置了模具胶的芯片安装到载带的芯片承载区域上;同时,使载带底部受热,使芯片和载带之间的模具胶融化,模具胶以自然冷却的方式固化,并将芯片与载带牢固地粘结在一起;
(2)引线焊接:将步骤(1)完成的半成品送入焊接设备,通过引线和超声波焊接进行芯片与载带之间的电连接,其中在焊接时,控制引线在非接触式焊线焊盘上的焊线点处的焊接时间,使得在该焊接点处形成安全金球;
(3)对由步骤(2)得到的半成品进行封装成型;进行封装时,可通过紫外线固化的环氧树脂胶点胶,将引线和芯片包封起来,并采用紫外线照射使胶体固化;或者采用模塑封装工艺,在高温模具内将固体模塑料液化包封住引线和芯片,待脱模后即形成可靠地封装体;
(4)测试:对由步骤(3)得到的半成品通过自动化芯片测试设备对模块进行电功能测试,将不合格品标示出来,合格品进行入库,从而完成模块的生产过程。

Claims (10)

1.一种芯片卡,包括卡体和嵌装在卡体卡槽中的双界面芯片模块,卡体由正面保护膜、正面印刷层、线圈层和反面印刷层以及反面保护膜依次复合而成;所述双界面芯片模块包括芯片、承载芯片的载带和封装体;其特征是:所述线圈层设有以非接触的方式感应接收外界交变磁场信息的感应线圈,感应线圈的两个绕线头通过载带与芯片实现通讯连接,两个所述绕线头的前段在卡槽区域内以对称的方式排布成“M”状结构。
2.根据权利要求1所述的一种芯片卡,其特征是:每个绕线头的前段均包括排布在卡槽区域边界处的正向弯折段和排布在卡槽区域内的反向弯折段。
3.根据权利要求1所述的一种芯片卡,其特征是:所述载带上设有彼此相互隔离的芯片承载区域和若干个功能区域,每个功能区域均配设有一个接触式焊线焊盘或至少一个非接触式焊线焊盘,在其中两个功能区域各配设有一个通电连接非接触式焊线焊盘的猫爪状焊盘;所述感应线圈的两个绕线头对应焊接在两个猫爪状焊盘上;所述芯片安装在载带上的芯片承载区域;芯片上的接触式功能焊盘通过引线连接设有接触式焊线焊盘的功能区域;芯片上的非接触式功能焊盘通过引线连接设有非接触式焊线焊盘的功能区域,并在该非接触式焊线焊盘上的焊线点处加焊有安全金球;所述封装体将芯片和引线包封在载带上。
4.根据权利要求3所述的一种芯片卡,其特征是:所述接触式焊线焊盘为具有弧形槽底的凹槽结构,其槽边呈圆形或正多边形结构;所述非接触式焊线焊盘具有平底凹槽结构,其槽边呈圆形结构。
5.根据权利要求3所述的一种芯片卡,其特征是:所述引线在非接触式焊线焊盘上的焊线点位于非接触式焊线焊盘的正中心;所述安全金球呈半球形结构,其直径为80±5μm。
6.根据权利要求3所述的一种芯片卡,其特征是:所述载带上的芯片承载区域和各个功能区域通过隔离槽相互隔离。
7.根据权利要求3所述的一种芯片卡,其特征是:所述芯片通过模具胶安装在载带上的芯片承载区域上;所述引线采用半导体键合金线。
8.根据权利要求1所述的一种芯片卡,其特征是:所述封装体采用紫外线封装体或模塑封装体。
9.根据权利要求1所述的一种芯片卡,其特征是:所述双界面芯片模块尺寸为8mm×10.62mm; 双界面芯片模块的包封尺寸小于等于6.3mm×6.6mm;双界面芯片模块的厚度为500-580μm。
10.根据权利要求3所述的一种芯片卡,其特征是:所述双界面芯片模块为6PIN双界面芯片模块;在载带上配设的功能区域设有六个,依次为输入/输出功能区、时钟功能区、电源功能区、接地功能区、复位功能区和空置功能区;所述猫爪状焊盘分别设置在复位功能区和空置功能区,猫爪状焊盘通过内置的通电线路各自连接与其所在功能区相对应的非接触式焊线焊盘,以此实现双界面芯片模块的非接触功能。
CN201820382366.3U 2018-03-21 2018-03-21 一种芯片卡 Active CN207965944U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820382366.3U CN207965944U (zh) 2018-03-21 2018-03-21 一种芯片卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820382366.3U CN207965944U (zh) 2018-03-21 2018-03-21 一种芯片卡

Publications (1)

Publication Number Publication Date
CN207965944U true CN207965944U (zh) 2018-10-12

Family

ID=63725734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820382366.3U Active CN207965944U (zh) 2018-03-21 2018-03-21 一种芯片卡

Country Status (1)

Country Link
CN (1) CN207965944U (zh)

Similar Documents

Publication Publication Date Title
US7211886B2 (en) Three-dimensional multichip stack electronic package structure
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN207965944U (zh) 一种芯片卡
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN102231372A (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN102543931B (zh) 一种中心布线双圈排列单ic芯片封装件的制备方法
CN207966967U (zh) 一种微型双界面芯片模块
CN207753003U (zh) 封装结构
CN102347303B (zh) 多芯片堆叠的封装体及其制造方法
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN211507626U (zh) 一种p系列的微型双通道静电防护芯片封装结构
CN212848364U (zh) 多基岛引线框架的封装结构
CN201629329U (zh) 一种引线框架
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN103729675B (zh) 一种非接触智能识别卡inlay层及其制备方法
CN201514940U (zh) 一种集成电路封装用引线框架结构
CN104600044A (zh) 一种微型智能卡及封装方法
CN101355075A (zh) 智能卡载带、使用该载带的智能卡封装模块及其制造方法
CN204348709U (zh) 一种微型智能卡
CN201732781U (zh) 一种引线框架
CN201063342Y (zh) 一种多芯片封装结构
CN110648991A (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN100416783C (zh) 晶穴朝下型芯片封装构造的制造方法及构造
CN202018668U (zh) 一种带一体式天线的非接触界面sim卡

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 399, torch street, Nanchang high and New Development Zone, Jiangxi Province

Patentee after: Jiede (China) Technology Co., Ltd

Address before: No. 399, torch street, Nanchang high and New Development Zone, Jiangxi Province

Patentee before: JEDE (China) Information Technology Co., Ltd.