CN207966967U - 一种微型双界面芯片模块 - Google Patents

一种微型双界面芯片模块 Download PDF

Info

Publication number
CN207966967U
CN207966967U CN201820382252.9U CN201820382252U CN207966967U CN 207966967 U CN207966967 U CN 207966967U CN 201820382252 U CN201820382252 U CN 201820382252U CN 207966967 U CN207966967 U CN 207966967U
Authority
CN
China
Prior art keywords
chip
bond pads
wire bond
contactless
carrier band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820382252.9U
Other languages
English (en)
Inventor
阮家祺
贺瑞粉
钟旭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiede China Technology Co Ltd
Original Assignee
Giesecke and Devrient China Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient China Information Technologies Co Ltd filed Critical Giesecke and Devrient China Information Technologies Co Ltd
Priority to CN201820382252.9U priority Critical patent/CN207966967U/zh
Application granted granted Critical
Publication of CN207966967U publication Critical patent/CN207966967U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

本实用新型涉及一种集成电路芯片，尤其是一种微型双界面芯片模块，包括芯片、承载芯片的载带和封装体；载带上设有芯片承载区域和若干个功能区域，每个功能区域均配设有一个接触式焊线焊盘或至少一个非接触式焊线焊盘；芯片安装在载带上的芯片承载区域；芯片上的接触式功能焊盘通过引线连接设有接触式焊线焊盘的功能区域；芯片上的非接触式功能焊盘通过引线连接设有非接触式焊线焊盘的功能区域，并在该非接触式焊线焊盘上的焊线点处加焊有安全金球；封装体将芯片和引线包封在载带上；本实用新型结构紧凑、设计巧妙，实现了微型化设计，产品质量稳定可靠，成本低廉，方便了客户有更多的空间进行卡面元素的设计，市场前景广阔。

Description

一种微型双界面芯片模块
技术领域
本实用新型涉及一种集成电路芯片，尤其是一种微型双界面芯片模块。
背景技术
随着集成电路封装技术的不断进步，集成电路的集成度日益提高，功能越来越丰富。对于不断出现的新应用需求，要求企业能够设计出更加微型的芯片模块，以满足客户对于卡面元素设计可用面积的需求。
当前，市面上通用的芯片模块为8PIN双界面芯片模块，其尺寸为：11.4mm×12.6mm。这种芯片模块采用无铅焊接工艺加工而成，具备使用时间长、工艺稳定的优势。然而，8PIN双界面芯片模块的造价高、面积较大，这相应地减小了客户的卡面元素设计可用面积。
为了解决上述问题，我们在设计时有针对性地减小芯片模块尺寸/表面积，以实现芯片模块的微型化。一般而言，芯片模块在封装完毕后需通过ISO标准及CQM标准的测试（三轮测试）。然而，随着芯片模块表面积的减小，在使用常规的打线键合技术进行芯片模块的生产作业时，模块内部的芯片和金线会受到更大的压力，这导致芯片模块封装完毕后的三轮测试无法通过。
因而，如何对芯片模块的结构进行优化，防止在键合过程中金线因承受压力过大而毁坏，并以此解决芯片模块三轮测试失效的问题，是关系到芯片模块微型化设计成败的关键因素。
发明内容
本实用新型的目的就是要解决当前在对芯片模块进行微型化设计时，芯片模块在键合过程中金线因承受压力过大而毁坏，导致无法通过三轮测试的问题，为此提供一种微型双界面芯片模块。
本实用新型的具体方案是：一种微型双界面芯片模块，包括芯片、承载芯片的载带和封装体，其特征是：所述载带上设有彼此相互隔离的芯片承载区域和若干个功能区域，每个功能区域均配设有一个接触式焊线焊盘或至少一个非接触式焊线焊盘，在其中两个功能区域各配设有一个通电连接非接触式焊线焊盘的猫爪状焊盘；所述芯片安装在载带上的芯片承载区域；芯片上的接触式功能焊盘通过引线连接设有接触式焊线焊盘的功能区域；芯片上的非接触式功能焊盘通过引线连接设有非接触式焊线焊盘的功能区域，并在该非接触式焊线焊盘上的焊线点处加焊有安全金球；所述封装体将芯片和引线包封在载带上。
本实用新型中所述接触式焊线焊盘为具有弧形槽底的凹槽结构，其槽边呈圆形、正多边形或异型结构；所述非接触式焊线焊盘具有平底凹槽结构，其槽边呈圆形结构。
本实用新型中所述引线在非接触式焊线焊盘上的焊线点位于非接触式焊线焊盘的正中心;所述安全金球呈半球形结构，其直径为80±5μm。
本实用新型中所述载带上的芯片承载区域和各个功能区域通过隔离槽相互隔离。
本实用新型中所述芯片通过模具胶安装在载带上的芯片承载区域上；所述引线采用半导体键合金线。
本实用新型中所述封装体采用紫外线封装体或模塑封装体。
本实用新型中所述芯片模块尺寸为8mm×10.62mm;芯片模块的包封尺寸小于等于6.3mm×6.6mm；芯片模块的厚度为500-580μm。
本实用新型中所述芯片模块为6PIN双界面芯片模块；在载带上配设的功能区域设有六个，依次为输入/输出功能区、时钟功能区、电源功能区、接地功能区、复位功能区和空置功能区；所述猫爪状焊盘分别设置在复位功能区和空置功能区，并内置的通电线路各自连接与其所在功能区相对应的非接触式焊线焊盘，以此实现芯片模块的非接触功能。
本实用新型的有益效果如下：
(1)本实用新型结构紧凑、设计巧妙，通过在金线与非接触式焊线焊盘的焊接点处加焊安全金球，有效防止了芯片模块在键合过程中金线因承受压力过大而毁坏，确保了芯片模块在封装后能够通过三轮测试和4000次动态弯扭曲测试，从而实现了芯片模块的微型化设计，并确保了模块质量的稳定可靠；
(2)本实用新型在实现芯片模块的微型化的同时，降低了造价，更方便客户进行卡面元素的设计，增加了芯片卡版面的可塑性；
(3)本实用新型相对于原来的8PIN双界面芯片模块，减少了实际使用过程中无功能的两个空触点，在保持8PIN双界面芯片模块原有功能的前提下，减小了芯片模块的制造成本，缩小了芯片模块的体积，给卡面设计增加了更多的设计空间。
附图说明
图1是本实用新型的内部结构示意图；
图2是图1的A-A剖面结构示意图。
图中：1—芯片，2—载带，201—芯片承载区域，202—输入/输出功能区，203—时钟功能区，204—电源功能区，205—接地功能区，206—复位功能区，207—空置功能区，3—封装体，4—接触式焊线焊盘，5—非接触式焊线焊盘，6—引线，7—安全金球，8—隔离槽，9—模具胶，10—猫爪状焊盘。
具体实施方式
本实施例以一种6PIN双界面芯片模块为例对本实用新型进行具体说明。
参见图1-2，所述的6PIN双界面芯片模块包括芯片1、承载芯片1的载带2和封装体3，所述载带2上设有彼此相互隔离的芯片承载区域201和若干个功能区域，这些功能区域依次为输入/输出功能区202、时钟功能区203、电源功能区204、接地功能区205、复位功能区206和空置功能区207，其中在输入/输出功能区202、时钟功能区203、电源功能区204和接地功能区205各配设有一个接触式焊线焊盘4，在复位功能区206和空置功能区207各配设有一个猫爪状焊盘10及与其通过内置通电线路相连接的两个非接触式焊线焊盘5，由图1所示，复位功能区206上其中一个非接触式焊线焊盘5用LA表示，空置功能区207上其中一个非接触式焊线焊盘5用LB表示；
所述芯片1安装在载带2上的芯片承载区域201，其中芯片承载区域201的两侧也设有通过内置通电线路连接猫爪状焊盘10的非接触式焊线焊盘5；
所述芯片1上的接触式功能焊盘通过引线6连接设有接触式焊线焊盘4的功能区域；芯片1上的非接触式功能焊盘通过引线6连接设有非接触式焊线焊盘5的功能区域，并在该非接触式焊线焊盘5上的焊线点处加焊有安全金球7；
所述封装体3将芯片1和引线6包封在载带2上，以此包封成型的芯片模块尺寸为8mm×10.62mm，其厚度为500-580μm，并且芯片模块的包封尺寸小于等于6.3mm×6.6mm。
本实施例中所述接触式焊线焊盘4为具有弧形槽底的凹槽结构，其槽边呈圆形、正多边形或异型结构；所述非接触式焊线焊盘5具有平底凹槽结构，其槽边呈圆形结构。
本实施例中所述引线6在非接触式焊线焊盘5上的焊线点位于非接触式焊线焊盘5的正中心;所述安全金球7呈半球形结构，其直径为80±5μm。
本实施例中所述载带2上的芯片承载区域和各个功能区域通过隔离槽8相互隔离。
本实施例中所述芯片1通过模具胶9安装在载带2上的芯片承载区域201上；所述引线6采用半导体键合金线。
本实施例中所述封装体3采用紫外线封装体或模塑封装体。
本实施例中芯片模块的封装操作包括如下步骤：
(1)芯片上座：通过全自动芯片上座设备将预置了模具胶的芯片安装到载带的芯片承载区域上；同时，使载带底部受热，使芯片和载带之间的模具胶融化，模具胶以自然冷却的方式固化，并将芯片与载带牢固地粘结在一起；
(2)引线焊接：将步骤(1)完成的半成品送入焊接设备，通过引线和超声波焊接进行芯片与载带之间的电连接,其中在焊接时，控制引线在非接触式焊线焊盘上的焊线点处的焊接时间，使得在该焊接点处形成安全金球；
(3)对由步骤(2)得到的半成品进行封装成型；进行封装时，可通过紫外线固化的环氧树脂胶点胶，将引线和芯片包封起来，并采用紫外线照射使胶体固化;或者采用模塑封装工艺，在高温模具内将固体模塑料液化包封住引线和芯片,待脱模后即形成可靠地封装体;
(4)测试：对由步骤(3)得到的半成品通过自动化芯片测试设备对模块进行电功能测试，将不合格品标示出来，合格品进行入库，从而完成模块的生产过程。

Claims (8)

1.一种微型双界面芯片模块，包括芯片、承载芯片的载带和封装体，其特征是：所述载带上设有彼此相互隔离的芯片承载区域和若干个功能区域，每个功能区域均配设有一个接触式焊线焊盘或至少一个非接触式焊线焊盘，在其中两个功能区域各配设有一个通电连接非接触式焊线焊盘的猫爪状焊盘；所述芯片安装在载带上的芯片承载区域；芯片上的接触式功能焊盘通过引线连接设有接触式焊线焊盘的功能区域；芯片上的非接触式功能焊盘通过引线连接设有非接触式焊线焊盘的功能区域，并在该非接触式焊线焊盘上的焊线点处加焊有安全金球；所述封装体将芯片和引线包封在载带上。
2.根据权利要求1所述的一种微型双界面芯片模块，其特征是：所述接触式焊线焊盘为具有弧形槽底的凹槽结构，其槽边呈圆形、正多边形或异型结构；所述非接触式焊线焊盘具有平底凹槽结构，其槽边呈圆形结构。
3.根据权利要求1所述的一种微型双界面芯片模块，其特征是：所述引线在非接触式焊线焊盘上的焊线点位于非接触式焊线焊盘的正中心;所述安全金球呈半球形结构，其直径为80±5μm。
4.根据权利要求1所述的一种微型双界面芯片模块，其特征是：所述载带上的芯片承载区域和各个功能区域通过隔离槽相互隔离。
5.根据权利要求1所述的一种微型双界面芯片模块，其特征是：所述芯片通过模具胶安装在载带上的芯片承载区域上；所述引线采用半导体键合金线。
6.根据权利要求1所述的一种微型双界面芯片模块，其特征是：所述封装体采用紫外线封装体或模塑封装体。
7.根据权利要求1所述的一种微型双界面芯片模块，其特征是：所述芯片模块尺寸为8mm×10.62mm;芯片模块的包封尺寸小于等于6.3mm×6.6mm；芯片模块的厚度为500-580μm。
8.根据权利要求1至7中任意一项所述的一种微型双界面芯片模块，其特征是：所述芯片模块为6PIN双界面芯片模块；在载带上配设的功能区域设有六个，依次为输入/输出功能区、时钟功能区、电源功能区、接地功能区、复位功能区和空置功能区；所述猫爪状焊盘分别设置在复位功能区和空置功能区，并内置的通电线路各自连接与其所在功能区相对应的非接触式焊线焊盘，以此实现芯片模块的非接触功能。
CN201820382252.9U 2018-03-21 2018-03-21 一种微型双界面芯片模块 Active CN207966967U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820382252.9U CN207966967U (zh) 2018-03-21 2018-03-21 一种微型双界面芯片模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820382252.9U CN207966967U (zh) 2018-03-21 2018-03-21 一种微型双界面芯片模块

Publications (1)

Publication Number Publication Date
CN207966967U true CN207966967U (zh) 2018-10-12

Family

ID=63724803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820382252.9U Active CN207966967U (zh) 2018-03-21 2018-03-21 一种微型双界面芯片模块

Country Status (1)

Country Link
CN (1) CN207966967U (zh)

Similar Documents

Publication Publication Date Title
US7211886B2 (en) Three-dimensional multichip stack electronic package structure
US8154108B2 (en) Dual-leadframe multi-chip package and method of manufacture
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN202549824U (zh) 芯片封装结构
CN207269022U (zh) 一种引线框架及其芯片倒装封装结构
US8063474B2 (en) Embedded die package on package (POP) with pre-molded leadframe
CN101840896B (zh) 一种倒装焊高散热球型阵列封装结构
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN101834150B (zh) 一种高散热球型阵列封装方法
CN207966967U (zh) 一种微型双界面芯片模块
CN214753737U (zh) 一种可以封装倒装ic芯片的支架及电子元器件
CN207965944U (zh) 一种芯片卡
CN114004322A (zh) 芯片模块、双界面智能卡及芯片模块的封装方法
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN201514940U (zh) 一种集成电路封装用引线框架结构
CN210136868U (zh) 一种晶圆键合堆叠芯片的封装结构
CN201838575U (zh) 倒装薄小外形封装的引线框及其封装结构
CN221282106U (zh) 一种散热封装结构
CN100449744C (zh) 引脚在芯片上的集成电路封装构造及其芯片承载件
CN100403532C (zh) 散热型球格阵列封装结构
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN201063342Y (zh) 一种多芯片封装结构
CN111710769A (zh) 一种led晶元封装结构及其制作工艺
CN216697308U (zh) 芯片模块及双界面智能卡
CN100416783C (zh) 晶穴朝下型芯片封装构造的制造方法及构造

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 399, torch street, Nanchang high and New Development Zone, Jiangxi Province

Patentee after: Jiede (China) Technology Co., Ltd

Address before: No. 399, torch street, Nanchang high and New Development Zone, Jiangxi Province

Patentee before: JEDE (China) Information Technology Co., Ltd.