CN207818567U - 三芯片封装结构 - Google Patents

三芯片封装结构 Download PDF

Info

Publication number
CN207818567U
CN207818567U CN201820125699.8U CN201820125699U CN207818567U CN 207818567 U CN207818567 U CN 207818567U CN 201820125699 U CN201820125699 U CN 201820125699U CN 207818567 U CN207818567 U CN 207818567U
Authority
CN
China
Prior art keywords
chip
dao
pin
packaging structure
utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820125699.8U
Other languages
English (en)
Inventor
何娟娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Fushun Semiconductor Manufacturing Co Ltd
Original Assignee
Fujian Fushun Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Fushun Semiconductor Manufacturing Co Ltd filed Critical Fujian Fushun Semiconductor Manufacturing Co Ltd
Priority to CN201820125699.8U priority Critical patent/CN207818567U/zh
Application granted granted Critical
Publication of CN207818567U publication Critical patent/CN207818567U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开一种三芯片封装结构，包括接线框架、基岛、引脚、第一芯片、第二芯片和第三芯片，所述基岛设置在所述接线框架的中心，若干个所述引脚对称设置在所述基岛的两侧，所述第一芯片设置在所述基岛的中上位置且位于所述引脚一侧，所述第一芯片与所述引脚相连；所述第二芯片设置在所述基岛的左下位置，所述第三芯片设置在所述基岛的右下位置，所述第二芯片、所述第三芯片分别与所述第一芯片相连。本实用新型提出的三芯片封装结构实现了兼容芯片的数量集成和功能集成，且方便芯片之间的接线，节约了客户印刷电路板PCB空间及成本，降低了封装成本提高了产品竞争力。

Description

三芯片封装结构
技术领域
本实用新型涉及半导体封装技术领域，具体涉及一种三芯片封装结构。
背景技术
在集成电路封装技术中，随着芯片的发展，封装密度不断提高，部分单芯片封装无法满足兼容芯片的数量集成和功能集成，造成材料浪费而且芯片效率低，无法满足市场需求。
实用新型内容
本实用新型的主要目的是提供一种三芯片封装结构，旨在解决现有单芯片封装无法满足数量集成和功能集成，造成材料浪费且芯片效率低的问题。
为实现上述目的，本实用新型提出的三芯片封装结构，包括接线框架、基岛、引脚、第一芯片、第二芯片和第三芯片，所述基岛设置在所述接线框架的中心，若干个所述引脚对称设置在所述基岛的两侧，所述第一芯片设置在所述基岛的中上位置且位于所述引脚一侧，所述第一芯片与所述引脚相连；所述第二芯片设置在所述基岛的左下位置，所述第三芯片设置在所述基岛的右下位置，所述第二芯片、所述第三芯片分别与所述第一芯片相连。
优选地，所述基岛两侧分别设置有四个引脚。
优选地，采用焊接粘贴法将所述第一芯片、所述第二芯片和所述第三芯片粘贴在所述基岛上。
优选地，采用引线键合的方式将所述第一芯片、所述第二芯片和所述第三芯片通过引线与所述引脚相连。
优选地，所述引线材料为铝合金线。
优选地，所述引线之间无交叉。
优选地，采用塑料封装将所述第一芯片、所述第二芯片和所述第三芯片封装。
优选地，所述塑料封装的原材料为环氧树脂。
本实用新型的技术方案中，若干个引脚对称分布在基岛两侧，第一芯片、第二芯片和第三芯片成“品”字形分布，并粘贴在接线框架上的基岛内，实现了兼容芯片的数量集成和功能集成，且方便芯片之间的接线以及芯片与引脚间的接线，提高了芯片的效率；结构简单，布局合理，降低了封装产品的不良品率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型一实施例的芯片封装结构的结构示意图。
附图标号说明：
标号 名称 标号 名称
1 接线框架 4 第一芯片
2 基岛 5 第二芯片
3 引脚 6 第三芯片
本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本实用新型中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本实用新型中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
另外，本实用新型各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。
本实用新型提出一种三芯片封装结构。
请参照图1，三芯片封装结构包括接线框架1、基岛2、引脚3、第一芯片4、第二芯片5和第三芯片6，基岛2设置在接线框架1的中心，若干个引脚3对称设置在基岛2的两侧，第一芯片4设置在基岛2的中上位置且位于引脚3一侧，第一芯片4与引脚3相连；第二芯片5设置在基岛2的左下位置，第三芯片6设置在基岛2的右下位置，第二芯片5、第三芯片6分别与第一芯片4相连。
本实用新型提出的技术方案中，若干个引脚3对称分布在基岛2两侧，第一芯片4、第二芯片5和第三芯片6成“品”字形分布，并粘贴在接线框架1上的基岛2内，实现了兼容芯片的数量集成和功能集成，且方便芯片之间的接线以及芯片与引脚3间的接线，提高了芯片的效率；结构简单，布局合理，可降低封装产品的不良品率。
基岛2两侧分别设置有四个引脚3。引脚3均匀对称的设置在基岛2两侧，便于基岛2上芯片与引脚3接线。
采用焊接粘贴法将第一芯片4、第二芯片5和第三芯片6粘贴在基岛2上，焊接粘贴法是利用合金反应进行芯片粘贴的方法，其热传导性好。
采用引线键合的方式将第一芯片4、第二芯片5和第三芯片6通过引线与引脚3相连，其键合点尺寸小，回绕高度低。
引线材料为铝合金线，其抗疲劳性优良，生产金属间化合物的影响小。
引线之间无交叉，引线交叉严重影响芯片的质量，应尽量避免引线交叉。
采用塑料封装将第一芯片4、第二芯片5和第三芯片6封装。塑料封装成本较低。
所述塑料封装的原材料为环氧树脂，环氧树脂的封装材料可满足使用要求，同时也能节约成本。
以上仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (8)

1.一种三芯片封装结构，其特征在于，包括接线框架、基岛、引脚、第一芯片、第二芯片和第三芯片，所述基岛设置在所述接线框架的中心，若干个所述引脚对称设置在所述基岛的两侧，所述第一芯片设置在所述基岛的中上位置且位于所述引脚一侧，所述第一芯片与所述引脚相连；所述第二芯片设置在所述基岛的左下位置，所述第三芯片设置在所述基岛的右下位置，所述第二芯片、所述第三芯片分别与所述第一芯片相连。
2.如权利要求1所述的三芯片封装结构，其特征在于，所述基岛两侧分别设置有四个引脚。
3.如权利要求1所述的三芯片封装结构，其特征在于，采用焊接粘贴法将所述第一芯片、所述第二芯片和所述第三芯片粘贴在所述基岛上。
4.如权利要求1所述的三芯片封装结构，其特征在于，采用引线键合的方式将所述第一芯片、所述第二芯片和所述第三芯片通过引线与所述引脚相连。
5.如权利要求4所述的三芯片封装结构，其特征在于，所述引线材料为铝合金线。
6.如权利要求4所述的三芯片封装结构，其特征在于，所述引线之间无交叉。
7.如权利要求1-5任一项所述的三芯片封装结构，其特征在于，采用塑料封装将所述第一芯片、所述第二芯片和所述第三芯片封装。
8.如权利要求7所述的三芯片封装结构，其特征在于，所述塑料封装的原材料为环氧树脂。
CN201820125699.8U 2018-01-25 2018-01-25 三芯片封装结构 Active CN207818567U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820125699.8U CN207818567U (zh) 2018-01-25 2018-01-25 三芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820125699.8U CN207818567U (zh) 2018-01-25 2018-01-25 三芯片封装结构

Publications (1)

Publication Number Publication Date
CN207818567U true CN207818567U (zh) 2018-09-04

Family

ID=63325097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820125699.8U Active CN207818567U (zh) 2018-01-25 2018-01-25 三芯片封装结构

Country Status (1)

Country Link
CN (1) CN207818567U (zh)

Similar Documents

Publication Publication Date Title
CN110429075A (zh) 高密度多侧面引脚外露的封装结构及其生产方法
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN207818567U (zh) 三芯片封装结构
CN104167403B (zh) 多脚封装的引线框架
CN207753003U (zh) 封装结构
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN203871315U (zh) 电子设备
CN207409484U (zh) 一种集成芯片
CN206774529U (zh) 双基岛封装电路
CN214411174U (zh) 半导体器件及引线框架
CN206401301U (zh) 一种基岛翻边可焊线的封装结构
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN208548346U (zh) 一种qfn指纹芯片的封装结构
CN207690790U (zh) 一种用于qfn封装的引线框架
CN202434503U (zh) 一种dip10集成电路器件及引线框、引线框矩阵
CN208489186U (zh) 一种适用于分立器件封装的超高密度sot23支架结构
CN207398115U (zh) 一种改善多芯片堆叠装片的结构
CN209169136U (zh) 一种to封装框架
CN207782070U (zh) 一种软铜排结构
CN207250503U (zh) 一种能提高材料利用率的引线框架
CN205984972U (zh) 一种引线框架结构
CN204361080U (zh) 电路系统及其芯片封装
CN103887268B (zh) 一种微型模塑封装手机卡用框架以及框架带
CN212934607U (zh) 三引脚晶体管封装引线框结构
CN205159315U (zh) 导线框架条

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant