CN207781568U - 浅沟槽隔离结构 - Google Patents
浅沟槽隔离结构 Download PDFInfo
- Publication number
- CN207781568U CN207781568U CN201721589741.3U CN201721589741U CN207781568U CN 207781568 U CN207781568 U CN 207781568U CN 201721589741 U CN201721589741 U CN 201721589741U CN 207781568 U CN207781568 U CN 207781568U
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- isolation structure
- fleet plough
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000000116 mitigating effect Effects 0.000 claims description 4
- 230000032683 aging Effects 0.000 abstract description 6
- 238000004581 coalescence Methods 0.000 abstract description 6
- 230000005611 electricity Effects 0.000 abstract description 6
- 239000011800 void material Substances 0.000 abstract description 6
- 238000004220 aggregation Methods 0.000 abstract description 5
- 230000002776 aggregation Effects 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提供一种浅沟槽隔离结构，包括：硅衬底、第一沟槽、第二沟槽、热氧化层、内衬层、填充层以及介质层，第一沟槽用以隔离PMOS晶体管，第二沟槽用以隔离NMOS晶体管，热氧化层形成于第一沟槽及第二沟槽的侧壁及底部，内衬层形成于第一沟槽的热氧化层的表面，且第一沟槽底部的内衬层被去除，以显露第一沟槽底部的热氧化层，填充层填充于第二沟槽内，介质层填充于第一沟槽中。本实用新型将浅沟槽隔离结构底部的内衬层去除，使得浅沟槽隔离结构底部不会有足够量的载流子聚集，避免晶体管衬底中的空穴聚集而导致的漏电。本实用新型可以减小PMOS晶体管之间的漏电流，并减小PMOS晶体管老化后维持电流的异常增加。
Description
技术领域
本实用新型属于半导体器件设计及制造领域，特别是涉及一种浅沟槽隔离结构。
背景技术
目前，半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。伴随着半导体工艺进入深亚微米时代，半导体器件的有源区隔离层已大多采用浅沟槽隔离工艺(Shallow Trench Isolation，STI)来制作。
现有技术中制造STI结构的工艺步骤一般包括：
1)在半导体衬底101上依次形成硬掩模和光刻胶；
2)以高选择比刻蚀将图罩图形转移到硬掩模图形，再转印至半导体衬底101上，在半导体衬底101上形成沟槽；
3)在沟槽的侧壁及底部形成SiO2氧化物层102；
4)于氧化物层102上形成SiN内衬层103；
5)在沟槽中填充介电材料104，以形成浅沟槽隔离结构，如图1所示。
然而，如图1所示，PMOS晶体管通常包括如图1所示的P型源/漏区105，栅氧层106及栅极107，相邻的两个PMOS晶体管由浅沟槽隔离结构隔离，高度集成的半导体MOS晶体管的热载流子(e-)通常具有高能量，他们很容易跳到栅氧层106以及藉由穿过SiO2氧化物层102进入浅沟槽隔离结构。穿透到浅沟槽隔离结构中的载流子很容易陷于SiN内衬层103 和SiO2氧化物层102之间的界面，从而导致相邻的PMOS晶体管之间产生漏电流108(leakage)，老化后会异常增加维持电流。
基于以上所述，提供一种耐老化且降低漏电流产生的浅沟槽隔离结构及其制作方法实属必要。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种浅沟槽隔离结构及其制作方法，用于解决现有技术中浅沟槽隔离结构容易发生老化漏电的问题。
为实现上述目的及其他相关目的，本实用新型提供一种浅沟槽隔离结构的制作方法，所述制作方法包括：1)提供一硅衬底，于所述硅衬底中形成第一沟槽及第二沟槽，所述第一沟槽用以隔离PMOS晶体管，所述第二沟槽用以隔离NMOS晶体管，所述第一沟槽的宽度大于所述第二沟槽的宽度；2)于所述第一沟槽的侧壁及底部及第二沟槽的侧壁及底部形成热氧化层；3)于所述第一沟槽的热氧化层的表面形成内衬层，同时于所述第二沟槽内填充与所述内衬层材料相同的填充层；4)采用干法刻蚀去除位于所述第一沟槽底部的内衬层，以显露所述第一沟槽底部的热氧化层；以及5)于所述第一沟槽中沉积介质层，并进行平坦化处理以形成浅沟槽隔离结构。
优选地，步骤3)中，采用原子层沉积(ALD)工艺于所述第一沟槽的热氧化层的表面形成内衬层，所述内衬层的电阻率在2×1011欧姆米(Ωm)～1×1025欧姆米(Ωm)之间。
进一步地，所述内衬层的材料包含SiN及SiON所组成群组中的一种。
优选地，形成于所述第一沟槽中的内衬层的厚度小于形成于所述第一沟槽中的所述热氧化层的厚度。
优选地，步骤3)中，形成于所述第一沟槽中的内衬层的厚度范围在3纳米(nm)～10纳米(nm)之间。
优选地，步骤2)中，采用热氧化工艺于所述第一沟槽及第二沟槽的侧壁及底部形成所述热氧化层，所述热氧化层的厚度范围在5纳米(nm)～20纳米(nm)之间。
优选地，所述第一沟槽及所述第二沟槽的任一深度范围在400纳米(nm)～600纳米(nm) 之间，所述第一沟槽及所述第二沟槽的任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角介于5度(°)～85度(°)。
优选地，步骤5)中，采用化学气相沉积法沉积所述介质层，并进行致密化处理以增强所述介质层的机械强度，所述介质层的介电常数不大于3，以增加所述浅沟槽隔离结构的抗漏电性能在所述第一沟槽的底部并减轻电耦合。
优选地，步骤5)中，所述介质层的材质包含与所述热氧化层相同材质的二氧化硅，以降低所述介质层与所述热氧化层之间的界面效应。
优选地，步骤4)中，采用干法刻蚀去除所述第一沟槽底部的所述内衬层的同时，在所述第二沟槽内所述填充层的顶部被刻蚀呈U形凹槽，并且步骤5)于所述第一沟槽中沉积所述介质层的同时，于所述U形凹槽中也填充所述介质层。
本实用新型还提供一种浅沟槽隔离结构，包括：硅衬底，具有第一沟槽和第二沟槽，所述第一沟槽形成于所述硅衬底中，用以隔离PMOS晶体管，第二沟槽形成于所述硅衬底中，用以隔离NMOS晶体管，且所述第一沟槽的宽度大于所述第二沟槽的宽度；热氧化层，形成于所述第一沟槽的侧壁及底部及第二沟槽的侧壁及底部；内衬层，形成于所述第一沟槽的热氧化层的表面，且所述第一沟槽底部的内衬层被去除，以显露所述第一沟槽底部的热氧化层；填充层，填充于第二沟槽内且与所述内衬层的材料相同；以及介质层，填充于所述第一沟槽中。
优选地，所述内衬层的电阻率在2×1011欧姆米(Ωm)～1×1025欧姆米(Ωm)之间，所述内衬层的材料包含SiN及SiON所组成群组中的一种。
优选地，在所述第一沟槽中的所述内衬层的厚度小于形成于所述第一沟槽中的所述热氧化层的厚度。
进一步地，在所述第一沟槽中的所述内衬层的厚度范围在3纳米(nm)～10纳米(nm) 之间，所述热氧化层的厚度范围在5纳米(nm)～20纳米(nm)之间。
优选地，所述第一沟槽及所述第二沟槽的任一深度范围在400纳米(nm)～600纳米(nm) 之间，所述第一沟槽及所述第二沟槽的任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角介于5度(°)～85度(°)。
优选地，所述介质层的介电常数选用为不大于3，以增加所述浅沟槽隔离结构的抗漏电性能在所述第一沟槽的底部并减轻电耦合。
优选地，所述介质层的材质包含与所述热氧化层材料相同材质的二氧化硅，以降低所述介质层与所述热氧化层之间的界面效应。
优选地，在所述第二沟槽内所述填充层的顶部具有一U形凹槽，所述U形凹槽中填充有所述介质层。
本实用新型还提供一种浅沟槽隔离结构，包括：半导体衬底，具有第一沟槽和第二沟槽，所述第一沟槽形成于所述硅衬底中，所述第二沟槽形成于所述半导体衬底中，且所述第一沟槽的宽度大于所述第二沟槽的宽度；槽内非连续内衬层，形成于所述第一沟槽的侧壁，所述槽内非连续内衬层具有隔离间隙图案在所述第一沟槽的底部；填充层，填充于所述第二沟槽内且与所述槽内非连续内衬层的材料相同；以及介质层，填充于所述第一沟槽中，所述介质层的介电常数不大于3，所述槽内非连续内衬层的所述隔离间隙图案亦由所述介质层填充。
优选地，所述槽内非连续内衬层的介电常数大于所述介质层的介电常数两倍以上。
优选地，所述浅沟槽隔离结构还包括氧化层，形成于所述第一沟槽的侧壁及底部及所述第二沟槽的侧壁及底部，并且所述氧化层的第一部分位于所述半导体衬底和所述槽内非连续内衬层之间，所述氧化层的第二部分位于所述半导体衬底和所述填充层之间，所述氧化层的第三部分位于所述半导体衬底和所述介质层之间。
优选地，所述槽内非连续内衬层在所述第一沟槽侧壁的厚度小于所述氧化层的所述第三部分的厚度，所述槽内非连续内衬层的厚度范围在3纳米(nm)～10纳米(nm)之间，所述氧化层的所述第三部分的厚度范围在5纳米(nm)～20纳米(nm)之间。
如上所述，本实用新型的浅沟槽隔离结构及其制作方法，具有以下有益效果：
本实用新型将浅沟槽隔离结构底部的SiN内衬层去除，以形成非连续内衬层，使得浅沟槽隔离结构底部不会有足够量的载流子聚集，从而避免晶体管衬底中的空穴聚集在浅沟槽隔离结构底部而导致的漏电。
本实用新型能够减小相邻的PMOS晶体管之间产生的漏电流。
本实用新型可以减小PMOS晶体管老化后维持电流的异常增加，保持周边区域中的PMOS晶体管的器件特性。
本实用新型结构及工艺简单，在半导体设计制造领域具有广泛的应用前景。
附图说明
图1显示为现有技术中的一种浅沟槽隔离结构的漏电原理结构示意图。
图2～图7显示为本实用新型的浅沟槽隔离结构的制作方法各步骤所呈现的结构示意图。
图8显示为本实用新型的浅沟槽隔离结构可有效避免晶体管衬底中的空穴聚集在浅沟槽隔离结构底部而导致的漏电的原理结构示意图。
元件标号说明
101 半导体衬底
102 SiO2氧化物层
103 SiN内衬层
104 介电材料
105 P型源/漏区
106 栅氧层
107 栅极
108 漏电流
20 硅衬底
201 周边区域
202 元件区域
203 硬掩模层
204 光刻胶
205 第一沟槽
206 第二沟槽
207 热氧化层
208 内衬层
209 填充层
210 U形凹槽
211 介质层
212 P型源/漏区
213 栅氧层
214 栅极
215 隔离间隙图案
216 氧化层的第一部分
217 氧化层的第三部分
218 氧化层的第二部分
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图2～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图8所示，本实施例提供一种浅沟槽隔离结构的制作方法，所述制作方法包括：
如图2～图3所示，首先进行步骤1)，提供一硅衬底20，于所述硅衬底20中形成第一沟槽205及第二沟槽206，所述第一沟槽205用以隔离PMOS晶体管，所述第二沟槽206用以隔离NMOS晶体管，所述第一沟槽205的宽度大于所述第二沟槽206的宽度。
具体地，包括：
步骤1-1)，提供一硅衬底20，于所述硅衬底20表面形成一硬掩模层203，所述硬掩模层203可以选用为如二氧化硅、氮化硅或二氧化硅与氮化硅的叠层等。
步骤1-2)，于所述硬掩模层203表面形成光刻胶204，并以高选择比刻蚀将图罩图形转移到硬掩模层203上。
步骤1-3)，采用干法刻蚀工艺于所述硅衬底20中形成第一沟槽205及第二沟槽206，所述第一沟槽205用以隔离PMOS晶体管，所述第二沟槽206用以隔离NMOS晶体管，所述第一沟槽205的宽度大于所述第二沟槽206的宽度，通常来说，所述PMOS晶体管位于所述硅衬底20的周边区域201，而所述NMOS晶体管位于所述硅衬底20的元件区域202。
步骤1-4)，去除所述光刻胶204，保留所述硬掩模层203。
作为示例，所述第一沟槽205的宽大大于所述第二沟槽206的宽度，以达到PMOS晶体管隔离所需的绝缘性能，所述第一沟槽205及第二沟槽206的深度范围在400纳米(nm)～600 纳米(nm)之间，所述第一沟槽205及所述第二沟槽206的任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角介于5度(°)～85度(°)。例如，所述第一沟槽205的深度为550nm，所述第一沟槽205的任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角可以为80°，所述第二沟槽206的深度可以为450nm，所述第二沟槽206任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角可以为85°。
如图4所示，然后进行步骤2)，于所述第一沟槽205的侧壁及底部及第二沟槽206的侧壁及底部形成热氧化层207。
作为示例，采用热氧化工艺于所述第一沟槽205及第二沟槽206的侧壁及底部形成热氧化层207，所述热氧化层207的厚度范围在5纳米(nm)～20纳米(nm)之间。例如，所述热氧化层207的厚度可以为15nm。
如图5所示，接着进行步骤3)，于所述第一沟槽205的热氧化层207的表面形成内衬层208，同时于所述第二沟槽206内填充与所述内衬层208材料相同的填充层209。
作为示例，采用原子层沉积(ALD)工艺于所述第一沟槽205的热氧化层207的表面形成内衬层208，所述内衬层208的电阻率在2×1011欧姆米(Ωm)～1×1025欧姆米(Ωm)之间，所述内衬层208的材料包含SiN及SiON所组成群组中的一种。在本实施例中，所述内衬层208可以为SiN层。
作为示例，形成于所述第一沟槽205中的内衬层208的厚度小于形成于所述第一沟槽205 中的所述热氧化层207的厚度，形成于所述第一沟槽205中的内衬层208的厚度范围在3纳米(nm)～10纳米(nm)之间，例如，所述内衬层208的厚度可以为5nm。
如图6所示，然后进行步骤4)，基于步骤1)中保留的所述硬掩模层203，采用干法刻蚀去除所述第一沟槽205底部的内衬层208，以显露所述第一沟槽205底部的热氧化层207，采用干法刻蚀去除所述第一沟槽205底部的内衬层208的同时，所述第二沟槽206内的填充层209顶部被刻蚀呈U形凹槽210。
本实用新型将浅沟槽隔离结构底部的SiN内衬层208去除，即可以去除浅沟槽隔离结构底部的热氧化层207与SiN内衬层208之间的界面，使得浅沟槽隔离结构底部不会有足够量的载流子聚集，从而避免晶体管衬底中的空穴聚集在浅沟槽隔离结构底部而导致的漏电。
如图4及7所示，最后进行步骤5)，于所述第一沟槽205中沉积介质层211，并进行平坦化处理以形成浅沟槽隔离结构，于所述第一沟槽205中沉积介质层211的同时，于所述U形凹槽210中也填充所述介质层211。
作为示例，采用化学气相沉积法于所述第一沟槽205中沉积介质层211，并进行致密化处理以增强所述介质层211的机械强度，所述介质层211的介电常数选用为不大于3，以保证所述浅沟槽隔离结构的抗漏电性能并减轻电耦合。
在本实施例中，所述介质层211选用为与所述热氧化层207材料相同的二氧化硅，以降低所述介质层211与所述热氧化层207之间的界面效应。
如上所述，本实用新型能够减小相邻的PMOS晶体管之间产生的漏电流，并可以减小 PMOS晶体管老化后维持电流的异常增加，保持周边区域201中的PMOS晶体管的器件特性。
如图7所示，本实施例还提供一种浅沟槽隔离结构，包括：硅衬底20、第一沟槽205、第二沟槽206、热氧化层207、内衬层208、填充层209以及介质层211。
所述第一沟槽205形成于所述硅衬底20中，用以隔离PMOS晶体管。所述第二沟槽206 形成于所述硅衬底20中，用以隔离NMOS晶体管，且所述第一沟槽205的宽度大于所述第二沟槽206的宽度。通常来说，所述PMOS晶体管位于所述硅衬底20的周边区域201，而所述NMOS晶体管位于所述硅衬底20的元件区域202。
作为示例，所述第一沟槽205的宽大大于所述第二沟槽206的宽度，以达到PMOS晶体管隔离所需的绝缘性能，所述第一沟槽205及第二沟槽206的深度范围在400纳米(nm)～600 纳米(nm)之间，所述第一沟槽205及所述第二沟槽206的任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角介于5度(°)～85度(°)。例如，所述第一沟槽205的深度为550nm，所述第一沟槽205的任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角可以为80°，所述第二沟槽206的深度可以为450nm，所述第二沟槽206任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角可以为85°。
所述热氧化层207形成于所述第一沟槽205及第二沟槽206的侧壁及底部。所述内衬层 208形成于所述第一沟槽205的热氧化层207的表面，且所述第一沟槽205底部的内衬层208 被去除，以显露所述第一沟槽205底部的热氧化层207。
所述内衬层208的电阻率在2×1011欧姆米(Ωm)～1×1025欧姆米(Ωm)之间，所述内衬层208的材料包含SiN及SiON所组成群组中的一种。在本实施例中，所述内衬层208选用为SiN层。
优选地，形成于所述第一沟槽205中的内衬层208的厚度小于形成于所述第一沟槽205 中的所述热氧化层207的厚度。
进一步地，所述第一沟槽205中的内衬层208的厚度范围在3纳米(nm)～10纳米(nm) 之间，所述热氧化层207的厚度范围在5纳米(nm)～20纳米(nm)之间。例如，所述内衬层208的厚度可以为5nm，所述热氧化层207的厚度可以为15nm。
所述填充层209填充于第二沟槽206内且与所述内衬层208的材料相同，即所述填充层 209的材料为SiN层。所述第二沟槽206内的填充层209顶部具有一U形凹槽210。
所述介质层211填充于所述第一沟槽205中。
所述介质层211的介电常数选用为不大于3，以保证所述浅沟槽隔离结构的抗漏电性能并减轻电耦合。
作为示例，所述介质层211选用为与所述热氧化层207材料相同的二氧化硅，以降低所述介质层211与所述热氧化层207之间的界面效应。
作为示例，所述填充层209顶部的所述U形凹槽210中也填充有所述介质层211。
如图8所示，与所述第一沟槽205对应的浅沟槽隔离结构用于隔离PMOS晶体管，所述 PMOS晶体管通常包括如图8所示的P型源/漏区212，栅氧层213及栅极214，所述浅沟槽隔离结构底部的SiN内衬层208被去除，可以去除浅沟槽隔离结构底部的热氧化层207与SiN内衬层208之间的界面，使得浅沟槽隔离结构底部不会有足够量的载流子聚集，从而避免了晶体管衬底中的空穴聚集在浅沟槽隔离结构底部而导致的漏电。
如图4及7所示，本实施例还提供一种浅沟槽隔离结构，包括：硅衬底20，具有第一沟槽205和第二沟槽206，所述第一沟槽205形成于所述硅衬底中，所述第二沟槽形成于所述硅衬底20中，且所述第一沟槽205的宽度大于所述第二沟槽206的宽度；槽内非连续内衬层208，形成于所述第一沟槽205的侧壁，所述槽内非连续内衬层208具有隔离间隙图案215在所述第一沟槽205的底部；填充层209，填充于所述第二沟槽206内且与所述槽内非连续内衬层208的材料相同；以及介质层211，填充于所述第一沟槽205中，所述介质层211的介电常数不大于3，所述槽内非连续内衬层208的所述隔离间隙图案215亦由所述介质层211 填充，所述浅沟槽隔离结构还包括氧化层207，形成于所述第一沟槽205的侧壁及底部及所述第二沟槽206的侧壁及底部，并且所述氧化层207的第一部分216位于所述硅衬底20和所述槽内非连续内衬层208之间，所述氧化层207的第二部分218位于所述硅衬底20和所述填充层209之间，所述氧化层207的第三部分217位于所述硅衬底20和所述介质层211之间。
作为示例，所述槽内非连续内衬层208的介电常数大于所述介质层211的介电常数两倍以上。
作为示例，所述槽内非连续内衬层208在所述第一沟槽205侧壁的厚度小于所述氧化层 207的所述第三部分217的厚度，所述槽内非连续内衬层208的厚度范围在3纳米(nm)～10 纳米(nm)之间，所述氧化层207的所述第三部分217的厚度范围在5纳米(nm)～20纳米(nm)之间。
如上所述，本实用新型的浅沟槽隔离结构及其制作方法，具有以下有益效果：
本实用新型将浅沟槽隔离结构底部的SiN内衬层去除，以形成非连续内衬层，使得浅沟槽隔离结构底部不会有足够量的载流子聚集，从而避免晶体管衬底中的空穴聚集在浅沟槽隔离结构底部而导致的漏电。
本实用新型能够减小相邻的PMOS晶体管之间产生的漏电流。
本实用新型可以减小PMOS晶体管老化后维持电流的异常增加，保持周边区域中的PMOS晶体管的器件特性。
本实用新型结构及工艺简单，在半导体设计制造领域具有广泛的应用前景。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (12)
1.一种浅沟槽隔离结构，其特征在于，包括：
硅衬底，具有第一沟槽和第二沟槽，所述第一沟槽形成于所述硅衬底中，用以隔离PMOS晶体管，所述第二沟槽形成于所述硅衬底中，用以隔离NMOS晶体管，且所述第一沟槽的宽度大于所述第二沟槽的宽度；
热氧化层，形成于所述第一沟槽的侧壁及底部及所述第二沟槽的侧壁及底部；
内衬层，形成于所述第一沟槽的热氧化层的表面，且所述第一沟槽底部的所述内衬层被去除，以显露所述第一沟槽底部的热氧化层；
填充层，填充于所述第二沟槽内且与所述内衬层的材料相同；以及
介质层，填充于所述第一沟槽中。
2.根据权利要求1所述的浅沟槽隔离结构，其特征在于：所述内衬层的电阻率在2×1011欧姆米(Ωm)～1×1025欧姆米(Ωm)之间，所述内衬层的材料包含SiN及SiON所组成群组中的一种。
3.根据权利要求1所述的浅沟槽隔离结构，其特征在于：在所述第一沟槽中的所述内衬层的厚度小于形成于所述第一沟槽中的所述热氧化层的厚度。
4.根据权利要求3所述的浅沟槽隔离结构，其特征在于：在所述第一沟槽中的所述内衬层的厚度范围在3纳米(nm)～10纳米(nm)之间，所述热氧化层的厚度范围在5纳米(nm)～20纳米(nm)之间。
5.根据权利要求1所述的浅沟槽隔离结构，其特征在于：所述第一沟槽及所述第二沟槽的任一深度范围在400纳米(nm)～600纳米(nm)之间，所述第一沟槽及所述第二沟槽的任一侧壁中间线与平行于所述硅衬底上表面的底部水平线所形成的实体夹角介于5度(°)～85度(°)。
6.根据权利要求1所述的浅沟槽隔离结构，其特征在于：所述介质层的介电常数不大于3，以增加所述浅沟槽隔离结构的抗漏电性能在所述第一沟槽的底部并减轻电耦合。
7.根据权利要求1所述的浅沟槽隔离结构，其特征在于：所述介质层的材质包含与所述热氧化层材料相同材质的二氧化硅，以降低所述介质层与所述热氧化层之间的界面效应。
8.根据权利要求1至7中任一项所述的浅沟槽隔离结构，其特征在于：在所述第二沟槽内所述填充层的顶部具有一U形凹槽，所述U形凹槽中填充有所述介质层。
9.一种浅沟槽隔离结构，其特征在于，包括：
半导体衬底，具有第一沟槽和第二沟槽，所述第一沟槽形成于所述半导体衬底中，所述第二沟槽形成于所述半导体衬底中，且所述第一沟槽的宽度大于所述第二沟槽的宽度；
槽内非连续内衬层，形成于所述第一沟槽的侧壁，所述槽内非连续内衬层具有隔离间隙图案在所述第一沟槽的底部；
填充层，填充于所述第二沟槽内且与所述槽内非连续内衬层的材料相同；以及
介质层，填充于所述第一沟槽中，所述介质层的介电常数不大于3，所述槽内非连续内衬层的所述隔离间隙图案亦由所述介质层填充。
10.根据权利要求9所述的浅沟槽隔离结构，其特征在于：所述槽内非连续内衬层的介电常数大于所述介质层的介电常数两倍以上。
11.根据权利要求9或10所述的浅沟槽隔离结构，其特征在于：所述浅沟槽隔离结构还包括氧化层，形成于所述第一沟槽的侧壁及底部及所述第二沟槽的侧壁及底部，并且所述氧化层的第一部分位于所述半导体衬底和所述槽内非连续内衬层之间，所述氧化层的第二部分位于所述半导体衬底和所述填充层之间，所述氧化层的第三部分位于所述半导体衬底和所述介质层之间。
12.据权利要求11所述的浅沟槽隔离结构，其特征在于：所述槽内非连续内衬层在所述第一沟槽侧壁的厚度小于所述氧化层的所述第三部分的厚度，所述槽内非连续内衬层的厚度范围在3纳米(nm)～10纳米(nm)之间，所述氧化层的所述第三部分的厚度范围在5纳米(nm)～20纳米(nm)之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721589741.3U CN207781568U (zh) | 2017-11-24 | 2017-11-24 | 浅沟槽隔离结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721589741.3U CN207781568U (zh) | 2017-11-24 | 2017-11-24 | 浅沟槽隔离结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207781568U true CN207781568U (zh) | 2018-08-28 |
Family
ID=63233797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721589741.3U Active CN207781568U (zh) | 2017-11-24 | 2017-11-24 | 浅沟槽隔离结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207781568U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871706A (zh) * | 2017-11-24 | 2018-04-03 | 睿力集成电路有限公司 | 浅沟槽隔离结构及其制作方法 |
| WO2023279509A1 (zh) * | 2021-07-08 | 2023-01-12 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制备方法 |
-
2017
- 2017-11-24 CN CN201721589741.3U patent/CN207781568U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107871706A (zh) * | 2017-11-24 | 2018-04-03 | 睿力集成电路有限公司 | 浅沟槽隔离结构及其制作方法 |
| CN107871706B (zh) * | 2017-11-24 | 2024-02-06 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制作方法 |
| WO2023279509A1 (zh) * | 2021-07-08 | 2023-01-12 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201351486A (zh) | 二極體、雙極接面電晶體及於鰭型場效電晶體裝置內二極體之製造方法 | |
| CN104078462A (zh) | 半导体器件及其制造方法 | |
| CN209087842U (zh) | 一种半导体结构 | |
| CN104752218B (zh) | 半导体器件的形成方法 | |
| CN207781568U (zh) | 浅沟槽隔离结构 | |
| CN107871706A (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN110880472A (zh) | 具有浅沟槽隔离结构的半导体器件及其制备方法 | |
| CN208903993U (zh) | 浅沟槽隔离结构 | |
| CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN105742237A (zh) | 双结构接触孔同步刻蚀工艺 | |
| CN109686702B (zh) | 半导体结构及其形成方法 | |
| CN103227143B (zh) | 浅沟槽隔离工艺 | |
| CN104752334B (zh) | 接触插塞的形成方法 | |
| CN111627820B (zh) | 屏蔽栅场效应晶体管及其制备方法 | |
| CN104900718B (zh) | 一种肖特基二极管及其制造方法 | |
| CN103928386B (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN106298966B (zh) | 半导体器件及其制备方法和电子装置 | |
| CN107994016B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN112951840B (zh) | 一种三维存储器及其制备方法 | |
| CN104637860B (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN209045526U (zh) | 沟槽隔离结构 | |
| TWI579959B (zh) | 淺溝槽隔離結構暨其形成方法 | |
| TWI548090B (zh) | 半導體裝置及其製作方法 | |
| CN105336676B (zh) | 接触插塞的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181008 Address after: 230601 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Hefei, Anhui Patentee before: Ever power integrated circuit Co Ltd |
|
| TR01 | Transfer of patent right |