CN207624686U - 一种焊接面压花的半导体框架 - Google Patents

一种焊接面压花的半导体框架 Download PDF

Info

Publication number
CN207624686U
CN207624686U CN201721859664.9U CN201721859664U CN207624686U CN 207624686 U CN207624686 U CN 207624686U CN 201721859664 U CN201721859664 U CN 201721859664U CN 207624686 U CN207624686 U CN 207624686U
Authority
CN
China
Prior art keywords
conductive metal
metal sheet
welding surface
material strip
surface embossing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721859664.9U
Other languages
English (en)
Inventor
宋春民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Kang Yuan Electronics Co Ltd
Original Assignee
Dongguan Kang Yuan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Kang Yuan Electronics Co Ltd filed Critical Dongguan Kang Yuan Electronics Co Ltd
Priority to CN201721859664.9U priority Critical patent/CN207624686U/zh
Application granted granted Critical
Publication of CN207624686U publication Critical patent/CN207624686U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本实用新型公开一种焊接面压花的半导体框架，包括料带、一体连接于该料带一侧的若干导电金属片，所述导电金属片彼此间距排列，各导电金属片的中心位置压花处理形成多个凹点，此区域为半导体芯片接触区域，增加压花能有效增加半导体芯片与导电金属片的焊接强度，防止脱落；于各导电金属片的表面设有Fe2O3涂层，所述Fe2O3涂层的表面覆盖纳米级石英晶体层，经过磁化处理后，Fe2O3涂层中的铁离子按指定方向排布，提高了导电性，从而增强导电金属片的导电性能。

Description

一种焊接面压花的半导体框架
技术领域
本实用新型涉及电子元器件领域技术，尤其是指一种应用于半导体芯片的焊接面压花的框架。
背景技术
传统的半导体光电芯片，由传统的电极、半导体通过焊料钎焊而成。电极、半导体、焊料的加工均是加工成一个一个的，然后通过人工或模具筛选，组装，封接而成，封接之后仍然需要逐个筛盘进行老炼、清洗、电镀。产品在原材料前处理、加工制造以及半成品后工序处理过程中，均是一个一个的，需要采用模具筛盘进行批量处理，而进入到下一个工序时又需要重复筛盘，需要投入大量的模具治具以及人工，导致产品生产成本较大。
随着自动化作业的发展和流行，半导体产品的加工越来越依赖设备完成，因此出现了直接冲压成型在料带上的整排电极，然而在自动化加工中，电极与半导体之间的焊接不够牢固，容易出现脱焊现象，导致产品的优良良下降。
实用新型内容
有鉴于此，本实用新型针对现有技术存在之缺失，其主要目的是提供一种焊接面压花的半导体框架，其能有效防止半导体芯片与导电金属片焊接后脱落问题，而且通过导电涂层改质提高产品的导电率。
为实现上述目的，本实用新型采用如下之技术方案：
一种焊接面压花的半导体框架，包括料带、一体连接于该料带一侧的若干导电金属片，所述导电金属片彼此间距排列，各导电金属片的中心位置压花处理形成多个凹点，于各导电金属片的表面设有Fe2O3涂层，所述Fe2O3涂层的表面覆盖纳米级石英晶体层。
作为一种优选方案，所述导电金属片为正方形的平片体。
作为一种优选方案，所述导电金属片的其中一个角上延伸出焊脚。
作为一种优选方案，所述焊脚向背离料带的方向延伸出。
作为一种优选方案，所述料带位于第一平面上，各导电金属片位于第二平面上，所述料带与各金属片之间有折弯连接臂，该第一平面与第二平面之间有距离差。
作为一种优选方案，所述折弯连接臂上设有起到增加与塑胶之间的固持力的固持孔。
作为一种优选方案，所述导电金属片的宽度大于折弯连接臂的宽度。
作为一种优选方案，所述导电金属片上打凹点的面积不超过该导电金属片平面面积的1/2。
作为一种优选方案，所述料带上间距地设有若干定位孔。
作为一种优选方案，所述料带为铜合金带体。
本实用新型与现有技术相比具有明显的优点和有益效果，具体而言，由上述技术方案可知，由于在导电金属片的中心位置压花处理形成多个凹点，此区域为半导体芯片接触区域，增加压花能有效增加半导体芯片与导电金属片的焊接强度，防止脱落；此外通过在导电金属片的表面涂覆盖Fe2O3涂层的表面覆盖纳米级石英晶体层，经过磁化处理后，能有效增强导电性能。
为更清楚地阐述本实用新型的结构特征和功效，下面结合附图与具体实施例来对本实用新型进行详细说明。
附图说明
图1是本实用新型之实施例的主视图。
图2是本实用新型之实施例的导电金属片放大图。
图3是本实用新型之实施例的导电金属片表面涂层剖视图。
图4是本实用新型之实施例的导电金属片与半导体芯片焊接的示意图。
附图标识说明：
10、半导体框架 11、料带
12、导电金属片 13、Fe2O3涂层
14、纳米级石英晶体层 15、凹点
16、焊脚 17、折弯连接臂
18、固持孔 19、定位孔
20、半导体芯片。
具体实施方式
请参照图1至图4所示，其显示出了本实用新型之较佳实施例的具体结构，是一种焊接面压花的半导体框架，包括料带11、一体连接于该料带11一侧的若干导电金属片12，所述导电金属片12彼此间距排列。制作时，是在一平板上通过一次冲压成型，一次可以冲压出多个导电金属片12，装配时利用料带11上的定位孔19输送而实现自动化组装。
所述平板为铜合金板，冲压成型前，先在平板的表面涂覆Fe2O3涂层13，干透后再涂覆纳米级石英晶体层14。最后将平板置入磁化设备中，通过高压放电，使Fe2O3涂层13的铁离子被磁化而按指定方向排布，从而提高导电性能。冲压过程中，各导电金属片12的中心位置压花处理形成多个凹点15，压花区域为半导体芯片20接触区域，增加压花后有效防止芯片与导电金属片12焊接后脱落。一般情况下，所述导电金属片12上打凹点15的面积不超过该导电金属片12平面面积的1/2，压花面积不宜过大。
本实施例中，所述导电金属片12为正方形的平片体，所述导电金属片12的其中一个角上延伸出焊脚16，该焊脚16可以为直插式焊脚16，也可以为贴片式焊脚16，并且焊脚16的结构和形状可以为现有常见焊脚16的任意形状。本实施例中，所述焊脚16为直插式焊脚16，其向背离料带11的方向延伸出。
半导体框架10冲压成型后，所述料带11位于第一平面上，各导电金属片12位于第二平面上，所述料带11与各金属片之间有折弯连接臂17，该第一平面与第二平面之间有距离差。所述导电金属片12的宽度大于折弯连接臂的宽度，这样可以在导电金属片12与连接臂之间自然形成段差，焊接半导电体片后浸胶时，段差位置可以增加了产品与胶体的连接强度。此外，所述折弯连接臂17上设有起到增加与塑胶之间的固持力的固持孔18，进一步增加产品浸胶后的连接强度。
本实用新型之焊接面压花的半导体框架的应用如下:一个半导体芯片20配两条料带11，其中一条料带11在上，另一条料带11在下，从而自动组装时，通过自动化设备牵引着各料带11上的若干定位孔19，使料带11移动。通过焊接后上下两导电金属片12分别固定于半导体芯片20的两面，其中，压花处理形成的凹点15可以增强焊锡的爬锡性，使焊接后不易脱落，完成焊接后至少切除其中一条料带11，再浸胶形成包裹在外的胶层，切除另一条料带11便得到成品。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型的技术范围作任何限制，故凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (10)

1.一种焊接面压花的半导体框架，其特征在于：包括料带（11）、一体连接于该料带一侧的若干导电金属片（12），所述导电金属片彼此间距排列，各导电金属片（12）的中心位置压花处理形成多个凹点（15），于各导电金属片的表面设有Fe2O3涂层（13），所述Fe2O3涂层的表面覆盖纳米级石英晶体层（14）。
2.根据权利要求1所述的一种焊接面压花的半导体框架，其特征在于：所述导电金属片（12）为正方形的平片体。
3.根据权利要求1或2所述的一种焊接面压花的半导体框架，其特征在于：所述导电金属片（12）的其中一个角上延伸出焊脚（16）。
4.根据权利要求3所述的一种焊接面压花的半导体框架，其特征在于：所述焊脚（16）向背离料带（11）的方向延伸出。
5.根据权利要求1所述的一种焊接面压花的半导体框架，其特征在于：所述料带（11）位于第一平面上，各导电金属片（12）位于第二平面上，所述料带（11）与各金属片之间有折弯连接臂（17），该第一平面与第二平面之间有距离差。
6.根据权利要求5所述的一种焊接面压花的半导体框架，其特征在于：所述折弯连接臂（17）上设有起到增加与塑胶之间的固持力的固持孔（18）。
7.根据权利要求5所述的一种焊接面压花的半导体框架，其特征在于：所述导电金属片（12）的宽度大于折弯连接臂（17）的宽度。
8.根据权利要求1所述的一种焊接面压花的半导体框架，其特征在于：所述导电金属片（12）上打凹点（15）的面积不超过该导电金属片（12）平面面积的1/2。
9.根据权利要求1所述的一种焊接面压花的半导体框架，其特征在于：所述料带（11）上间距地设有若干定位孔（19）。
10.根据权利要求1所述的一种焊接面压花的半导体框架，其特征在于：所述料带（11）为铜合金带体。
CN201721859664.9U 2017-12-27 2017-12-27 一种焊接面压花的半导体框架 Active CN207624686U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721859664.9U CN207624686U (zh) 2017-12-27 2017-12-27 一种焊接面压花的半导体框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721859664.9U CN207624686U (zh) 2017-12-27 2017-12-27 一种焊接面压花的半导体框架

Publications (1)

Publication Number Publication Date
CN207624686U true CN207624686U (zh) 2018-07-17

Family

ID=62830436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721859664.9U Active CN207624686U (zh) 2017-12-27 2017-12-27 一种焊接面压花的半导体框架

Country Status (1)

Country Link
CN (1) CN207624686U (zh)

Similar Documents

Publication Publication Date Title
CN103401438B (zh) 表面贴装桥式整流器及其制造方法
CN103994359B (zh) 一种模组化led灯条的加工方法
JP6284397B2 (ja) 半導体装置及びその製造方法
CN207624686U (zh) 一种焊接面压花的半导体框架
CN102361025A (zh) 一种高密度集成电路封装结构、封装方法以及集成电路
CN207624684U (zh) 防止虚焊的半导体引线框架
CN103415172A (zh) 带金属引线脚的外壳及其加工方法
CN207887691U (zh) 高速精密连续成型一次冲压电极
CN208004191U (zh) 一种遮蔽固定一体的新型治具
CN103441116A (zh) 一种半导体封装件及其制造方法
CN211670063U (zh) 一种表面贴装电感器的成型结构
CN210753435U (zh) 一种预成型焊片涂覆助焊剂用载具
CN203799822U (zh) 一种薄型电感线圈之构造
CN206877993U (zh) 一种led基于正面焊盘可共晶的封装结构
CN206869265U (zh) Smt表面粘接治具
CN207624688U (zh) 一种引线一体半导体框架
CN202905705U (zh) 一种高密度排列的小功率集成电路引线框架件
CN101593607A (zh) 改进的三角楔体形包裹式镀银贴片电感器
CN205194697U (zh) 一种加强型引线框架
US20100221412A1 (en) Method for manufacturing a substrate
CN211351020U (zh) 一种通孔异型焊盘通用型功率端子
CN204046943U (zh) 软性电路板贴片治具
CN205211793U (zh) 一种led支架
CN105914197B (zh) 一种采用植球工艺的小功率整流元器件及其制造方法
CN211238236U (zh) 一种高沾润性plus引线框架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant