CN207624679U - 一种圆片级包覆型芯片封装结构 - Google Patents
一种圆片级包覆型芯片封装结构 Download PDFInfo
- Publication number
- CN207624679U CN207624679U CN201721879858.5U CN201721879858U CN207624679U CN 207624679 U CN207624679 U CN 207624679U CN 201721879858 U CN201721879858 U CN 201721879858U CN 207624679 U CN207624679 U CN 207624679U
- Authority
- CN
- China
- Prior art keywords
- chip
- monomer
- buffer layer
- soldered ball
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000005253 cladding Methods 0.000 title claims abstract description 5
- 238000004806 packaging method and process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 39
- 239000000178 monomer Substances 0.000 claims abstract description 38
- 239000011241 protective layer Substances 0.000 claims abstract description 5
- 238000005538 encapsulation Methods 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 7
- 230000003139 buffering effect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract 6
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000007711 solidification Methods 0.000 abstract 1
- 230000008023 solidification Effects 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种圆片级包覆型芯片封装结构，属于半导体封装技术领域。其包括芯片单体和包封体焊球，所述芯片单体上表面设置缓冲层，所述缓冲层于芯片电极上方开设缓冲层开口露出芯片电极的正面，并在缓冲层开口上设置芯片焊球，所述芯片单体的四周侧壁设置粗糙面，所述粗糙面呈沟槽状条纹，所述缓冲层的边缘延展至芯片单体的侧壁，在所述芯片单体的四周和正面设置包封层，所述包封层将芯片焊球完全包覆，露出焊球剖面开口，在所述焊球剖面开口设置包封体焊球；在所述芯片单体的下表面和包封层的下表面设置保护层。本实用新型包覆型芯片封装结构能增加包封时芯片与包封料的结合，同时保护芯片边缘防止开裂，缓冲包封料固化时的收缩应力。
Description
技术领域
本实用新型涉及一种圆片级包覆型芯片封装结构，属于半导体封装技术领域。
背景技术
在当今日益蓬勃的半导体行业中，电子封装也成为一个日益重要的领域。几十年来，封装行业的发展，使更多的要求需要得到满足。
随着电子消费领域的不断发展，对于小芯片的需求不断增加，芯片尺寸越小的情况下，单位面积上能更多的放置芯片，则相应的空间就能更多的释放给消费电子产品的设计，从而得到更薄更轻的产品。一方面，CSP封装形式提供了小芯片的可行性，但同时，裸露及未包封的芯片结构具有影响后期的可靠性及焊接爬锡造成漏电等的弊端。另一方面，芯片尺寸很小的情况下，单颗芯片的注塑包封的难度和成本急剧增大，整片晶圆的封装方案才能适应所有的产品结构。
发明内容
本实用新型的目的在于克服上述的问题，提供一种圆片级包覆型芯片封装结构，为芯片提供六面的包封方案，使其具备较好的可靠性，同时解决焊接爬锡漏电的问题。
本实用新型的目的是这样实现的：
本实用新型一种圆片级包覆型芯片封装结构，其包括芯片单体和包封体焊球，所述芯片单体表面设有芯片电极及相应电路布局，
所述芯片单体上表面设置缓冲层，所述缓冲层于芯片电极上方开设缓冲层开口露出芯片电极的正面，并在缓冲层开口上设置芯片焊球，
所述芯片单体的四周侧壁设置粗糙面，所述粗糙面呈沟槽状条纹，
所述缓冲层的边缘延展至芯片单体的侧壁，
在所述芯片单体的四周和正面设置包封层，所述包封层将芯片焊球完全包覆，露出焊球剖面开口，在所述焊球剖面开口设置包封体焊球；
在所述芯片单体的下表面和包封层的下表面设置保护层。
可选地，所述粗糙面的沟槽状条纹垂直或平行于芯片单体的正面。
可选地，所述芯片单体的纵截面呈方形、梯形或倒梯形。
可选地，所述包封层为一体结构。
有益效果
1)本实用新型包覆型芯片封装结构将芯片单体使用包封材料完全包覆，将焊球作为输入/输出端，可以有效的提高芯片的可靠性，同时避免后期焊接爬锡造成的漏电问题；
2)本实用新型包覆型芯片封装结构能保护芯片正面，同时增强了芯片的机械性能，提高芯片对酸碱溶液耐受及跌落等的性能；
3) 本实用新型包覆型芯片封装结构所使用的芯片单体能先经过测试，再进行芯片的封装，能有效的提高芯片封装的良率，降低成本；
4)本实用新型包覆型芯片封装结构能增加包封时芯片与包封料的结合，同时保护芯片边缘防止开裂，缓冲包封料固化时的收缩应力。
附图说明
图1为本实用新型一种圆片级包覆型芯片封装结构的剖面示意图；
图2为缓冲层局部放大剖面示意图；
其中：
芯片单体C1
芯片焊球20
芯片电极11
缓冲层12
缓冲层开口121
粗糙面13
包封层40
焊球剖面开口21
保护层50
包封体焊球30。
具体实施方式
现在将在下文中参照附图更加充分地描述本实用新型，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
本实用新型一种圆片级包覆型芯片封装结构，如图1所示，为减薄并切割成单颗的圆片级包覆型芯片封装结构的剖面示意图。其包括芯片单体C1和包封体焊球30，芯片单体C1的纵截面呈方形、梯形或倒梯形。图中以纵截面呈方形的芯片单体C1示意。
所述芯片单体C1表面设有芯片电极11及相应电路布局，其缓冲层12于芯片电极11上方开设缓冲层开口121露出芯片电极11的正面，并在缓冲层开口121上设置芯片焊球20。所述缓冲层12的边缘延展至芯片单体C1的侧壁，所述芯片单体C1的四周侧壁设置粗糙面13，所述粗糙面13呈沟槽状条纹，具体地，该沟槽状条纹可以垂直芯片单体C1的正面，也可以平行于芯片单体C1的正面。
在所述芯片单体C1的四周和正面设置包封层40，所述包封层40将芯片焊球20完全包覆，露出焊球剖面开口21，在所述焊球剖面开口21设置包封体焊球30；在所述芯片单体C1的下表面和包封层40的下表面设置保护层50。
传统芯片封装的缓冲层不与芯片单体C1边缘齐平，其无法保护包封时的芯片边缘，如图2（b）所示，而本实用新型芯片封装的缓冲层12与侧壁边缘交接的结构能缓冲包封时的压力，如图2（a）所示，防止芯片边缘开裂，侧壁的沟槽还能有效增加芯片与包封料的结合，降低包封时的分层概率，同时缓冲包封料固化时的收缩应力。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (4)
1.一种圆片级包覆型芯片封装结构，其包括芯片单体（C1）和包封体焊球（30），所述芯片单体（C1）表面设有芯片电极（11）及相应电路布局，
其特征在于，
所述芯片单体（C1）上表面设置缓冲层（12），所述缓冲层（12）于芯片电极（11）上方开设缓冲层开口（121）露出芯片电极（11）的正面，并在缓冲层开口（121）上设置芯片焊球（20），
所述芯片单体（C1）的四周侧壁设置粗糙面（13），所述粗糙面（13）呈沟槽状条纹，
所述缓冲层（12）的边缘延展至芯片单体（C1）的侧壁，
在所述芯片单体（C1）的四周和正面设置包封层（40），所述包封层（40）将芯片焊球（20）完全包覆，露出焊球剖面开口（21），在所述焊球剖面开口（21）设置包封体焊球（30）；
在所述芯片单体（C1）的下表面和包封层（40）的下表面设置保护层（50）。
2.根据权利要求1所述的圆片级包覆型芯片封装结构，其特征在于，所述粗糙面（13）的沟槽状条纹垂直或平行于芯片单体（C1）的正面。
3.根据权利要求1所述的圆片级包覆型芯片封装结构，其特征在于，所述芯片单体（C1）的纵截面呈方形、梯形或倒梯形。
4.根据权利要求1所述的圆片级包覆型芯片封装结构，其特征在于，所述包封层（40）为一体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721879858.5U CN207624679U (zh) | 2017-12-28 | 2017-12-28 | 一种圆片级包覆型芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721879858.5U CN207624679U (zh) | 2017-12-28 | 2017-12-28 | 一种圆片级包覆型芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207624679U true CN207624679U (zh) | 2018-07-17 |
Family
ID=62830715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721879858.5U Withdrawn - After Issue CN207624679U (zh) | 2017-12-28 | 2017-12-28 | 一种圆片级包覆型芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207624679U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946260A (zh) * | 2017-12-28 | 2018-04-20 | 江阴长电先进封装有限公司 | 一种圆片级包覆型芯片封装结构及其封装方法 |
-
2017
- 2017-12-28 CN CN201721879858.5U patent/CN207624679U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946260A (zh) * | 2017-12-28 | 2018-04-20 | 江阴长电先进封装有限公司 | 一种圆片级包覆型芯片封装结构及其封装方法 |
| CN107946260B (zh) * | 2017-12-28 | 2023-12-05 | 江阴长电先进封装有限公司 | 一种圆片级包覆型芯片封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102709260B (zh) | 半导体封装构造 | |
| CN105281706B (zh) | 一种声表面波滤波器封装结构及制造方法 | |
| JP4441545B2 (ja) | 半導体装置 | |
| US20110298102A1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| CN107946260B (zh) | 一种圆片级包覆型芯片封装结构及其封装方法 | |
| JP2002231859A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| CN104538373B (zh) | 三维集成传感芯片封装结构及封装方法 | |
| CN207624679U (zh) | 一种圆片级包覆型芯片封装结构 | |
| US20240186226A1 (en) | Semiconductor device package | |
| US20060103021A1 (en) | BGA package having substrate with exhaust hole | |
| CN107342256A (zh) | 半导体工艺及半导体结构 | |
| CN104254190B (zh) | 电路板的制作方法 | |
| CN203013702U (zh) | 封装结构 | |
| KR20110124064A (ko) | 적층형 반도체 패키지 | |
| KR20150046117A (ko) | 장치 및 그 제조 방법 | |
| CN104779175A (zh) | 半导体封装件及其制法 | |
| US9048199B2 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| CN106531644A (zh) | 一种芯片的封装工艺和封装结构 | |
| CN206505948U (zh) | 一种高防潮性的片式led器件及其显示屏 | |
| CN207038516U (zh) | 硅通孔芯片的二次封装体 | |
| US20150041182A1 (en) | Package substrate and chip package using the same | |
| CN102064162B (zh) | 堆叠式封装结构、其封装结构及封装结构的制造方法 | |
| CN104617077A (zh) | 封装基板和集成电路芯片 | |
| CN206806338U (zh) | 薄型化双芯片的叠接封装结构 | |
| CN207624683U (zh) | 一种晶圆级芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20180717 Effective date of abandoning: 20231205 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20180717 Effective date of abandoning: 20231205 |