CN207305075U - Pcb焊盘及qfn芯片焊接装置 - Google Patents

Pcb焊盘及qfn芯片焊接装置 Download PDF

Info

Publication number
CN207305075U
CN207305075U CN201721352744.5U CN201721352744U CN207305075U CN 207305075 U CN207305075 U CN 207305075U CN 201721352744 U CN201721352744 U CN 201721352744U CN 207305075 U CN207305075 U CN 207305075U
Authority
CN
China
Prior art keywords
pin
pad
pcb pads
pcb
millimeter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721352744.5U
Other languages
English (en)
Inventor
郭敏
廖北平
袁刘刚
周春平
蒋汉柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Hengmao Tech Ltd By Share Ltd
Original Assignee
Hunan Hengmao Tech Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Hengmao Tech Ltd By Share Ltd filed Critical Hunan Hengmao Tech Ltd By Share Ltd
Priority to CN201721352744.5U priority Critical patent/CN207305075U/zh
Application granted granted Critical
Publication of CN207305075U publication Critical patent/CN207305075U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本实用新型涉及一种PCB焊盘,PCB焊盘用于双排引脚QFN芯片的焊接,包括接地焊盘和引脚焊盘,所述引脚焊盘包括多个内层引脚焊盘和多个外层引脚焊盘;所述接地焊盘设置于所述引脚焊盘中内层引脚围合而成的区域范围内,所述内层引脚焊盘与所述外层引脚焊盘的宽度与长度与双排引脚QFN芯片的引脚相匹配。本申请PCB焊盘的引脚焊盘尺寸设计符合双排引脚QFN芯片的设计规范,可以控制焊盘印刷过程中焊盘引脚处残留的锡膏的数量,减少焊接成品中连锡,少锡或假锡等现象的发生,提高双排引脚QFN芯片焊接良率。

Description

PCB焊盘及QFN芯片焊接装置
技术领域
本实用新型涉及电子产品的生产,特别是涉及PCB(Printed Circuit Board,印刷电路板)焊盘及QNF(Quad Flat No-leadPackage,方形扁平无引脚封装)芯片焊接装置。
背景技术
随着电子生产工业的发展,SMT(Surface Mount Technology,表面贴装技术)也在不断地改进,QFN是一种表面贴装型封装,由于体积小、重量轻,加上其拥有杰出的电性能和热性能,开发成本也较低,应用正在迅速增长。
双排引脚的QFN近几年新推出的,基于常规QFN封装器件发展而来的新型封装器件,尺寸较小,点阵较多。它的发展使得器件在体积上有了更小的变化,在功能上更加强大,为板级电路高密度发展提供了必要的物质资源。QFN封装的芯片一般通过锡焊焊接在PCB的PCB焊盘上,而PCB焊盘的设计,钢网层的开孔规范都对QFN芯片的焊接良率有着巨大的影响。
虽然单排引脚QFN芯片的焊接工艺已经趋于成熟,但是双排引脚QFN芯片的焊接工艺面临着焊接成品良率较低的困境。
实用新型内容
基于此,有必要针对双排引脚QFN芯片焊接成品良率较低问题,提供一种PCB焊盘及QFN芯片焊接装置,提高双排引脚QFN芯片的焊接良率。
一种PCB焊盘,所述PCB焊盘用于双排引脚QFN芯片的焊接,所述PCB焊盘包括接地焊盘和引脚焊盘,所述引脚焊盘包括多个内层引脚焊盘和多个外层引脚焊盘;所述接地焊盘设置于所述引脚焊盘中内层引脚围合而成的区域范围内,所述内层引脚焊盘与所述外层引脚焊盘的宽度与长度与双排引脚QFN芯片的引脚相匹配。本申请PCB焊盘的引脚焊盘尺寸设计符合双排引脚QFN芯片的设计规范,可以控制焊盘印刷过程中焊盘引脚处残留的锡膏的数量,减少焊接成品中连锡,少锡或假锡等现象的发生,提高双排引脚QFN芯片焊接良率。
在其中一个实施例中,所述内层引脚焊盘与所述外层引脚焊盘的宽度不小于0.2毫米,所述内层引脚焊盘与所述外层引脚焊盘的长度为0.45毫米~0.50毫米。
在其中一个实施例中,相邻的所述内层引脚焊盘间距为0.28毫米~0.30毫米,相邻的所述外层引脚焊盘间距为0.28毫米~0.30毫米。
在其中一个实施例中,所述内层引脚焊盘与所述外层引脚焊盘的间距为0.23毫米~0.27毫米。
在其中一个实施例中,所述引脚焊盘为开窗处理后的引脚焊盘。
在其中一个实施例中,所述PCB焊盘在接地焊盘的接地处设置有透气孔。
在其中一个实施例中,所述PCB焊盘还包括用于在所述PCB焊盘上涂抹锡膏的钢网层,所述钢网层在与所述接地焊盘的接触位置设置有开口,所述钢网层在与所述引脚焊盘的接触位置设置有孔,所述孔的大小与所述引脚焊盘的大小相等。
在其中一个实施例中,所述钢网层的厚度小于或等于0.1毫米。
在其中一个实施例中,所述钢网层在所述透气孔对应处设置有挡板。
一种QFN芯片焊接装置,包括双排引脚QFN芯片本体和上述任意一项的PCB焊盘,所述双排引脚QFN芯片本体与所述PCB焊盘焊接。
上述的PCB焊盘及QFN芯片焊接装置的内层引脚焊盘与所述外层引脚焊盘的宽度与长度与双排引脚QFN芯片的引脚相匹配。这样的尺寸设计符合双排引脚QFN芯片的设计规范,可以控制焊盘印刷过程中焊盘引脚处残留的锡膏的数量,减少焊接成品中连锡,少锡或假锡等现象的发生,提高双排引脚QFN芯片焊接良率。
附图说明
图1为本申请QFN芯片焊接装置其中一个实施例的平面结构示意图;
图2为本申请PCB焊盘其中一个实施例的平面结构示意图;
图3为本申请PCB焊盘其中一个实施例的平面结构示意图;
图4为本申请PCB焊盘其中一个实施例的PCB焊盘钢网层的平面示意结构图。
具体实施方式
为更进一步阐述本申请所采取的技术手段及取得的效果,下面结合附图及较佳实施例,对本申请的技术方案,进行清楚和完整的描述。
如如图1所示,为QFN芯片焊接装置10其中一个实施例的平面结构示意图,该QFN芯片焊接装置10具体可为一块PCB。该QFN芯片焊接装置10上可贴装双排引脚的QFN芯片。QFN芯片焊接装置10上可安装各种芯片300和元器件500,并且芯片300和元器件500之间通过埋设于QFN芯片焊接装置10内的走线互连。为贴装QFN芯片,QFN芯片焊接装置10上设有用于焊接双排引脚QFN芯片的PCB焊盘100。
结合图2,PCB焊盘100内具有接地焊盘120和围绕在接地焊盘140周围的引脚焊盘140。其中接地焊盘100与待焊接的双排引脚QFN芯片的暴露焊盘尺寸一致,引脚焊盘140的数量与待焊接的双排引脚QFN芯片的引脚区的数量一致。QFN芯片焊接装置在PCB焊盘100处的走线必须在引脚焊盘140的正中间垂直下来,不可偏移,这样可以有效地减少走线短路的概率。
PCB焊盘100具体包括接地焊盘120和引脚焊盘140,引脚焊盘140包括多个内层引脚焊盘142和多个外层引脚焊盘144,接地焊盘120设置于引脚焊盘140中内层引脚围合而成的区域范围内,所述内层引脚焊盘与所述外层引脚焊盘的宽度与长度与双排引脚QFN芯片的引脚相匹配。引脚焊盘的大小会影响印刷过程中残留下来的锡膏量,若是引脚焊盘长度过长,则在印刷锡膏的过程中,在引脚焊盘处残留的锡膏可能过多,导致两个相邻引脚焊盘被锡膏连接,这属于连锡现象;若是引脚过短,则可能使得引脚焊盘处的锡膏残留过少,在焊接完成后,引脚焊盘处表面上好像焊接成功,但实际上并没有焊住,有时用手拨动,双排引脚QFN芯片引脚区可直接从引脚焊盘焊接点中拨出,这属于假焊现象。通过控制焊盘引脚大小,可以控制焊盘印刷过程中焊盘引脚处残留的锡膏的数量,减少焊接成品中连锡,少锡或假锡等现象的发生,提高双排引脚QFN芯片焊接良率。
在其中一个实施例中,内层引脚焊盘142与外层引脚焊盘144的宽度不小于0.2毫米,内层引脚焊盘与外层引脚焊盘的长度为0.45毫米~0.50毫米。通过控制焊盘引脚140的大小,可以控制焊盘印刷过程中焊盘引脚处残留的锡膏的数量,减少焊接成品中连锡,少锡或假锡等现象的发生,提高双排引脚QFN芯片焊接良率。
在其中一个实施例中,相邻的内层引脚焊盘142间距为0.28毫米~0.30毫米,相邻的外层引脚144焊盘间距为0.28毫米~0.30毫米。这里所指的间距是指相邻的内层引脚焊盘142与外层引脚焊盘144相对的面的直线距离。控制相邻引脚焊盘140的距离,不使其过小,可以减少焊接成品中出现连锡等不良现象,有效提高焊接良率。
在其中一个实施例中,内层引脚焊盘142与外层引脚焊盘144中间的间距为0.23毫米~0.27毫米。这里所述的间距是指位于同一侧的内层引脚焊盘142的外侧平面和外层引脚焊盘144的内侧平面的直线距离,同一侧指的是内层引脚焊盘142与外层引脚焊盘144位于接地焊盘120的同一侧,内层引脚焊盘142的外侧平面指的是内层引脚焊盘142远离接地焊盘120的那一侧平面,外层引脚焊盘144的内侧平面指的是外层引脚焊盘144接近接地焊盘120的那一侧平面。控制内层引脚焊盘与外层引脚焊盘的距离,不使其过小,可以降低焊接成品中连锡等不良现象的发生率。
在其中一个实施例中,PCB焊盘100在引脚焊盘140处做开窗处理,即在引脚焊盘140处不覆盖阻焊层,防止生产过程出现焊锡对流,造成连锡。
如图3所示,在其中一个实施例中,PCB焊盘在接地焊盘120处还设置有透气孔122,透气孔122可以消除接地焊盘在焊接过程中产生的气泡的现象。透气孔122的直径为2.5毫米~3.0毫米。透气孔122的大小与接地焊盘120的大小有管,接地焊盘120越大,透气孔越大。透气孔122可以清除接地焊盘120与QFN芯片的暴露焊盘在焊接过程中的气泡现象。本实施例中,透气孔142设于接地焊盘120的中心位置。设于中心位置可以让尽可能多的焊接过程中产生的气体通过透气孔142逃逸,同时接地焊盘120边缘部分的气体还可以从引脚焊盘140处逸出。
结合图4,在其中一个实施例中,PCB焊盘100除了透气孔122外还包括钢网层160,钢网层160用于在PCB焊盘100上涂抹锡膏,钢网层160在与接地焊盘120的接触处设置有开口164,可选地,开口为斜条形。钢网层160在与引脚焊盘140的接触处设置有孔162,孔162的大小与钢网层所对应PCB引脚焊盘140的大小相等。锡膏可以通过开口164和孔162准确涂刷到PCB焊盘的接地焊盘120与引脚焊盘140上。用来在PCB焊盘100的接地在印刷时通过钢网层160使用全自动印刷机将锡膏涂抹到PCB焊盘上。钢网层160的架置必须契合全自动印刷机,PCB焊盘100与钢网层160需紧贴,刮刀需平行无缺口。在印刷完成后可以使用SPI(Solder Paste Inspection,锡膏检测设备)或10倍放大镜重点针对双排引脚QFN上锡效果进行100%检查,确保锡膏无偏移、成型佳;无缺锡、塌陷、锡尖、短路等异常清醒,锡膏的覆盖率在90%以上。防止出现锡膏施放小于开孔面积70%,明显锡少、锡尖、短路不良,印刷偏移超过0.3mm等极易造成不良的情况。
在其中一个实施例中,钢网层160的厚度要小于或者等于0.1毫米,钢网层160的厚度影响了在印刷过程后残留在PCB焊盘100的接地焊盘120和引脚焊盘140上锡膏的量,选用厚度在0.1毫米以下的钢网层更有利于防止出现连锡现象。
在其中一个实施例中,钢网层160在钢网层160与PCB焊盘100的透气孔122对应处设置有挡板166。那么在涂刷焊锡时,在透气孔122的位置则不会有焊锡,可以防止锡膏封堵透气孔。
在PCB焊盘100印刷上锡完成后,可以进行回流焊步骤,具体操作为将双排引脚QFN芯片贴于PCB焊盘100上的相应位置,使得QFN芯片的暴露焊盘与PCB焊盘100的接地焊盘对齐、QFN芯片的引脚区与PCB的引脚焊盘140对齐。再采用回流焊接将双排引脚QFN芯片焊接于PCB上。经过加热后,焊锡熔化焊接QFN芯片和PCB焊盘。对于回流焊的具体温度要求为:升温区升温速率保持在3℃/S以下;预热区最低温度150℃最高温度180℃,时间维持在60秒~120秒之间;回流区220℃以上,维持在40秒~90秒,顶峰温度为235℃—250℃之间;降温区降温速率保持在6℃/S之内。温度的有效控制可以辅助回流焊获得更好的效果,提高双排引脚QFN芯片的焊接良率。
在一个具体实施例中,PCB焊盘位于一块PCB上,PCB焊盘用于将双排引脚QFN芯片焊接PCB上,PCB上还安装有其他芯片和元器件,PCB上的各元器件与芯片通过埋设PCB内部的走线连接,走线垂直PCB焊盘,PCB焊盘包括接地焊盘和引脚焊盘,引脚焊盘包括内层引脚焊盘和外层引脚焊盘,接地焊盘120设置于引脚焊盘140中内层引脚围合而成的区域范围内,内层引脚焊盘与外层引脚焊盘的宽度为0.2毫米,内层引脚焊盘与外层引脚焊盘的长度为0.47毫米,相邻的内层引脚焊盘间距为0.29毫米,相邻的外层引脚焊盘间距为0.29毫米,内层引脚焊盘与外层引脚焊盘的间距为0.25毫米。合理的引脚焊盘大小与脚距可以有效减少焊接成品出现假焊,空焊,连锡等问题,提高焊接良率。PCB焊盘在接地焊盘的接地处设置有透气孔,透气孔位于接地焊盘的正中间,透气孔的直径为2.7毫米用于在焊接过程中透气,减少气泡的产生。引脚焊盘还在阻焊层作开窗处理,方便印刷锡膏。PCB焊盘还包括钢网层,钢网层用于在PCB焊盘上涂抹锡膏,钢网层在与接地焊盘的接触处设置有斜条形开口,钢网层在与引脚焊盘的接触处设置有孔,孔的大小与上述引脚焊盘的大小相等,钢网层的厚度为0.1毫米,可有效控制印刷过程中使用锡膏的量,提高双排引脚QFN芯片的焊接良率。钢网层在透气孔对应处设置有挡板。那么在涂刷焊锡时,在透气孔的位置则不会有焊锡,防止封堵透气孔。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种PCB焊盘,所述PCB焊盘用于双排引脚QFN芯片的焊接,其特征在于,所述PCB焊盘包括接地焊盘和引脚焊盘,所述引脚焊盘包括多个内层引脚焊盘和多个外层引脚焊盘;所述接地焊盘设置于所述引脚焊盘中内层引脚围合而成的区域范围内,所述内层引脚焊盘与所述外层引脚焊盘的宽度与长度与双排引脚QFN芯片的引脚相匹配。
2.根据权利要求1所述的PCB焊盘,其特征在于,所述内层引脚焊盘与所述外层引脚焊盘的宽度大于或等于0.2毫米,所述内层引脚焊盘与所述外层引脚焊盘的长度为0.45毫米~0.50毫米。
3.根据权利要求1所述的PCB焊盘,其特征在于,相邻的所述内层引脚焊盘间距为0.28毫米~0.30毫米,相邻的所述外层引脚焊盘间距为0.28毫米~0.30毫米。
4.根据权利要求1所述的PCB焊盘,其特征在于,所述内层引脚焊盘与所述外层引脚焊盘的间距为0.23毫米~0.27毫米。
5.根据权利要求1所述的PCB焊盘,其特征在于,所述引脚焊盘为开窗处理后的引脚焊盘。
6.根据权利要求1所述的PCB焊盘,其特征在于,所述PCB焊盘在接地焊盘的接地处设置有透气孔。
7.根据权利要求6所述的PCB焊盘,其特征在于,所述PCB焊盘还包括用于在所述PCB焊盘上涂抹锡膏的钢网层,所述钢网层在与所述接地焊盘的接触位置设置有开口,所述钢网层在与所述引脚焊盘的接触位置设置有孔,所述孔的大小与所述引脚焊盘的大小相等。
8.根据权利要求7所述的PCB焊盘,其特征在于,所述钢网层的厚度小于或等于0.1毫米。
9.根据权利要求7所述的PCB焊盘,其特征在于,所述钢网层在所述透气孔的对应处设置有挡板。
10.一种QFN芯片焊接装置,其特征在于,包括双排引脚QFN芯片本体和如权利要求1~9任意一项所述的PCB焊盘,所述双排引脚QFN芯片本体与所述PCB焊盘焊接。
CN201721352744.5U 2017-10-18 2017-10-18 Pcb焊盘及qfn芯片焊接装置 Active CN207305075U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721352744.5U CN207305075U (zh) 2017-10-18 2017-10-18 Pcb焊盘及qfn芯片焊接装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721352744.5U CN207305075U (zh) 2017-10-18 2017-10-18 Pcb焊盘及qfn芯片焊接装置

Publications (1)

Publication Number Publication Date
CN207305075U true CN207305075U (zh) 2018-05-01

Family

ID=62272184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721352744.5U Active CN207305075U (zh) 2017-10-18 2017-10-18 Pcb焊盘及qfn芯片焊接装置

Country Status (1)

Country Link
CN (1) CN207305075U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860063A (zh) * 2018-12-26 2019-06-07 无锡市同步电子制造有限公司 底部双排引脚器件回流焊接钢网的开孔方法
CN111885849A (zh) * 2020-07-06 2020-11-03 福建新大陆通信科技股份有限公司 一种qfp封装芯片焊接方法
CN112216616A (zh) * 2020-09-23 2021-01-12 深圳市金百泽电子科技股份有限公司 一种qfn芯片散热焊盘钢网的设计方法
CN112492755A (zh) * 2020-11-02 2021-03-12 江西旭昇电子有限公司 一种无铅喷锡板微小防焊定义焊盘的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860063A (zh) * 2018-12-26 2019-06-07 无锡市同步电子制造有限公司 底部双排引脚器件回流焊接钢网的开孔方法
CN111885849A (zh) * 2020-07-06 2020-11-03 福建新大陆通信科技股份有限公司 一种qfp封装芯片焊接方法
CN112216616A (zh) * 2020-09-23 2021-01-12 深圳市金百泽电子科技股份有限公司 一种qfn芯片散热焊盘钢网的设计方法
CN112492755A (zh) * 2020-11-02 2021-03-12 江西旭昇电子有限公司 一种无铅喷锡板微小防焊定义焊盘的制作方法
CN112492755B (zh) * 2020-11-02 2022-09-27 江西旭昇电子有限公司 一种无铅喷锡板微小防焊定义焊盘的制作方法

Similar Documents

Publication Publication Date Title
CN207305075U (zh) Pcb焊盘及qfn芯片焊接装置
CN101009264A (zh) 配线基板和半导体器件
CN204669723U (zh) 一种电路板、印制电路板及钢网
US7387910B2 (en) Method of bonding solder pads of flip-chip package
CN105472959A (zh) 一种bga返修封装方法
TW201406246A (zh) 印刷電路板及印刷電路板之製造方法
US20210366798A1 (en) Packaged structure and forming method thereof
TW201340792A (zh) 印刷電路板
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
JP4637652B2 (ja) はんだ付け方法及び電子部品
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
CN101026107A (zh) 晶圆级封装的凸块制造方法
CN104600047B (zh) 功率模块及其封装方法
CN205621718U (zh) 导热焊盘及具有其的qfp芯片的封装结构
CN104465427A (zh) 封装结构及半导体工艺
CN111885849A (zh) 一种qfp封装芯片焊接方法
CN206921814U (zh) 一种dfn22‑3l型引线框架
JP2020136624A (ja) 半導体装置
CN107275228B (zh) 改善上盖板精度的半导体封装方法
JP2011119505A (ja) 半導体装置の実装方法
JP3218846B2 (ja) プラズマクリーニング装置及び電子部品製造方法
JPH0243748A (ja) Icチップ実装方法
CN107749748B (zh) 一种声表面波滤波芯片封装结构
KR20120069443A (ko) 패키지 기판용 리드핀과 상기 패키지 기판용 리드핀을 포함하는 반도체 패키지 인쇄회로기판
KR101143358B1 (ko) 플립칩 에스오피 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant