CN207165556U - 重新布线层及具有所述重新布线层的封装结构 - Google Patents

重新布线层及具有所述重新布线层的封装结构 Download PDF

Info

Publication number
CN207165556U
CN207165556U CN201720531295.4U CN201720531295U CN207165556U CN 207165556 U CN207165556 U CN 207165556U CN 201720531295 U CN201720531295 U CN 201720531295U CN 207165556 U CN207165556 U CN 207165556U
Authority
CN
China
Prior art keywords
layer
metal
wiring layer
wiring
metal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720531295.4U
Other languages
English (en)
Inventor
吴政达
林正忠
蔡奇风
林章申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201720531295.4U priority Critical patent/CN207165556U/zh
Application granted granted Critical
Publication of CN207165556U publication Critical patent/CN207165556U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型提供一种重新布线层及具有所述重新布线层的封装结构，所述重新布线层至少包括：介电层；金属叠层结构，位于所述介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；金属种子层，位于所述介电层内，且位于所述金属叠层结构的一表面上，所述金属种子层的材料与所述金属线层的材料相同。本实用新型的重新布线层采用与其材料相同的单一材料作为种子层，在对种子层进行刻蚀时不存在侧切现象，所述重新布线层中金属线的线宽及线间距均比较小；将所述重新布线层应用于封装结构中时，在相同的尺寸内可以得到更多的供电轨道。

Description

重新布线层及具有所述重新布线层的封装结构
技术领域
本实用新型涉及半导体封装技术领域，特别是涉及一种重新布线层及具有所述重新布线层的封装结构。
背景技术
所有的计算和通信系统都需要供电传输系统。供电传输系统会将电源的高电压转换成系统中离散器件所需的许多不同的低电压。供电传输系统的效率决定了向下转换的电力损失，而供电轨道数决定了可支持的离散电压供应或器件的数量。
目前的供电技术面临着如下挑战：
一、随着过程中节点的收缩，设备电压的减小，电力输送的效率会随之降低，使功率消耗更大。
二、添加更多的供电轨道需要复制更多的供电组件，如增加元件数量、增大电路板尺寸、增加电路板的层数、加大系统体积、成本和重量。
三、由于重新布线层的线距、线宽的限制，需要增加封装尺寸。
对于高I/O(输入/输出)芯片封装结构而言，需要多层重新布线层(RDL)货高密度的中介板。然而，在有限的外形形状及封装尺寸下，重新布线层中金属线的线宽及线间距越小意味着可以得到越多的供电轨道。在现有工艺中，一般都使用Ti/Cu种子层作为形成重新布线层的种子层，但由于Ti的刻蚀速率比Cu的刻蚀速率慢很多，在对所述Ti/Cu种子层进行刻蚀的过程中会存在侧切现象，从而很难得到线宽及线间距非常小的重新布线层，进而很难得到较多的供电轨道。
实用新型内容
鉴于以上所述现有技术，本实用新型的目的在于提供一种重新布线层及具有所述重新布线层的封装结构，用于解决现有技术中由于使用Ti/Cu种子层作为重新布线层的种子层而存在的很难得到线宽及线间距非常小的重新布线层，进而很难得到较多的供电轨道的问题。
为实现上述目的及其他相关目的，本实用新型提供一种重新布线层，所述重新布线层至少包括：
介电层；
金属叠层结构，位于所述介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；
金属种子层，位于所述介电层内，且位于所述金属叠层结构的一表面上，所述金属种子层的材料与所述金属线层的材料相同。
可选地，各层所述金属线层中均包括多条金属线，所述金属线的线宽小于2μm，相邻所述金属线的间距小于0.4μm。
可选地，所述金属种子层远离所述金属叠层结构的表面与所述介电层的表面相平齐，所述金属叠层结构远离所述金属种子层的表面与所述介电层的表面相平齐。
可选地，所述金属线层的材料及所述金属种子层的材料均为铜。
本实用新型还提供一种重新布线层的制备方法，所述重新布线层的制备方法至少包括如下步骤：
提供一载体；
于所述载体的上表面形成粘合层；
于所述粘合层的上表面形成如上述任一方案中所述的重新布线层；
去除所述粘合层及所述载体。
可选地，于所述粘合层的上表面形成所述的重新布线层包括如下步骤：
于所述粘合层的上表面形成金属种子层；
与所述金属种子层的上表面形成第一层金属线层；
依据所述第一层金属线层刻蚀所述金属种子层，以去除所述第一层金属线层外围的所述金属种子层；
于所述粘合层的上表面形成覆盖所述金属种子层及所述第一层金属线层上表面和侧壁的介电层；
于所述介电层内形成与所述第一层金属线层电性连接的其他金属线层，相邻所述金属线层之间经由金属插塞电连接。
本实用新型还提供一种封装结构，所述封装结构至少包括：
如上述任一方案中所述的重新布线层；所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层与所述金属种子层临近的表面为第一表面；
有源模块，位于所述重新布线层的第二表面，且与所述金属线层电连接；
无源模块，位于所述重新布线层的第二表面，且与所述金属线层电连接；
金属连接柱，位于所述重新布线层的第二表面，且与所述金属线层电连接；
第一塑封层，位于所述重新布线层的第二表面，且填满所述有源模块、所述无源模块及所述金属连接柱之间的间隙；
焊料凸块，位于所述第一塑封层远离所述重新布线层的表面，且与所述金属连接柱电连接；
用电芯片，位于所述重新布线层的第一表面，且经由所述金属种子层与所述金属线层电连接。
可选地，所述封装结构还包括第二塑封层，所述第二塑封层位于所述用电芯片与所述重新布线层之间，且填满所述用电芯片与所述重新布线层之间的间隙。
可选地，所述有源器件包括控制器及降压变压器；所述无源模块包括电容、电感及电阻。
可选地，所述重新重新布线层的第二表面还设有凸块下金属层，所述有源模块及所述无源模块经由所述凸块下金属层与所述金属线层电连接。
本实用新型还提供一种封装结构的制备方法，所述封装结构的制备方法至少包括如下步骤：
提供一载体；
于所述载体的上表面形成粘合层；
于所述粘合层的上表面形成如上述任一方案中所述的重新布线层；所述重新布线层包括相对的第一表面及第二表面，所述重新布线层的第一表面与所述粘合层相接触；
于所述重新布线层的第二表面键合有源模块、无源模块及金属连接柱；所述有源模块、所述无源模块及所述金属连接柱均与所述金属线层电连接；
于所述重新布线层的第二表面形成第一塑封层，所述第一塑封层填满所述有源模块、所述无源模块及所述金属连接柱之间的间隙；
于所述第一塑封层远离重新布线层的表面形成焊料凸块，所述焊料凸块与所述金属连接柱电连接；
去除所述粘合层及所述载体；
于所述重新布线层的第一表面键合用电芯片，所述用电芯片经由所述金属种子层与所述金属线层电连接。
可选地，于所述粘合层的上表面形成所述的重新布线层包括如下步骤：
于所述粘合层的上表面形成金属种子层；
与所述金属种子层的上表面形成第一层金属线层；
依据所述第一层金属线层刻蚀所述金属种子层，以去除所述第一层金属线层外围的所述金属种子层；
于所述粘合层的上表面形成覆盖所述金属种子层及所述第一层金属线层上表面和侧壁的介电层；
于所述介电层内形成与所述第一层金属线层电性连接的其他金属线层，相邻所述金属线层之间经由金属插塞电连接。
可选地，采用模塑底部填充工艺于所述重新布线层的第二表面形成所述第一塑封层。
可选地，于所述重新布线层的第二表面键合有源模块、无源模块及金属连接柱之前，还包括于所述重新布线层的第二表面形成凸块下金属层的步骤；所述有源模块及所述无源模块经由所述凸块下金属层与所述金属线层电连接。
可选地，于所述重新布线层的第一表面键合用电芯片之后，还包括于所述用电芯片与所述重新布线层之间形成第二塑封层的步骤，所述第二塑封层填满所述用电芯片与所述重新布线层之间的间隙。
如上所述，本实用新型的重新布线层及具有所述重新布线层的封装结构，具有以下有益效果：
本实用新型的重新布线层采用与其材料相同的单一材料作为种子层，在对种子层进行刻蚀时不存在侧切现象，所述重新布线层中金属线的线宽及线间距均比较小。
本实用新型的封装结构中的重新布线层线宽及线间距可以非常小，在相同的尺寸内可以得到更多的供电轨道。
本实用新型的封装结构的制备方法中，采用模塑底部填充工艺于所述重新布线层的第二表面形成所述第一塑封层，塑封材料可以顺畅而迅速地填满所述有源模块、所述无源模块及所述金属连接柱之间的间隙，可以有效避免在出现界面分层；且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠架构。
附图说明
图1显示为本实用新型实施例一中提供的重新布线层的结构示意图。
图2显示为本实用新型实施例二中提供的重新布线层的制备方法的流程图。
图3至图6显示为本实用新型实施例二中提供的重新布线层的制备方法中各步骤的结构示意图。
图7显示为本实用新型实施例三中提供的封装结构的结构示意图。
图8显示为本实用新型实施例四中提供的封装结构的制备方法的流程图。
图9至图19显示为本实用新型实施例四中提供的封装结构的制备方法中各步骤的结构示意图。
元件标号说明
1 重新布线层
11 介电层
12 金属线层
13 金属插塞
14 金属种子层
2 载体
3 粘合层
41 有源模块
42 无源模块
5 金属连线柱
6 第一塑封层
7 焊料凸块
8 用电芯片
81 第二塑封层
9 凸块下金属层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1至图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本实用新型提供一种重新布线层1，所述重新布线层1至少包括：介电层11；金属叠层结构，所述金属叠层结构位于所述介电层11内，所述金属叠层结构包括多层间隔排布的金属线层12及金属插塞13，所述金属插塞13位于相邻所述金属线层12之间，以将相邻的所述金属线层12电连接；金属种子层14，所述金属种子层位于所述介电层11内，且位于所述金属叠层结构的一表面上，所述金属种子层14的材料与所述金属线层12的材料相同，即所述金属种子层14为单一材料结构。
作为示例，各层所述金属线层12中均包括多条金属线，所述金属线的线宽小于2μm，相邻所述金属线的间距小于0.4μm。
作为示例，所述金属种子层14远离所述金属叠层结构的表面与所述介电层11的表面相平齐，所述金属叠层结构远离所述金属种子层14的表面与所述介电层11的表面相平齐。
作为示例，所述金属线层12的材料、所述金属插塞13的材料及所述金属种子层14的材料均可以为但不仅限于铜。
本实用新型的所述重新布线层1采用与其材料相同的单一材料的所述金属种子层14作为种子层，在对所述金属种子层14进行刻蚀时不存在侧切现象，所述重新布线层14中金属线的线宽及线间距均可以达到非常小，譬如，本实施例中，所述重新布线层14中的金属线的线宽小于2μm，相邻所述金属线的间距小于0.4μm。
实施例二
请参阅图2，本实用新型还提供一种重新布线层的制备方法，所述重新布线层的制备方法至少包括如下步骤：
S1：提供一载体；
S2：于所述载体的上表面形成粘合层；
S3：于所述粘合层的上表面形成如上述任一方案中所述的重新布线层；
S4：去除所述粘合层及所述载体。
在步骤S1中，请参阅图2中的S1步骤及图3，提供一载体2。
作为示例，所述载体2的材料可以选自玻璃、不锈钢、硅、氧化硅、金属或陶瓷中的一种或多种，或其他类似物。所述载体2可以为平板型。例如，所述载体2可以为但不仅限于具有一定厚度的玻璃圆形平板。
在步骤S2中，请参阅图2中的S2步骤及图4，于所述载体2的上表面形成粘合层3。
作为示例，所述粘合层3在后续工艺中作为重新布线层1与载体2之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与重新布线层1具有一定的结合力，以保证所述重新布线层1在后续工艺中不会产生移动等情况，另外，其与所述载体2亦具有较强的结合力，一般来说，其与所述载体2的结合力需要大于与所述重新布线层1的结合力。作为示例，所述粘合层3的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。所述胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述粘合层3也可选用物理气相沉积法或化学气相沉积法指的的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述载体2时，可采用湿法腐蚀、化学机械研磨等方法去除所述粘合层3。
在步骤S3中，请参阅图2中的S3步骤及图5，于所述粘合层3的上表面形成如实施例一中所述的重新布线层1。
作为示例，所述重新布线层1的具体结构特征请参阅实施例一，此处不再累述。
作为示例，于所述粘合层3的上表面形成所述的重新布线层1包括如下步骤：
S31：于所述粘合:3的上表面形成所述金属种子层14；
S32：与所述金属种子层14的上表面形成第一层金属线层12；
S33：依据所述第一层金属线层刻蚀所述金属种子层14，以去除所述第一层金属线层12外围的所述金属种子层14；
S34：于所述粘合层3的上表面形成覆盖所述金属种子层14及所述第一层金属线层12上表面和侧壁的介电层11；
S35：于所述介电层11内形成与所述第一层金属线层12电性连接的其他金属线层12，相邻所述金属线层12之间经由金属插塞13电连接。
作为示例，所述金属种子层14、各层所述金属线层12及所述金属插塞13的材料可以为但不仅限于铜。可以采用物理气相沉积法、化学气相沉积法、溅射法、电镀货化学镀中的至少一种形成所述金属种子层14、各层所述金属线层12及所述金属插塞13。
作为示例，所述介电层11采用低k介电材料。作为示例，所述介电层11可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅酸玻璃或含氟玻璃。可以采用旋涂、CVD、等离子增强CVD等工艺形成所述介电层11。
在步骤S4中，请参阅图2中的S4步骤及图6，去除所述粘合层3及所述载体2。
作为示例，可以采用机械研磨、化学抛光、刻蚀、紫外线剥离、机械剥离中的一种或多种去除所述粘合层3及所述载体2；去除所述粘合层3及所述载体2之后即得到如实施例一中所述的重新布线层。
实施例三
请参阅图7，本实用新型还提供一种封装结构，所述封装结构至少包括：如实施例一中所述的重新布线层1；所述重新布线层1包括相对的第一表面及第二表面，其中，所述重新布线层1与所述金属种子层14临近的表面为第一表面；有源模块41，所述有源模块41位于所述重新布线层1的第二表面，且与所述金属线层12电连接；无源模块42，所述无源模块位于所述重新布线层1的第二表面，且与所述金属线层12电连接；金属连接柱5，所述金属连接柱5位于所述重新布线层1的第二表面，且与所述金属线层12电连接；第一塑封层6，所述第一塑封层6位于所述重新布线层1的第二表面，且填满所述有源模块41、所述无源模块42及所述金属连接柱5之间的间隙；焊料凸块7，所述焊料凸块7位于所述第一塑封层6远离所述重新布线层1的表面，且与所述金属连接柱5电连接；用电芯片8，所述用电芯片8位于所述重新布线层1的第一表面，且经由所述金属种子层14与所述金属线层12电连接。
作为示例，所述重新布线层1的具体结构如实施例一中所述的重新布线层1的具体结构相似，具体请参阅实施例一，此处不再累述。
作为示例，所述有源模块41可以包括控制器和降压变换器，所述无源模块42可以包括电容、电感和电阻，所述有源模块41与所述无源模块42可以横向地排列在同一平面层中，便于与后续形成的重新布线层的电连接和布图设计，当然，所述有源模块41与所述无源模块42的具体排布的位置可以根据实际需要进行设计，本实用新型对此不作限制。
需要说明的是，该步骤中，所述有源模块41的背面及所述无源模块42的背面为与所述重新布线层1相结合的结合面，所述重新布线层1与所述有源模块41及所述无源模块42正面的焊垫电连接，以便于与后续形成的重新布线层的电连接。
需要进一步说明的是，当所述有源模块41的背面及所述无源模块42的背面均设有金属焊垫时，可以借助助焊剂，并利用高温回流工艺形成合金层，以实现所述有源模块41的背面及所述无源模块42的背面的所述金属焊垫与所述重新布线层1的焊接固定，从而将所述有源模块41及所述无源模块42固定于所述重新布线层1上；当所述有源模块41的背面及所述无源模块42的背面均没有金属焊垫时，可以借助胶水或双面胶等粘合物将所述有源模块41及所述无源模块42固定于所述重新布线层1上。
作为示例，所述重新重新布线层1的第二表面还设有凸块下金属层9，所述有源模块41及所述无源模块42经由所述凸块下金属层9与所述金属线层12电连接。
作为示例，所述金属连接柱5的材料可以包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种，或其他适合的导电金属材料。优选地，本实施例中，所述金属连接柱5的材料可以为Cu。
作为示例，所述第一塑封层6的材料可以为环氧类树脂、液体型热固性环氧树脂、塑料成型化合物或类似物。
作为示例，所述焊料凸块7可以为焊锡球，优选地，本实施例中，所述焊料凸块7采用球栅阵列结构(Ball Grid Array，BGA)。所述封装结构通过所述焊料凸块7与外部电源电连接。
作为示例，可以采用超声键合、热压键合或普通的回流焊等工艺将所述用电芯片8经由多个微凸块焊接于所述重新布线层1上。
作为示例，所述用电芯片8可以为但不仅限于专用集成电路裸芯(ASIC Die)。
作为示例，所述封装结构还包括第二塑封层81，所述第二塑封层81位于所述用电芯片8与所述重新布线层1之间，且填满所述用电芯片8与所述重新布线层1之间的间隙。
实施例四
请参阅图8，本实用新型还提供过一种封装结构的制备方法，所述封装结构的制备方法适于制备实施例三中所述的封装结构，所述封装结构的制备方法至少包括如下步骤：
S1：提供一载体；
S2：于所述载体的上表面形成粘合层；
S3：于所述粘合层的上表面形成如上实施例一中所述的重新布线层；所述重新布线层包括相对的第一表面及第二表面，所述重新布线层的第一表面与所述粘合层相接触；
S4：于所述重新布线层的第二表面键合有源模块、无源模块及金属连接柱；所述有源模块、所述无源模块及所述金属连接柱均与所述金属线层电连接；
S5：于所述重新布线层的第二表面形成第一塑封层，所述第一塑封层填满所述有源模块、所述无源模块及所述金属连接柱之间的间隙；
S6：于所述第一塑封层远离重新布线层的表面形成焊料凸块，所述焊料凸块与所述金属连接柱电连接；
S7：去除所述粘合层及所述载体；
S8：于所述重新布线层的第一表面键合用电芯片，所述用电芯片经由所述金属种子层与所述金属线层电连接。
在步骤S1中，请参阅图8中的S1步骤及图9，提供一载体2。
作为示例，所述载体2的材料可以选自玻璃、不锈钢、硅、氧化硅、金属或陶瓷中的一种或多种，或其他类似物。所述载体2可以为平板型。例如，所述载体2可以为但不仅限于具有一定厚度的玻璃圆形平板。
在步骤S2中，请参阅图8中的S2步骤及图10，于所述载体2的上表面形成粘合层3。
作为示例，所述粘合层3在后续工艺中作为重新布线层1与载体2之间的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与重新布线层1具有一定的结合力，以保证所述重新布线层1在后续工艺中不会产生移动等情况，另外，其与所述载体2亦具有较强的结合力，一般来说，其与所述载体2的结合力需要大于与所述重新布线层1的结合力。作为示例，所述粘合层3的材料选自双面均具有粘性的胶带或通过旋涂工艺制作的粘合胶等。所述胶带优选采用UV胶带，其在UV光照射后很容易被撕离。在其它实施方式中，所述粘合层3也可选用物理气相沉积法或化学气相沉积法指的的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等。在后续分离所述载体2时，可采用湿法腐蚀、化学机械研磨等方法去除所述粘合层3。
在步骤S3中，请参阅图8中的S3步骤及图11，于所述粘合层3的上表面形成如实施例一中所述的重新布线层1。
作为示例，所述重新布线层1的具体结构特征请参阅实施例一，此处不再累述。
作为示例，于所述粘合层3的上表面形成所述的重新布线层1包括如下步骤：
S31：于所述粘合层3的上表面形成所述金属种子层14；
S32：与所述金属种子层14的上表面形成第一层金属线层12；
S33：依据所述第一层金属线层刻蚀所述金属种子层14，以去除所述第一层金属线层12外围的所述金属种子层14；
S34：于所述粘合层3的上表面形成覆盖所述金属种子层14及所述第一层金属线层12上表面和侧壁的介电层11；
S35：于所述介电层11内形成与所述第一层金属线层12电性连接的其他金属线层12，相邻所述金属线层12之间经由金属插塞13电连接。
作为示例，所述金属种子层14、各层所述金属线层12及所述金属插塞13的材料可以为但不仅限于铜。可以采用物理气相沉积法、化学气相沉积法、溅射法、电镀货化学镀中的至少一种形成所述金属种子层14、各层所述金属线层12及所述金属插塞13。
作为示例，所述介电层11采用低k介电材料。作为示例，所述介电层11可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅酸玻璃或含氟玻璃。可以采用旋涂、CVD、等离子增强CVD等工艺形成所述介电层11。
请参阅图12，步骤S3之后还包括于所述重新布线层1的第二表面形成凸块下金属层9的步骤；后续键合的所述有源模块41及所述无源模块42经由所述凸块下金属层9与所述金属线层12电连接。
在步骤S4中，请参阅图8中的S4步骤及图13及图14，于所述重新布线层1的第二表面键合有源模块41、无源模块42及金属连接柱5；所述有源模块41、所述无源模块42及所述金属连接柱5均与所述金属线层12电连接。
作为示例，所述有源模块41可以包括控制器和降压变换器，所述无源模块42可以包括电容、电感和电阻，所述有源模块41与所述无源模块42可以横向地排列在同一平面层中，便于与所述重新布线层1的电连接和布图设计，当然，所述有源模块41与所述无源模块42的具体排布的位置可以根据实际需要进行设计，本实用新型对此不作限制。
需要说明的是，该步骤中，所述有源模块41的背面及所述无源模块42的背面为与所述重新布线层1相结合的结合面，所述重新布线层1与所述有源模块41及所述无源模块42正面的焊垫电连接，以便于与后续形成的重新布线层的电连接。
需要进一步说明的是，当所述有源模块41的背面及所述无源模块42的背面均设有金属焊垫时，可以借助助焊剂，并利用高温回流工艺形成合金层，以实现所述有源模块41的背面及所述无源模块42的背面的所述金属焊垫与所述凸块下金属层9的焊接固定，从而将所述有源模块41及所述无源模块42固定于所述重新布线层1上；当所述有源模块41的背面及所述无源模块42的背面均没有金属焊垫时，可以借助胶水或双面胶等粘合物将所述有源模块41及所述无源模块42经由所述凸块下金属层9固定于所述重新布线层1上。
作为示例，可以采用但不仅限于电镀工艺在所述重新布线层1的第二表面形成所述金属连接柱5。
作为示例，采用电镀工艺在所述重新布线层1的第二表面形成所述金属连接柱5包括如下步骤：
在所述重新布线层1的第二表面需要形成所述金属连接柱5的位置形成虚拟焊垫(未示出)；
在所述重新布线层1的第二表面及所述虚拟焊垫表面形成光刻胶层(未示出)；
通过曝光、显影在所述光刻胶层内对应于需要形成所述金属连接柱5的所述虚拟焊垫的位置形成通孔，所述通孔暴露出所述虚拟焊垫；
采用电镀工艺在所述通孔内形成所述金属连接柱5，此时，所述虚拟焊垫可以为电镀的种子层；
去除所述光刻胶层。
作为示例，在所述载体21表面需要形成所述金属连接柱5的位置或形成所述虚拟焊垫包括如下步骤：
采用金属溅射或化学镀在所述重新布线层1的第二表面形成金属层；
在所述金属层表面形成光刻胶层，通过曝光、显影在所述光刻胶层内形成通孔，所述通孔定义出所述虚拟焊垫之外的区域；
采用刻蚀工艺去除暴露的所述金属层，去除所述光刻胶层即得到所述虚拟焊垫。
作为示例，所述金属连接柱5的材料可以包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种，或其他适合的导电金属材料。所述虚拟焊垫的材料同样可以包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种，或其他适合的导电金属材料。例如，所述金属连接柱5的材料可以为Cu，所述虚拟焊垫的材料可以为Ti/Cu。
在步骤S5中，请参阅图8中的S5步骤及图15，于所述重新布线层1的第二表面形成第一塑封层6，所述第一塑封层6填满所述有源模块41、所述无源模块42及所述金属连接柱5之间的间隙。
作为示例，可以采用模塑底部填充工艺于所述重新布线层1的第二表面形成所述第一塑封层6。采用模塑底部填充工艺于所述重新布线层1的第二表面形成所述第一塑封层6，塑封材料可以顺畅而迅速地填满所述有源模块41、所述无源模块42及所述金属连接柱5之间的间隙，可以有效避免在出现界面分层；且模塑底部填充不会像现有技术中的毛细底部填充工艺那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠架构。
作为示例，所述第一塑封层6的材料可以为环氧类树脂、液体型热固性环氧树脂、塑料成型化合物或类似物。
在步骤S6中，请参阅图8中的S6步骤及图16，于所述第一塑封层6远离重新布线层1的表面形成焊料凸块7，所述焊料凸块7与所述金属连接柱5电连接。
作为示例，所述焊料凸块7可以为焊锡球，优选地，本实施例中，所述焊料凸块7采用球栅阵列结构(Ball Grid Array，BGA)。所述封装结构通过所述焊料凸块7与外部电源电连接。
在步骤S7中，请参阅图8中的S7步骤及图17，去除所述粘合层3及所述载体2。
作为示例，可以采用机械研磨、化学抛光、刻蚀、紫外线剥离、机械剥离中的一种或多种剥离所述粘合层3及所述载体2；优选地，本实施例中，可以通过撕掉所述粘合层3以剥离所述载体2。
在步骤S8中，请参阅图8中的S8步骤及图18，于所述重新布线,1的第一表面键合用电芯片8，所述用电芯片8经由所述金属种子层14与所述金属线层12电连接。
作为示例，可以采用超声键合、热压键合或普通的回流焊等工艺将所述用电芯片8经由多个微凸块焊接于所述所述金属种子层14上。
作为示例，所述用电芯片8可以为但不仅限于专用集成电路裸芯(ASIC Die)。
作为示例，请参阅图19，于所述重新布线层1的第一表面键合所述用电芯,8之后，还包括于所述用电芯片8与所述重新布线层1之间形成第二塑封层81的步骤，所述第二塑封层81填满所述用电芯片8与所述重新布线层1之间的间隙。
作为示例，可以通过在所述用电芯片8底部与所述重新布线层1之间的区域填充底部填充材料以将所述用电芯片8进一步固定于所述重新布线层1上，所述填充材料可以为但不仅限于底部填充胶。
作为示例，可以采用毛细管底部填充工艺(CUF，Capillary Underfill)或模塑底部填充工艺(MUF，Molding UnderFill)于所述重新布线层1的第一表面键合所述用电芯,8之后，还包括于所述用电芯片8与所述重新布线层1之间形成所述第二塑封层81。
综上所述，本实用新型提供一种重新布线层及具有所述重新布线层的封装结构，所述重新布线层至少包括：介电层；金属叠层结构，位于所述介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；金属种子层，位于所述介电层内，且位于所述金属叠层结构的一表面上，所述金属种子层的材料与所述金属线层的材料相同。本实用新型的重新布线层采用与其材料相同的单一材料作为种子层，在对种子层进行刻蚀时不存在侧切现象，所述重新布线层中金属线的线宽及线间距均比较小；将所述重新布线层应用于封装结构中时，在相同的尺寸内可以得到更多的供电轨道。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (8)

1.一种重新布线层，其特征在于，所述重新布线层至少包括：
介电层；
金属叠层结构，位于所述介电层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；
金属种子层，位于所述介电层内，且位于所述金属叠层结构的一表面上，所述金属种子层的材料与所述金属线层的材料相同。
2.根据权利要求1所述的重新布线层，其特征在于：各层所述金属线层中均包括多条金属线，所述金属线的线宽小于2μm，相邻所述金属线的间距小于0.4μm。
3.根据权利要求1所述的重新布线层，其特征在于：所述金属种子层远离所述金属叠层结构的表面与所述介电层的表面相平齐，所述金属叠层结构远离所述金属种子层的表面与所述介电层的表面相平齐。
4.根据权利要求1所述的重新布线层，其特征在于：所述金属线层的材料及所述金属种子层的材料均为铜。
5.一种封装结构，其特征在于，所述封装结构至少包括：
如权利要求1至4中任一项所述的重新布线层；所述重新布线层包括相对的第一表面及第二表面，其中，所述重新布线层与所述金属种子层临近的表面为第一表面；
有源模块，位于所述重新布线层的第二表面，且与所述金属线层电连接；
无源模块，位于所述重新布线层的第二表面，且与所述金属线层电连接；
金属连接柱，位于所述重新布线层的第二表面，且与所述金属线层电连接；
第一塑封层，位于所述重新布线层的第二表面，且填满所述有源模块、所述无源模块及所述金属连接柱之间的间隙；
焊料凸块，位于所述第一塑封层远离所述重新布线层的表面，且与所述金属连接柱电连接；
用电芯片，位于所述重新布线层的第一表面，且经由所述金属种子层与所述金属线层电连接。
6.根据权利要求5所述的封装结构，其特征在于：所述封装结构还包括第二塑封层，所述第二塑封层位于所述用电芯片与所述重新布线层之间，且填满所述用电芯片与所述重新布线层之间的间隙。
7.根据权利要求5所述的封装结构，其特征在于：所述有源模块包括控制器及降压变压器；所述无源模块包括电容、电感及电阻。
8.根据权利要求5所述的封装结构，其特征在于：所述重新布线层的第二表面还设有凸块下金属层，所述有源模块及所述无源模块经由所述凸块下金属层与所述金属线层电连接。
CN201720531295.4U 2017-05-15 2017-05-15 重新布线层及具有所述重新布线层的封装结构 Active CN207165556U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720531295.4U CN207165556U (zh) 2017-05-15 2017-05-15 重新布线层及具有所述重新布线层的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720531295.4U CN207165556U (zh) 2017-05-15 2017-05-15 重新布线层及具有所述重新布线层的封装结构

Publications (1)

Publication Number Publication Date
CN207165556U true CN207165556U (zh) 2018-03-30

Family

ID=61710054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720531295.4U Active CN207165556U (zh) 2017-05-15 2017-05-15 重新布线层及具有所述重新布线层的封装结构

Country Status (1)

Country Link
CN (1) CN207165556U (zh)

Similar Documents

Publication Publication Date Title
CN105225965B (zh) 一种扇出型封装结构及其制作方法
CN105140213B (zh) 一种芯片封装结构及封装方法
KR102067840B1 (ko) 반도체 디바이스 및 그 제조 방법
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
CN105070671B (zh) 一种芯片封装方法
CN106887393B (zh) 集成有功率传输芯片的封装结构的封装方法
CN105374693A (zh) 半导体封装件及其形成方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN107706521A (zh) 扇出型天线封装结构及其制备方法
CN107104090A (zh) 重新布线层、具有所述重新布线层的封装结构及制备方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN106531710A (zh) 一种集成供电系统的封装件及封装方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN207517662U (zh) 扇出型封装结构
CN106898557B (zh) 集成有供电传输系统的封装件的封装方法
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207165556U (zh) 重新布线层及具有所述重新布线层的封装结构
CN106981467A (zh) 扇出型晶圆级封装结构及其制备方法
WO2018129906A1 (zh) 一种集成供电系统封装件的封装方法
CN207217505U (zh) 半导体结构及扇出型封装结构
CN206758428U (zh) 扇出型晶圆级封装结构
CN110137157A (zh) 半导体封装结构及其制备方法
CN109727934A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.