CN207149541U - 电容器以及电子设备 - Google Patents

电容器以及电子设备 Download PDF

Info

Publication number
CN207149541U
CN207149541U CN201690000518.8U CN201690000518U CN207149541U CN 207149541 U CN207149541 U CN 207149541U CN 201690000518 U CN201690000518 U CN 201690000518U CN 207149541 U CN207149541 U CN 207149541U
Authority
CN
China
Prior art keywords
electrode
internal electrode
capacitor
target
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690000518.8U
Other languages
English (en)
Inventor
中矶俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN207149541U publication Critical patent/CN207149541U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

本实用新型涉及电容器以及电子设备。电容器具备：被设置于基板的第1主面的上层侧的第1内部电极(21)以及与第1内部电极(21)对置配置的第2内部电极(22)；被设置于第1内部电极(21)及第2内部电极(22)之间的电介质层；被设置于第1内部电极(21)以及第2内部电极(22)的上层侧且在多个位置与第1内部电极(21)连接的第1中间电极(41)；被设置于第1中间电极(41)的上层侧且与第1中间电极(41)导通的第1表面电极(51A、51B、51C、51D、51E)以及在多个位置与第2内部电极(22)连接的第2表面电极(52)。

Description

电容器以及电子设备
技术领域
本实用新型涉及适合于低ESR、低ESL的电容器以及包含该电容器的电子设备。
背景技术
通常在电子电路中，以避免直流电源的电压变动、噪声的重叠为目的，在电源线与地线之间连接去耦电容。
在这样的去耦的用途中，要求ESR(等效串联电阻)低，特别是，例如从超过100MHz的高频区域中的噪声除去的观点出发，要求ESL(等效串联电感)极低。
为了减少ESR以及ESL，例如如专利文献1所示那样，将极性不同的端子(第1表面电极、第2表面电极)配置为平面格子状是有效的。由此，并联关系的电流路径变多从而ESR减少。另外，通过在夹着电介质层的上下的电极中流动的电流的方向及在层叠方向的导体中流动的电流的方向分别相反，而磁场产生被抑制，由此使ESL减少。另外，通过整体的电流路径被缩短，从而使ESR以及ESL减少。
专利文献1：国际公报第2007/046173号
在专利文献1所示那样的、将极性不同的表面电极配置为平面格子状的以往的电容器中，根据该电容器所连接的基板上的电路图案，进出多个表面电极(外部端子)的电流产生方向性。这里，参照图11示出电流的方向性。图11是表示专利文献1所示的供电容器安装的电路基板侧的安装电极的构成例的图。在图11中，在布线211、212、213…218中流动的电流流入电容器，从电容器流出的电流在布线221、222、223…228中流动。
在图11中，例如在左上方向存在电源电压供给源或者噪声源的情况下，在接近左上的布线211、212、213、215等、布线221、223等中与其他的布线相比流动更多的电流，电流进出电容器。即，在夹着电介质层的内部电极中，图11中的电流强度高的区域偏左上。像这样，若电流分布不均匀，则第1表面电极以及第2表面电极分别是多个的效果变小，有效的ESR以及ESL变差。
实用新型内容
本实用新型的目的在于提供一种通过对导体部的形状以及配置进行进一步改进从而对减少ESR以及ESL更有效的电容器以及包含该电容器的电子设备。
(1)本实用新型的电容器的特征在于，具备：
具有第1主面的基板；
(直接或者经由绝缘层)被设置于上述第1主面的上层侧的第1内部电极以及与上述第1内部电极对置配置的第2内部电极；
被设置于上述第1内部电极及上述第2内部电极之间的电介质层；
被设置于上述第1内部电极以及上述第2内部电极的上层侧且在多个位置与上述第1内部电极连接的第1中间电极；以及
被设置于上述第1中间电极的上层侧且与上述第1中间电极连接的第1表面电极、以及在多个位置与上述第2内部电极导通的第2表面电极。
根据上述构成，第1表面电极被第1中间电极暂时共同连接，因此针对相对于第1表面电极的电流的进出的方向性的影响被缓和。即，第1表面电极的电位的偏置(倾斜)被第1中间电极缓和，因此在第1内部电极的平面内的电流集中被缓和。由此使ESL·ESR减少。另外，在从第1内部电极到第1表面电极的电流路径中，并联关系的电流路径变多，从而使ESL·ESR进一步减少。
(2)在上述(1)中，优选上述第1内部电极的外形与上述第2内部电极的外形实质上相同，上述第1中间电极通过设置于上述第2内部电极的开口与上述第1内部电极导通。由此，连接第1内部电极与第1中间电极的导体的路径长度变短，从第1内部电极至第1表面电极的厚度方向上的路径的增大被抑制。
(3)在上述(1)或者(2)中，优选还具备被设置于上述第1内部电极以及上述第2内部电极的上层侧且在多个位置与上述第2内部电极连接的第2中间电极。由此，第2表面电极或者第2内部电极的电位的偏置(倾斜)被第2中间电极缓和，因此第2表面电极以及第2内部电极的平面内的电流集中被缓和。由此使ESL·ESR减少。另外，在从第2内部电极到第2表面电极的电流路径中，并联关系的电流路径变多，从而使ESL·ESR进一步减少。
(4)在上述(3)中，优选上述第2中间电极被上述第1中间电极在相同层的平面内包围，上述第1表面电极被上述第2表面电极在平面内包围。由此，以少的层数，在第1内部电极、第2内部电极以及第2表面电极中流动的电流在面方向上被分散。
(5)在上述(1)至(4)中的任意一项中，优选上述第1表面电极是在纵横的任意一个方向上均与第2表面电极交替地配置的平面格子状。由此，通过第1中间电极以及第2表面电极有效地分散电流。
(6)在上述(1)至(5)中的任意一项中，优选上述第1中间电极与上述第1内部电极相比薄片电阻低。由此，能够使用适合于夹住电介质层的电极亦即第1内部电极以及第2内部电极的电极材料，并且能够构成ESR(等效串联电阻)小的电容器。
(7)在上述(1)至(6)中的任意一项中，优选上述基板是半导体基板，上述第1内部电极、上述第2内部电极、上述第1中间电极、上述第1表面电极以及上述第2表面电极是通过薄膜工艺形成的金属薄膜。由此，能够得到小型且大容量的电容器。
(8)在上述(7)中，优选上述电介质层是由(BaxSr1-x)TiO3等高介电常数材料构成的薄膜层。由此有效利用高介电常数，能够构成小型且高容量的电容器。
(9)在上述(8)中，优选上述第1内部电极以及上述第2内部电极是以Pt为主要成分的金属。由此，能够在氧化性气氛下且800℃以上1000℃以下程度的高温下烧制BST薄膜层。
(10)在上述(1)至(9)中的任意一项中，优选上述第1中间电极以及上述第2中间电极是以Cu或者Al为主要成分的金属。由此，能够针对夹住电介质层的电极亦即第1内部电极以及第2内部电极使用适合于其的电极材料并且能够低ESR化。
(11)在上述(1)至(10)中的任意一项中，优选上述第1表面电极以及上述第2表面电极在表面具备以Cu为主要成分的金属膜。由此，提高端子电极的环境抵抗性。
(12)本实用新型的电子设备具备电容器以及供该电容器安装的电路基板，上述电子设备的特征在于，上述电容器是(1)至(11)中的任意一项所记载的电容器，上述电路基板具备分别与(1)至(11)中的任意一项所记载的第1表面电极以及第2表面电极连接的第1安装电极以及第2安装电极。
根据上述构成，构成具备低ESL·ESR的电容器的电子设备。
(13)例如，在上述(12)中，在上述电路基板设置有集成电路以及向该集成电路供给电源电压的电源电路，上述电容器是连接于上述集成电路的电源端子与地线之间的去耦电容用的电容器。根据该构成，构成施加到集成电路的电源端子的噪声成分、电压变动成分被抑制的电子设备。
根据本实用新型，即使根据电容器所连接的基板上的电路图案等，而针对第1表面电极以及第2表面电极的电流的输入输出不均匀，也能抑制由此造成的电容器的ESL·ESR的劣化。另外，能够构成将低ESL·ESR的电容器例如作为去耦电容而组入的电子设备。
附图说明
图1是第1实施方式的电容器101以及其安装目的地的电路基板的立体图。
图2是图1中的X－X部分的剖视图。
图3的(A)是第2实施方式的电容器102的俯视图。图3的(B)是电容器102的主视图。
图4是电容器102的几个层的俯视图。
图5是表示电容器102的各层的各电极、各导体的连接关系的分解俯视图。
图6是图4中的Y－Y部分的剖视图。
图7是表示电容器102的阻抗的频率特性的图。
图8的(A)是第3实施方式的电容器103的俯视图。图8的(B)是图8的(A)中的B－B部分的剖视图。图8的(C)是图8的(A)中的C－C部分的剖视图。
图9是电容器103的概略分解立体图。
图10是表示针对应用电路的电容器101的连接例的图。
图11是表示专利文献1所示的供电容器安装的电路基板侧的安装电极的构成例的图。
具体实施方式
以下，参照附图列举几个具体的例子，示出用于实施本实用新型的多个方式。在各图中对相同位置赋予相同的附图标记。在第2实施方式以后，省略与第1实施方式共同的事项的记述，对不同的点进行说明。特别是，关于基于相同的构成的相同的作用效果，在每个实施方式中就不一一言及。
《第1实施方式》
图1是第1实施方式的电容器101以及其安装目的地的电路基板的立体图。
在图1中，电容器101将安装于电路基板200的一侧的面(安装面)表示为上表面。该电容器101具备第1端子电极61A、61B、61C、61D、61E以及第2端子电极62A、62B、62C、62D。第1端子电极61A、61B、61C、61D、61E被形成于第1表面电极上。第2端子电极62A、62B、62C、62D被形成于第2表面电极上。多个第1端子电极61A、61B、61C、61D、61E是同电位的输入输出端子(例如正极侧端子)，多个第2端子电极62A、62B、62C、62D是同电位的输入输出端子(例如负极侧端子)。这些端子电极构成LGA型的端子电极。第1端子电极61A、61B、61C、61D、61E是本实用新型的“第1表面电极”的一个例子。第2端子电极62A、62B、62C、62D是本实用新型的“第2表面电极”的一个例子。
电容器101是在上述第1端子电极61A、61B、61C、61D、61E与第2端子电极62A、62B、62C、62D之间具有规定的电容的元件，例如作为去耦电容而被使用。
在电路基板200形成有第1安装电极(焊盘)161A、161B、161C、161D、161E以及第2安装电极(焊盘)162A、162B、162C、162D。电容器101的第1端子电极61A、61B、61C、61D、61E以及第2端子电极62A、62B、62C、62D具有分别与电路基板200上的第1安装电极161A、161B、161C、161D、161E以及第2安装电极162A、162B、162C、162D对应的形状，各端子电极经由导电性接合材料分别与各安装电极连接。
多个第1安装电极161A、161B、161C、161D、161E经由连接导体连接于电路基板200的表面，且是同电位。另外，多个第2安装电极162A、162B、162C、162D经由连接导体连接于电路基板200的内层，且是同电位。
在电路基板200的表面也可以对阻焊剂进行图案化以使得覆盖连接导体。电路基板200可以是被设置于各种电子设备的印刷布线板，也可以是用于将半导体集成电路芯片搭载于其他的基板的插入器。
图2是图1中的X－X部分的剖视图。
若赋予图2所表示的部分的附图标记并对本实施方式的电容器101的构成进行记述，则如下所述。
电容器101具备：
具有第1主面的基板10；
被设置于第1主面的上层侧的第1内部电极21A、21B以及与第1内部电极21A、21B对置配置的第2内部电极22A、22B；
被设置于第1内部电极21A、21B及第2内部电极22A、22B之间的电介质层20A、20B、20C；
被设置于第1内部电极21A、21B以及第2内部电极22A、22B的上层侧且在多个位置与第1内部电极21A、21B连接的第1中间电极41；以及
被设置于第1中间电极41的上层侧且与第1中间电极41连接的第1表面电极51A、以及在多个位置与第2内部电极22A、22B导通的第2表面电极52。
另外，在本实施方式中，第2中间电极42C被设置于第1内部电极21A、21B以及第2内部电极22A、22B的上层侧，并且在多个位置与第2内部电极22A、22B连接，从而第2表面电极52与第2中间电极42C连接。
若对电容器101的构成要素进行列举，则如下所述。
(a)基板10，
(b)被形成于基板10的第1主面的紧贴层11，
(c)被形成于紧贴层11的上层的第1内部电极21A、21B以及第2内部电极22A、22B，
(d)被设置于第1内部电极21A与第2内部电极22A之间的电介质层20A、被设置于第1内部电极21B与第2内部电极22A之间的电介质层20B、被设置于第1内部电极21B与第2内部电极22B之间的电介质层20C，
(e)被设置于第1内部电极21A、21B以及第2内部电极22A、22B的上层侧且在多个位置与第1内部电极21A、21B连接的第1中间电极41，
(f)被设置于第1内部电极21A、21B以及第2内部电极22A、22B的上层侧且在多个位置与第2内部电极22A、22B连接的多个第2中间电极(在图2中的剖面中示出第2中间电极42C。)，
(g)被设置于第1中间电极41的上层侧且与第1中间电极41连接的第1表面电极51A、51B，
(h)被设置于第2中间电极42C等的上层侧且在多个位置与第2内部电极22A、22B导通的第2表面电极52，
(i)被形成于第1表面电极51的上表面的多个第1端子电极61A、61B、61C、61D、61E(在图2中示出第1端子电极61A、61B。)，
(j)被形成于第2表面电极的上表面的多个第2端子电极62A、62B、62C、62D(在图2中示出第2端子电极62C。)，
(k)覆盖第1内部电极21A、21B、第2内部电极22A、22B以及电介质层20A、20B、20C的层叠体部分的无机绝缘层30，
(l)覆盖无机绝缘层30且形成第1中间电极41、第2中间电极42C的第1有机绝缘层31，
(m)覆盖第1有机绝缘层31且形成第1表面电极51A、第2表面电极52的第2有机绝缘层32，
(n)覆盖第2有机绝缘层32且使第1端子电极61A、61B、第2端子电极62C等露出的第3有机绝缘层33。
在图2中，通过第1内部电极21A、第2内部电极22A以及电介质层20A构成第1电容部，通过第1内部电极21B、第2内部电极22A以及电介质层20B构成第2电容部，通过第1内部电极21B、第2内部电极22B以及电介质层20C构成第3电容部。
多个第1表面电极(51A、51B等)由第1中间电极41暂时共同连接。因此，针对相对于第1端子电极(61A、61B等)的电流的进出的方向性的影响(方向依赖性)被缓和。即，第1表面电极的电位的偏置(倾斜)被第1中间电极41缓和，因此在第1内部电极21A、21B的平面内的电流集中被缓和。由此ESL·ESR减少。另外，在从第1内部电极21A、21B到第1表面电极51A、51B等的电流路径中，并联关系的电流路径变多，使ESL·ESR进一步减少。
本实用新型的电容器(在本实施方式中为电容器101)例如如图10所示那样，作为连接在半导体集成电路300的电源端子Vdd以及地线端子GND的附近的去耦电容(旁路电容)而被使用。
以下，参照图2，按顺序对该电容器101的制造方法进行说明。
(1)基板10是半导体基板或者绝缘体基板，代表性的是在表面形成了SiO2膜的Si基板。在该基板10形成(BaxSr1-x)TiO3膜(以下称为“BST膜”。)来作为紧贴层11。
(2)在紧贴层11(BST膜)的表面按顺序形成作为第1内部电极21A的Pt电极膜、作为电介质层20A的BST膜、作为第2内部电极22A的Pt电极膜。相同地，按顺序形成作为电介质层20B的BST膜、作为第1内部电极21B的Pt电极膜，并且，按顺序形成作为电介质层20C的BST膜、作为第2内部电极22B的Pt电极膜。
例如，上述BST膜通过旋涂工序及烧制工序形成，Pt电极膜通过溅射法成膜。紧贴层11只要是作为用于使电极膜相对于SiO2绝缘膜的紧贴性提高的紧贴层而起作用的膜，则也可以为BST膜以外的膜。另外，并不一定需要紧贴层11。另外，针对上述电极膜，也能够使用导电性良好且耐氧化性优异的高熔点的其他的贵金属材料、例如Au。
(3)作为无机绝缘层30，通过CVD法、溅射法形成SiO2膜，在其上通过自动涂布机等涂覆PBO(聚对苯撑苯并二恶唑)膜并进行烧制，从而形成作为第1有机绝缘层31的PBO膜。然后，例如通过电感耦合型离子体反应离子蚀刻(ICP-RIE)，在SiO2膜形成成为接触孔的开口。此外，无机绝缘层并不限于SiO2，第1有机绝缘层也不限于PBO膜。
(4)通过溅射法等，在上述开口内以及PBO膜的表面例如形成0.1μm/1.0μm/0.1μm的Ti/Cu/Ti膜。
(5)通过对上述Ti/Cu/Ti膜进行图案化来形成第1中间电极41、第2中间电极42C等。此外，各中间电极并不限于基于溅射法的Ti/Cu/Ti膜，例如也可以利用基于电镀法的Cu膜等。
(6)在其上通过自动涂布机等涂覆PBO膜并进行烧制，从而形成作为第2有机绝缘层32的PBO膜。此外，第2有机绝缘层并不限于PBO膜。
(7)通过溅射法等，在上述开口内以及PBO膜的表面例如形成0.1μm/1.0μm/0.1μm的Ti/Cu/Ti膜。
(8)通过对上述Ti/Cu/Ti膜进行图案化来形成第1表面电极51A、51B等以及第2表面电极52。此外，各表面电极也并不限于基于溅射法的Ti/Cu/Ti膜，例如也可以利用基于电镀法的Cu膜等。
(9)作为第3有机绝缘层33，涂覆形成阻焊膜。
(10)在上述阻焊膜形成开口，在其开口内进行Ni电镀，接着进行Au电镀，从而形成表面被Ni/Au电镀的第1端子电极61A、61B等以及第2端子电极62C等。此外，电镀膜并不限于Ni/Au，也可以是Ni/Sn等电镀膜。
像这样，本实施方式的电容器是利用了薄膜工艺的薄膜电容器。在该薄膜电容器中，若由以Pt为主要成分的高熔点金属构成第1内部电极41以及第2内部电极42C等，则能够在氧化性气氛中且在800℃以上1000℃以下程度的高温下烧制作为电介质层20A、20B、20C的高介电常数材料的BST。
若由如以Cu为主要成分的金属膜那样比电阻小的材料构成第1中间电极41以及第2中间电极42C等，并且使膜厚较厚，则能够使薄片电阻比第1内部电极(Pt)的低。此外，对于第1中间电极41以及第2中间电极42C等而言，除了Cu以外，也可以是以Al为主要成分的金属。由此，作为夹着电介质层20A、20B的电极的第1内部电极21A、21B以及第2内部电极22A、22B能够使用适合于其的电极材料，并且能够使电容器低ESR化。
另外，基板10是半导体基板，第1内部电极、第2内部电极、第1中间电极、第1表面电极以及第2表面电极分别是通过薄膜工艺形成的金属薄膜，因此能够得到小型且大容量的电容器。
另外，在本实施方式中，在第1表面电极51A、51B等以及第2表面电极52形成基于Ni/Au电镀膜的第1端子电极61A、61B以及第2端子电极62C等，因此端子电极的环境抵抗性高。
此外，根据本实施方式，第1内部电极21A、21B的外形与第2内部电极22A、22B的外形实质上相同，第1中间电极41通过被设置于第2内部电极22A、22B的开口而与第1内部电极21A、21B导通，因此连接第1内部电极21A、21B与第1中间电极41的导体的路径长度变短，从第1内部电极21A、21B到第1表面电极51A、51B等的厚度方向上的路径的增大被抑制。
另外，第1表面电极51A、51B是在纵横的任意一个方向上都与第2表面电极52交替地配置的平面格子状。由此，通过第1中间电41以及第2表面电极52，电流被有效地分散。
此外，作为电容器中的端子电极以及电路基板中的安装电极的个数，虽例示了纵3列×横3行的合计9个，但例如也可以是纵2列×横2行的合计4个，也可以是纵5列×横5行的合计25个等。其个数也并不限于平方数。
《第2实施方式》
在第2实施方式中示出不仅具备第1中间电极还具备第2中间电极的电容器的例子。
图3的(A)是第2实施方式的电容器102的俯视图。图3的(B)是电容器102的主视图。图3的(A)表示的面是安装于电路基板的一侧的面(安装面)。该电容器102具备第1端子电极61A、61B、61C、61D以及第2端子电极62A、62B、62C、62D、62E。电容器102的各部的尺寸例如如以下那样。
X:0.75mm
Y:0.75mm
P:0.2mm
S:0.1mm
t:0.04mm
h:0.02mm
电容器102是在上述第1端子电极61A、61B、61C、61D与第2端子电极62A、62B、62C、62D、62E之间具有规定的电容的元件，例如作为去耦电容而被使用。
图4是电容器102的几个层的俯视图。图5是表示电容器102的各层的各电极、各导体的连接关系的分解俯视图。图6是图4中的Y－Y部分的剖视图。其中，在图4、图5中，省略了后示的电介质层的图示。
如图4、图5、图6所示，在层L2、L4形成有第1内部电极21A、21B，在层L1、L3形成有第2内部电极22A、22B。在层L6形成有第1中间电极41以及第2中间电极42A、42B、42C、42D、42E。在层L8形成有第1表面电极51A、51B、51C、51D以及第2表面电极52。在层L9分别形成有第1端子电极61A、61B、61C、61D以及第2端子电极62A、62B、62C、62D、62E。
在从层L1到层L6之间，形成有连接第2内部电极22A与第2中间电极42B的层间连接导体81A。在从层L2至层L6之间，形成有连接第1内部电极21A与第1中间电极41的层间连接导体71A。在从层L3到层L6之间，形成有连接第2内部电极22B与第2中间电极42A、42B、42C、42D、42E的层间连接导体81B。在层L5形成有连接第1内部电极21B与第1中间电极41的层间连接导体71B。
另外，在层L7形成有连接第1中间电极41与第1表面电极51A、51B、51C、51D的层间连接导体72以及连接第2中间电极42A、42B、42C、42D、42E与第2表面电极52的层间连接导体82。
第1端子电极61A、61B、61C、61D被形成于第1表面电极51A、51B、51C、51D的表面。第2端子电极62A、62B、62C、62D、62E分别被形成于第2表面电极52的表面。
电容器102的第1电容部以及第2电容部的基本构成与第1实施方式中图2所示的相同。
在第2实施方式中，第1中间电极41将多个第1表面电极51A、51B、51C、51D共同连接。另外，第2中间电极42A、42B、42C、42D、42E将第2内部电极22A、22B的多个位置共同连接。
像这样，多个第1表面电极51A、51B、51C、51D被第1中间电极41暂时共同连接，另外，第2内部电极22A、22B被第2中间电极42A、42B、42C、42D、42E暂时共同连接，而与第2表面电极52连接。因此，针对相对于第1端子电极61A、61B、61C、61D以及第2端子电极62A、62B、62C、62D、62E的电流的进出的方向性的影响被缓和。即，第1表面电极51A、51B、51C、51D的电位的偏置(倾斜)被第1中间电极41缓和，因此在第1内部电极21A、21B的平面内的电流集中被缓和。另外，第2内部电极22A、22B的电位的偏置(倾斜)被第2中间电极42A、42B、42C、42D、42E缓和，因此在第2内部电极22A、22B的平面内的电流集中被缓和。由此ESL·ESR减少。另外，在从第1内部电极21A、21B到第1表面电极51A、51B、51C、51D的电流路径中，并联关系的电流路径变多，在从第2内部电极22A、22B到第2表面电极52的电流路径中，并联关系的电流路径变多，使ESL·ESR进一步减少。
图7是表示电容器102的阻抗的频率特性的图。在图7中，特性曲线A是电容器102的特性，特性曲线B是比较例的特性。比较例是没有设置第1中间电极41以及第2中间电极42A、42B、42C、42D、42E的构造的电容器。电路基板侧的安装电极的形状与图1所示的相同。
根据本实施方式的电容器102，在ESL在成为主导的频率300MHz附近，成为较低阻抗。该频率时的阻抗与ESL相当，ESL是约4pH。比较例的ESL是7pH，因此与比较例相比改善了约3pH。
《第3实施方式》
在第3实施方式中示出层间连接导体的形状与第1、第2实施方式不同的例子。
图8的(A)是第3实施方式的电容器103的俯视图。图8的(B)是图8的(A)中的B－B部分的剖视图。图8的(C)是图8的(A)中的C－C部分的剖视图。图9是电容器103的概略分解立体图。
电容器103具备下面列举的要素。
(a)基板10，
(b)被形成于基板10的第1主面的第1内部电极21以及第2内部电极22，
(c)被设置于第1内部电极21与第2内部电极22之间的电介质层20，
(d)被设置于第1内部电极21以及第2内部电极22的上层侧且在多个位置与第1内部电极21连接的第1中间电极41，
(e)被设置于第1内部电极21以及第2内部电极22的上层侧且在多个位置与第2内部电极22连接的2个第2中间电极42，
(f)被设置于第1中间电极41的上层侧且与第1中间电极41导通的第1表面电极51A、51B、51C、51D、51E，
(g)被设置于第2中间电极42的上层侧且在多个位置与第2中间电极42连接的第2表面电极52，
(h)被形成于第1表面电极51A、51B、51C、51D、51E以及第2表面电极52的表面且在规定位置具有开口的阻焊膜90。
在图8的(B)、图8的(C)中，通过第1内部电极21、第2内部电极22以及电介质层20构成电容部。在图9中，用电容器的电路符号表示该电容部。
第1内部电极21与第1中间电极41被层间连接导体71连接，第1中间电极41与第1表面电极51A、51B、51C、51D、51E被层间连接导体72连接。另外，第2内部电极22与第2中间电极42被层间连接导体81连接，第2中间电极42与第2表面电极52被层间连接导体82连接。
第1中间电极41将多个第1表面电极51A、51B、51C、51D、51E共同连接。另外，第2中间电极42将第2表面电极52以及第2内部电极22的多个位置共同连接。根据该构造，与第2实施方式相同，第1表面电极51A、51B、51C、51D、51E的电位的偏置(倾斜)被第1中间电极41缓和，因此在第1内部电极21的平面内的电流集中被缓和。另外，在第2表面电极52以及第2内部电极22的平面内的电流集中被缓和。由此使ESL·ESR减少。
第1内部电极21的外形与第2内部电极22的外形实质上相同，第1中间电极41通过被设置于第2内部电极22的开口与第1内部电极21导通。由此，连接第1内部电极21与第1中间电极41的导体的路径长度短，从第1内部电极41到第1表面电极51A、51B、51C、51D、51E的厚度方向上的路径长度较短。
第2中间电极42被第1中间电极41在相同层的平面内包围，第1表面电极51A、51B、51C、51D、51E被第2表面电极52在平面内包围。因此，以少的层数，使在第1内部电极21、第2内部电极22以及第2表面电极52中流动的电流在面方向上分散。
此外，在图8的(A)、图8的(B)、图8的(C)、图9中，虽示出在最外表面使第1表面电极51A、51B、51C、51D、51E以及第2表面电极52露出的例子，但也可以与第2实施方式相同，在第1表面电极的上表面形成第1端子电极，在第2表面电极的上表面形成第2端子电极。
此外，如果是如本实施方式那样与第1、第2中间电极分开设置层间连接导体的构造，则也可以不以薄膜工艺而以厚膜工序来形成各层。
《其他实施方式》
在以上所示的各实施方式中，分别以1层构成第1中间电极及第2中间电极，但第1中间电极和第2中间电极中的一方或者双方也可以被形成于多层。另外，第1中间电极和第2中间电极也可以被形成于不同的层。
在以上所示的各实施方式中，第1表面电极与第2表面电极的合计数是奇数，若用n1表示第1表面电极的数量，用n2表示第2表面电极的数量，则设为n2＝n1+1的关系，但也可以是与第2表面电极相比第1表面电极的数量多。
另外，第1表面电极和第2表面电极中的哪个与电源线连接，哪个与地线电极连接均可。但是，优先选择从作为安装目的地的电路基板上的安装电极到电源线的连接路径以及从安装电极到地线电极的路径变短的连接方式。
在以上所示的各实施方式中，在长方体形状基材构成电容器，将第1表面电极以及第2表面电极配置为平面格子状，设为该平面格子的一边沿着上述长方体的一边的正方格子状，但相对于长方体形状基材的平面格子的朝向并不限定于此。例如，也可以是斜方格子状、正三角格子状。
最后，上述实施方式的说明的全部的点只是例示，并不是限制。本领域技术人员能够适当地进行变形以及变更。例如，能够进行不同的实施方式所示的构成的局部置换或者组合。本实用新型的范围并不由上述的实施方式示出，而由权利要求书示出。并且，本实用新型的范围包含与权利要求书均等的范围内的基于实施方式的变更。
附图标记说明：L1～L9…层；10…基板；11…紧贴层；20、20A、20B、20C…电介质层；21、21A、21B…第1内部电极；22、22A、22B…第2内部电极；30…无机绝缘层；31…第1有机绝缘层；32…第2有机绝缘层；33…第3有机绝缘层；41…第1中间电极；42、42A、42B、42C、42D、42E…第2中间电极；51、51A、51B、51C、51D、51E…第1表面电极；52…第2表面电极；61A、61B、61C、61D、61E…第1端子电极；62A、62B、62C、62D、62E…第2端子电极；71、72、81、82…层间连接导体；90…阻焊剂；101、102、103…电容器；161A、161B、161C、161D、161E…第1安装电极；162A、162B、162C、162D…第2安装电极；200…电路基板；211～218、221～228…布线；300…半导体集成电路。

Claims (13)

1.一种电容器，其特征在于，具备：
基板，具有第1主面；
第1内部电极以及第2内部电极，所述第1内部电极被设置于所述第1主面的上层侧，所述第2内部电极与所述第1内部电极对置配置；
电介质层，被设置于所述第1内部电极及所述第2内部电极之间；
第1中间电极，被设置于所述第1内部电极以及所述第2内部电极的上层侧，并且在多个位置与所述第1内部电极连接；以及
多个第1表面电极以及第2表面电极，所述多个第1表面电极被设置于所述第1中间电极的上层侧，并且与所述第1中间电极连接，所述第2表面电极在多个位置与所述第2内部电极导通，
所述多个第1表面电极与所述第1中间电极共同连接。
2.根据权利要求1所述的电容器，其特征在于，
所述第1内部电极的外形与所述第2内部电极的外形实质上相同，所述第1中间电极通过设置于所述第2内部电极的开口与所述第1内部电极导通。
3.根据权利要求1或者2所述的电容器，其特征在于，
所述电容器还具备第2中间电极，所述第2中间电极被设置于所述第1内部电极以及所述第2内部电极的上层侧，并且在多个位置与所述第2内部电极连接。
4.根据权利要求3所述的电容器，其特征在于，
所述第2中间电极被所述第1中间电极在相同层的平面内包围，所述第1表面电极被所述第2表面电极在平面内包围。
5.根据权利要求1或者2所述的电容器，其特征在于，
所述第1表面电极是在纵横的任意一个方向上均与第2表面电极交替地配置的平面格子状。
6.根据权利要求1或者2所述的电容器，其特征在于，
所述第1中间电极与所述第1内部电极相比薄片电阻低。
7.根据权利要求1或者2所述的电容器，其特征在于，
所述基板是半导体基板，所述第1内部电极、所述第2内部电极、所述第1中间电极、所述第1表面电极以及所述第2表面电极是通过薄膜工艺形成的金属薄膜。
8.根据权利要求7所述的电容器，其特征在于，
所述电介质层是BST薄膜层。
9.根据权利要求8所述的电容器，其特征在于，
所述第1内部电极以及所述第2内部电极由以Pt为主要成分的金属构成。
10.根据权利要求1或者2所述的电容器，其特征在于，
所述第1中间电极由以Cu或者Al为主要成分的金属构成。
11.根据权利要求1或者2所述的电容器，其特征在于，
所述第1表面电极以及所述第2表面电极在表面具备以Cu为主要成分的金属膜。
12.一种电子设备，具备电容器以及供该电容器安装的电路基板，所述电子设备的特征在于，
所述电容器是权利要求1至11中的任意一项所记载的电容器，
所述电路基板具备分别与权利要求1至11中的任意一项所记载的第1表面电极以及第2表面电极连接的第1安装电极以及第2安装电极。
13.根据权利要求12所述的电子设备，其特征在于，
具备被设置于所述电路基板的集成电路以及电源电路，所述电源电路向该集成电路供给电源电压，
所述电容器是连接于所述集成电路的电源端子与地线之间的去耦电容用的电容器。
CN201690000518.8U 2015-02-27 2016-02-04 电容器以及电子设备 Active CN207149541U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-038014 2015-02-27
JP2015038014 2015-02-27
PCT/JP2016/053299 WO2016136411A1 (ja) 2015-02-27 2016-02-04 キャパシタおよび電子機器

Publications (1)

Publication Number Publication Date
CN207149541U true CN207149541U (zh) 2018-03-27

Family

ID=56788287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690000518.8U Active CN207149541U (zh) 2015-02-27 2016-02-04 电容器以及电子设备

Country Status (4)

Country Link
US (1) US10366832B2 (zh)
JP (1) JP6332547B2 (zh)
CN (1) CN207149541U (zh)
WO (1) WO2016136411A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915873B2 (en) * 2015-03-25 2024-02-27 Polycharge America, Inc. Polymeric monolithic capacitor
US10811370B2 (en) 2018-04-24 2020-10-20 Cree, Inc. Packaged electronic circuits having moisture protection encapsulation and methods of forming same
US11495554B2 (en) 2019-11-01 2022-11-08 Empower Semiconductor, Inc. Configurable capacitor
KR20210145999A (ko) * 2020-05-26 2021-12-03 에스케이하이닉스 주식회사 반도체 장치의 커패시터 및 이의 분포 모델 회로
US20230124931A1 (en) * 2021-10-20 2023-04-20 Empower Semiconductor, Inc. Configurable capacitor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441104B2 (ja) * 1993-04-09 2003-08-25 株式会社東芝 半導体装置
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US6838717B1 (en) * 2000-08-31 2005-01-04 Agere Systems Inc. Stacked structure for parallel capacitors and method of fabrication
US7161793B2 (en) 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP3966208B2 (ja) * 2002-11-14 2007-08-29 富士通株式会社 薄膜キャパシタおよびその製造方法
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
US7136272B2 (en) * 2003-03-28 2006-11-14 Intel Corporation Low parasitic inductance capacitor with central terminals
JP4523299B2 (ja) 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP4166235B2 (ja) * 2005-07-29 2008-10-15 Ｔｄｋ株式会社 積層コンデンサ
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
WO2007046173A1 (ja) 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
JP4871164B2 (ja) * 2007-02-21 2012-02-08 富士通株式会社 半導体集積回路
JP2009009984A (ja) 2007-06-26 2009-01-15 Sharp Corp 半導体装置及びその製造方法
JP4930602B2 (ja) 2007-12-14 2012-05-16 株式会社村田製作所 薄膜積層キャパシタの製造方法
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
JP5429019B2 (ja) * 2010-04-16 2014-02-26 富士通株式会社 キャパシタ及びその製造方法
JP5195843B2 (ja) 2010-08-18 2013-05-15 富士通セミコンダクター株式会社 半導体装置
JP5549494B2 (ja) * 2010-09-10 2014-07-16 富士通株式会社 キャパシタおよびその製造方法、回路基板、半導体装置
WO2016158228A1 (ja) * 2015-04-02 2016-10-06 太陽誘電株式会社 薄膜キャパシタ

Also Published As

Publication number Publication date
WO2016136411A1 (ja) 2016-09-01
JP6332547B2 (ja) 2018-05-30
US10366832B2 (en) 2019-07-30
US20170338038A1 (en) 2017-11-23
JPWO2016136411A1 (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
CN207149541U (zh) 电容器以及电子设备
TW516052B (en) Multilayer electronic device
US8238116B2 (en) Land grid feedthrough low ESL technology
CN103578708B (zh) 用于功率电感器的磁性模块、功率电感器及其制造方法
CN101202152B (zh) 线圈部件
CN207149415U (zh) 电容器
US20100188799A1 (en) Controlled esr low inductance capacitor
US10170241B2 (en) Multilayer electronic component and method of manufacturing the same
US7675733B2 (en) Multilayer capacitor
CN1918677B (zh) 固体电解电容器
CN1926649B (zh) 固体电解电容器
US9875840B2 (en) Chip coil component
CN105869833A (zh) 电子组件以及具有该电子组件的板
WO2008044376A1 (fr) Dispositif électrique
US9123474B2 (en) Multilayered ceramic capacitor and mounting board therefor
CN104658739A (zh) 多层电感器
JP2019075535A (ja) インダクタ
CN208142032U (zh) Lc复合电子部件以及lc复合电子部件的安装构造
KR102097323B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20170009599A (ko) 복합 전자부품 및 그 실장 기판
US11380484B2 (en) Multilayer electronic component
CN209418326U (zh) 电容器
US11315735B2 (en) Multilayered capacitor and board including the same mounted thereon
CN202996472U (zh) 积层电感器
US11657968B2 (en) Multilayer capacitor and board having the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant