CN206850723U - 消除寄生电容效应的晶体振荡电路 - Google Patents

Abstract

本实用新型提供一种消除寄生电容效应的晶体振荡电路，包含印刷电路板、待起振芯片、晶体、补偿电容，待起振芯片、晶体、补偿电容分别焊接于印刷电路板上，待起振芯片含有内部振荡电路，内部振荡电路的晶体输入端和晶体输出端分别连接至待起振芯片的晶体输入引脚和晶体输出引脚，晶体输入引脚通过印刷电路板上的第一金属导线与晶体的第一晶体引脚连接，晶体的第二晶体引脚通过印刷电路板上的第二金属导线与补偿电容的第一电容引脚连接，补偿电容的第二电容引脚通过印刷电路板上的第三金属导线与晶体输出引脚连接；补偿电容的值为C_xo·(C_xo+C_P)/C_P。本实用新型的晶体振荡电路可以有效消除晶体震荡电路的寄生电容效应。

Description

消除寄生电容效应的晶体振荡电路

技术领域

本实用新型涉及晶体振荡电路，特别涉及一种消除寄生电容效应的晶体振荡电路。

背景技术

晶体振荡电路主要由晶体和集成芯片内部的振荡电路两大部分组成，如图1所示，晶体13通过待起振芯片的晶体输入引脚124和晶体输出引脚125与振荡电路相连接。石英晶体、陶瓷晶体等在谐振时的等效电路如图2所示，包含等效电容C_g、等效电感L_g和晶片振动时摩擦损耗的等效电阻R_g。晶体振荡电路的正常谐振频率为：

电路设计和PCB(印刷电路板)布线、焊接(如布线资源、过孔等)会对电路引入寄生电容。以过孔为例，设某一过孔在铺地层上的隔离孔直径为D₂，过孔焊盘的直径为D₁，PCB板的厚度为T，PCB板基材的介电常数为ε_B，则该过孔的寄生电容C_V大小为：

C_V＝1.41·ε_B·T·D₁/(D₂-D₁)

类似地，PCB上金属布线引入的寄生电容C_L可根据PCB布线的厚度W、PCB布线的长度L、两条PCB布线间的距离d、空气的介电常数ε_A、PCB板基材介电常数为ε_B计算得出，如下公式：

C_L＝W·L·ε_A·ε_B/d

完成PCB焊接后，连接于待起振芯片的晶体输入引脚和晶体输出引脚的外部晶体电路的等效电路如图3所示，包含等效电容C_g、等效电感L_g、等效电阻R_g和寄生电容C_p，寄生电容C_p为所有过孔产生的寄生电容和布线产生的寄生电容的总和。则此时晶体振荡电路的谐振频率为：

与正常谐振频率f₀有所偏差。

实用新型内容

本实用新型要解决的技术问题是为了克服现有技术中，应为PCB布线、过孔等引入寄生电容，从而影响晶体振荡电路谐振频率的缺陷，提供一种消除寄生电容效应的晶体振荡电路。

本实用新型是通过下述技术方案来解决上述技术问题：一种消除寄生电容效应的晶体振荡电路，包含印刷电路板、待起振芯片、晶体、补偿电容，所述待起振芯片、所述晶体、所述补偿电容分别焊接于所述印刷电路板上，所述印刷电路板为多层结构，所述印刷电路板含有过孔，所述待起振芯片含有内部振荡电路，所述内部振荡电路的晶体输入端和晶体输出端与分别连接至所述待起振芯片的晶体输入引脚和晶体输出引脚，所述晶体包含第一晶体引脚和第二晶体引脚，所述补偿电容包含第一电容引脚和第二电容引脚，所述晶体输入引脚通过所述印刷电路板上的第一金属导线与所述第一晶体引脚连接，所述第二晶体引脚通过所述印刷电路板上的第二金属导线与所述第一电容引脚连接，所述第二电容引脚通过所述印刷电路板上的第三金属导线与所述晶体输出引脚连接；

所述补偿电容的值为C_xo·(C_xo+C_P)/C_P，其中C_P为所述印刷电路板布线、过孔产生的寄生电容，C_xo为所述晶体的等效电容。

较佳地，所述晶体为石英晶体。

较佳地，所述印刷电路板的厚度为32mil-72mil，所述印刷电路板的板基材介电常数为3.8F/m-4.4F/m，所述印刷电路板的过孔焊盘的直径为4mil-10mil，所述印刷电路板的过孔在铺底层上的隔离孔的直径为10mil-20mil。

本实用新型的积极进步效果在于：本实用新型的消除寄生电容效应的晶体振荡电路对现有技术中的晶体振荡电路改动很小、成本很低，且消除寄生电容效应的效果明显，有助于晶体振荡电路工作于期望的谐振频率，保证接收谐振信号的待起振芯片正常工作。

附图说明

图1为现有技术中晶体振荡电路结构示意图。

图2为石英晶体在谐振时的等效电路示意图。

图3为完成PCB焊接后，连接于待起振芯片的晶体输入引脚和晶体输出引脚的外部晶体电路的等效电路示意图。

图4为本实用新型一较佳实施例的晶体振荡电路结构示意图。

图5为本实用新型一较佳实施例在考虑PCB过孔、布线产生的寄生电容后的晶体振荡电路的结构示意图。

具体实施方式

下面举一较佳实施例，并结合附图来更清楚完整地说明本实用新型。

如图4所示，本实施例的消除寄生电容效应的晶体振荡电路，包含印刷电路板11、待起振芯片12、晶体13、补偿电容14，待起振芯片12、晶体13、补偿电容14分别焊接于印刷电路板11上，印刷电路板11为多层结构，印刷电路板11含有过孔，待起振芯片12含有内部振荡电路121，内部振荡电路121的晶体输入端122和晶体输出端123分别连接至待起振芯片12的晶体输入引脚124和晶体输出引脚125，晶体13包含第一晶体引脚131和第二晶体引脚132，补偿电容14包含第一电容引脚141和第二电容引脚142，晶体输出引脚125通过印刷电路板11上的第一金属导线111与第一晶体引脚131连接，第二晶体引脚132通过印刷电路板11上的第二金属导线112与第一电容引脚141连接，第二电容引脚142通过印刷电路板11上的第三金属导线113与晶体输入引脚124连接。

PCB焊接完成后，考虑寄生电容后的电路示意图如图5所示，包含晶体13、补偿电容14和寄生电容15。设晶体13在谐振时的等效电路中的电容值为C_XO，补偿电容14值为C_C，寄生电容15值为C_P。此时，连接于晶体输入引脚124和晶体输出引脚125之间的外部晶体电路的等效电容C_E为：

C_E＝C_C·(C_XO+C_P)/(C_C+C_XO+C_P)；

为消除寄生电容15的影响，应使得该等效电容C_E与晶体13的等效电容C_XO相等，即满足：

C_C·(C_XO+C_P)/(C_C+C_XO+C_P)＝C_XO；

即补偿电容14的值为：

C_C＝C_xo·(C_xo+C_P)/C_P。

较佳地，本实施例的晶体振荡电路中使用的晶体为石英晶体，也可以为陶瓷晶体。

较佳地，为尽量减小PCB的过孔、布线产生的寄生电容，使得寄生电容效应处于合理的、可控的范围内，可以对印刷电路板的厚度、印刷电路板的板基材(影响其介电常数)、印刷电路板的过孔焊盘的直径、印刷电路板的过孔在铺底层上的隔离孔的直径等做合理限制。本实施例中，印刷电路板的厚度为32mil-72mil，所述印刷电路板的板基材介电常数为3.8F/m-4.4F/m，所述印刷电路板的过孔焊盘的直径为4mil-10mil，所述印刷电路板的过孔在铺底层上的隔离孔的直径为10mil-20mil。

根据电路原理，在本实施例的晶体振荡电路中，无需考虑补偿电容14和晶体13的极性，因此上述电路连接顺序并非本实施例的晶体振荡电路的唯一电路连接顺序。本领域技术人员根据电路原理等领域技术能够得出的电路连接顺序，如交换补偿电容14和晶体13的位置，也应当属于本实用新型的保护范围。

虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。

Claims (3)

1.一种消除寄生电容效应的晶体振荡电路，其特征在于，包含印刷电路板、待起振芯片、晶体、补偿电容，所述待起振芯片、所述晶体、所述补偿电容分别焊接于所述印刷电路板上，所述印刷电路板为多层结构，所述印刷电路板含有过孔，所述待起振芯片含有内部振荡电路，所述内部振荡电路的晶体输入端和晶体输出端分别连接至所述待起振芯片的晶体输入引脚和晶体输出引脚，所述晶体包含第一晶体引脚和第二晶体引脚，所述补偿电容包含第一电容引脚和第二电容引脚，所述晶体输入引脚通过所述印刷电路板上的第一金属导线与所述第一晶体引脚连接，所述第二晶体引脚通过所述印刷电路板上的第二金属导线与所述第一电容引脚连接，所述第二电容引脚通过所述印刷电路板上的第三金属导线与所述晶体输出引脚连接；

所述补偿电容的值为C_xo·(C_xo+C_P)/C_P，其中C_P为所述印刷电路板布线、过孔产生的寄生电容，C_xo为所述晶体的等效电容。

2.如权利要求1所述的晶体振荡电路，其特征在于，所述晶体为石英晶体。

3.如权利要求1所述的晶体振荡电路，其特征在于，所述印刷电路板的厚度为32mil-72mil，所述印刷电路板的板基材介电常数为3.8F/m-4.4F/m，所述印刷电路板的过孔焊盘的直径为4mil-10mil，所述印刷电路板的过孔在铺底层上的隔离孔的直径为10mil-20mil。