CN205491643U - 具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件 - Google Patents

具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件 Download PDF

Info

Publication number
CN205491643U
CN205491643U CN201620096493.8U CN201620096493U CN205491643U CN 205491643 U CN205491643 U CN 205491643U CN 201620096493 U CN201620096493 U CN 201620096493U CN 205491643 U CN205491643 U CN 205491643U
Authority
CN
China
Prior art keywords
recess
shielding part
electromagnetic interference
plate level
level electromagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201620096493.8U
Other languages
English (en)
Inventor
G·R·英格利史
约瑟夫·C·博埃托
菲利普·范哈斯特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laird Technologies Shanghai Co Ltd
Original Assignee
Laird Technologies Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Laird Technologies Shanghai Co Ltd filed Critical Laird Technologies Shanghai Co Ltd
Application granted granted Critical
Publication of CN205491643U publication Critical patent/CN205491643U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/003—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields made from non-conductive materials comprising an electro-conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

具有增大的屏蔽件下空间的板级电磁干扰EMI屏蔽件。根据各个方面，公开具有用于屏蔽件下的一个或更多个部件的增大的屏蔽件下空间和较大的部件间距的EMI屏蔽件的示例性实施方式。在示例性实施方式中，屏蔽件通常包括沿着盖的内表面的一个或更多个凹进部。介电材料在至少该一个或更多个凹进部内沿着盖的内表面。一个或更多个凹进部可以为屏蔽件下的一个或更多个部件提供增大的屏蔽件下空间和较大的间距。当一个或更多个部件在屏蔽件下时，介电材料可以阻止屏蔽件的一个或更多个凹进部直接接触一个或更多个部件和阻止使一个或更多个部件电短路。

Description

具有增大的屏蔽件下空间的板级电磁干扰EMI屏蔽件
技术领域
本公开总体上涉及具有增大的屏蔽件下空间的板级EMI屏蔽件。
背景技术
本节提供了与本公开有关的背景信息，该背景信息不一定是现有技术。
电子设备操作时常见的问题是设备的电子电路内产生电磁辐射。这种辐射可能导致电磁干扰(EMI)或射频干扰(RFI)，这可能干扰一定距离内的其他电子设备的操作。在没有充分屏蔽的情况下，EMI/RFI干扰可能引起重要信号的衰减或完全丢失，从而致使电子设备低效或无法操作。
减轻EMI/RFI影响的常见解决方案是借助使用能够吸收和/或反射和/或重定向EMI能量的屏蔽件。这些屏蔽件典型地用于使EMI/RFI位于其源内，并且用于隔离EMI/RFI源附近的其他设备。
这里所使用的术语“EMI”应当被认为通常包括并指EMI发射和RFI发射，并且术语“电磁的”应当被认为通常包括并指来自外源和内源的电磁和射频。因此，(这里所使用的)术语屏蔽广泛地包括并指诸如通过吸收、反射、阻挡和/或重定向能量或其某一组合等来减轻(或限制)EMI和/或RFI，使得EMI和/或RFI例如对于政府合规和/或对于电子部件系统的内部功能不再干扰。
实用新型内容
本节提供了公开的简要综述，并且不是其全范围或其所有特征的综合公开。
根据各种方面，公开了具有用于屏蔽件下的一个或更多个部件的增大的屏蔽件下空间和/或更大的部件间距的EMI屏蔽件的示例性实施方式。在示例性实施方式中，该屏蔽件通常包括沿着屏蔽件的内表面的一个或更多个凹进部。介电材料在至少一个或更多个凹进部内沿着屏蔽件的内表面。一个或更多个凹进部可以为屏蔽件下的一个或更多个部件提供增大的屏蔽件下空间和较大的间距。当一个或更多个部件在屏蔽件下时，介电材料可以阻止屏蔽件的一个或更多个凹进部直接接触一个或更多个部件和阻止使一个或更多个部件电短路。
所述介电材料可以包括介电涂层，该介电涂层在至少所述一个或更多个凹进部内沿着所述屏蔽件的所述内表面，使得当所述一个或更多个部件在所述屏蔽件下时，所述介电涂层防止所述一个或更多个凹进部直接接触一个或更多个部件和防止使一个或更多个部件电短路。所述屏蔽件可以包括沿着所述屏蔽件的所述内表面的一个或更多个非凹进部。所述介电涂层可以沿着所述屏蔽件的所述一个或更多个非凹进部中的至少一个。
所述屏蔽件可以包括盖和一个或更多个侧壁，该一个或更多个侧壁从所述盖下垂且被构造为用于总体上围绕所述基板上的所述一个或更多个部件安装到所述基板。所述一个或更多个凹进部可以沿着所述盖的内表面和/或所述一个或更多个侧壁中的至少一个的内表面。所述一个或更多个凹进部可以沿着所述盖的所述内表面。所述盖在所述一个或更多个凹进部处的厚度可以小于所述盖沿着所述盖的周边的厚度，从而为所述一个或更多个凹进部下方的部件提供增大的空间和较大的间距。所述一个或更多个凹进部可以包括由所述盖的较厚部分分开的多个不连贯的凹处(pocket)。所述屏蔽件可以包括内壁，该内壁在所述多个不连贯的凹处中的至少两个之间。所述内壁、所述盖以及所述一个或更多个侧壁合作限定多个独立的EMI屏蔽隔室，使得所述基板上的不同部件能被定位在不同的隔室中，并且借助EMI屏蔽隔室阻止EMI进入到各EMI屏蔽隔室中和/或从各EMI屏蔽隔室出去，来提供EMI屏蔽。所述盖和所述一个或更多个侧壁可以由单件导电材料一体形成以具有整体或单件构造。
所述屏蔽件可以包括盖和一个或更多个侧壁，该一个或更多个侧壁从所述盖下垂且被构造为用于总体上围绕所述基板上的所述一个或更多个部件安装到所述基板。所述一个或更多个凹进部可以包括沿着所述盖的内表面和/或所述一个或更多个侧壁中的至少一个的内表面蚀刻的一个或多个凹处。
所述一个或更多个凹进部可以具有通过去除制造所述屏蔽件的材料的一部分而限定的减小的厚度，使得所述减小的厚度为所述一个或更多个凹进部下方的部件提供增大的空间和/或较大的间距。
进一步的应用领域根据这里所提供的描述将变得明显。该综述中的描述和具体示例仅是用于例示的目的，并且不旨在限制本公开的范围。
附图说明
这里所描述的附图仅用于例示所选实施方式而不是所有可能的实施，并且不旨在限制本公开的范围。
图1是根据示例性实施方式的具有增大的屏蔽件下空间的EMI屏蔽件的立体底面图，其中，屏蔽件包括凹处或腔、沿着凹处的介电材料以及凹处之间的内壁或分隔件；
图2是图1中所示的EMI屏蔽件的在内壁或分隔件附接(例如，焊接等)到屏蔽件的在凹处之间的内表面之前的、分解上部立体图；
图3是图1中所示的EMI屏蔽件的顶视图，其中包括可以用于EMI屏蔽件的以毫米(英寸)为单位的示例尺寸；
图4是图1中所示的EMI屏蔽件的侧视图，其中包括可以用于EMI屏蔽件的以毫米(英寸)为单位的示例尺寸；
图5是图1中所示的EMI屏蔽件的端视图；
图6是沿着图3中的线B-B截取的EMI屏蔽件的截面图，其中包括可以用于EMI屏蔽件的以毫米(英寸)为单位的示例尺寸；
图7例示了图6中EMI屏蔽件的画圆圈并标出A的部分，其中包括可以用于EMI屏蔽件的以毫米(英寸)为单位的示例尺寸；
图8是图1中所示的内壁或分隔件的在附接到屏蔽件的内表面之前的立体图；
图9是图8中所示的内壁或分隔件的侧视图；
图10是图8中所示的内壁或分隔件的顶视图，其中包括可以用于内壁或分隔件的以毫米(英寸)为单位的示例尺寸；
图11是图8中所示的内壁或分隔件的端视图，其中包括可以用于内壁或分隔件的以毫米(英寸)为单位的示例尺寸；
图12是示出了定位在印刷电路板(PCB)上的EMI屏蔽件的示例性实施方式的立体图；
图13是图12中所示的EMI屏蔽件的立体截面图，并且示出了屏蔽件下的PCB部件；
图14例示了图13中EMI屏蔽件和PCB的画圆圈的部分，并且示出了位于EMI屏蔽件中的凹处内的PCB部件的顶部，因而，凹处增大屏蔽件下的空间，并为PCB部件提供较大的间距；
图15是根据另一个示例性实施方式的具有增大的屏蔽件下空间的EMI屏蔽件的立体底面图，其中，介电材料沿着凹处并在凹处内，并且介电材料在内壁或分隔件下面的凹处外部和凹处之间；
图16是根据另一个示例性实施方式的具有增大的屏蔽件下空间的EMI屏蔽件的立体底面图，示出了屏蔽件沿着凹处或在凹处内没有任何介电材料并且在凹处之间没有任何内壁或分隔件；以及
图17是根据另一个示例性实施方式的EMI屏蔽件的立体底面图，其中，介电材料沿着屏蔽件的盖和侧壁，但屏蔽件不包括内部布置介电材料的腔的任何凹处。
具体实施方式
现在将参照附图更充分地描述示例实施方式。
这里所公开的是具有用于屏蔽件下的部件的增大的屏蔽件下空间和较大的间距的电磁(EMI)屏蔽件、屏蔽装置或组件的示例性实施方式。在示例性实施方式中，EMI屏蔽件包括一个或更多个侧壁和盖。盖的内表面和/或一个或更多个侧壁中的至少一个的内表面可以包括一个或更多个凹进或多个凹进部(例如，凹处或腔等)。一个或更多个凹进部可以增大屏蔽件下空间并为屏蔽件下的部件提供较大的间距。例如，一个或更多个凹处或腔可以被蚀刻、压花(emboss)、加工、锻造等到屏蔽件的内表面中，或者可以沿着屏蔽件的内表面被蚀刻、压花、加工、锻造等。在示例性实施方式中，盖包括相邻或并排的两个不连贯的凹处。两个凹处彼此隔开，内壁或分隔件在两个凹处中间。
介电材料(例如，介电涂层、电绝缘等)设置在屏蔽件的凹进部内和/或沿着屏蔽件的凹进部设置，以提供与屏蔽件下的部件的电隔离。介电材料还可以沿着屏蔽件的其它部分设置。例如，介电材料可以沿着屏蔽件的盖和/或侧壁的一个或更多个非凹进部设置。介电材料充当部件与上面具有介电材料的屏蔽件的部分之间的介质，以防止部件与制造屏蔽件的导电材料之间的直接接触。由此，介电材料阻止或防止上面具有介电材料的屏蔽件的部分使在盖下方容纳的部件电短路。通过示例，介电涂层可以例如经由喷墨处理、打印喷嘴或其他合适的处理而淀积或分配在至少凹进部内。然后，介电涂层可以用紫外光等固化。在示例性实施方式中，介电涂层可以用1mm探头顶端直径(probe tip diameter)和100克重量在1000伏特提供大于4千兆欧姆的电阻。介电涂层可以能够承受或经受住诸如至少260摄氏度的温度(例如，300摄氏度、350摄氏度等)等的无铅回流温度。介电涂层可以包括聚合物的混合物，以丙烯酸酯聚合物作为主要组分，连同其他组分尿烷、聚酯和聚乙烯聚合物、光引发剂以及其他添加剂等。介电涂层在一些实施方式中可以仅沿着凹进部布置。在其他实施方式中，介电涂层还可以沿着凹进部以及在凹进部外部布置。例如，介电涂层可以沿着屏蔽件盖和/或侧壁的一个或更多个非凹进部布置。
参照附图，图1例示了根据本公开的方面的EMI屏蔽件100的示例性实施方式。EMI屏蔽件100包括盖104(广泛地，顶部或上表面)和从盖104下垂(例如，附接到、一体连接等)的侧壁108。侧壁108被构造为总体上围绕基板上的一个或更多个部件安装到基板(例如，印刷电路板(PCB)等)，使得一个或更多个部件在屏蔽件100下和/或在由侧壁108和盖104合作限定的内部内或屏蔽外壳内。当屏蔽件100安装(例如，焊接等)在基板上时，屏蔽件100可操作用于屏蔽在由侧壁108和盖104合作限定的内部内或屏蔽外壳内的一个或更多个部件。
盖104包括内表面112(图1)和外表面116(图2)。如图1和图7所示，盖的内表面112包括两个不连贯的凹处或腔120(广泛地，凹进部或凹进)。在该示例中，凹处120并排但用凹处120之间的间隔彼此隔开。凹处120可以通过从盖104去除材料来形成，以从而减小凹处120的位置处的材料厚度。例如，图7示出了凹处120因为材料的厚度从大约0.15mm(+/-0.015mm)减小到大约0.08mm(+/-0.013mm)而具有0.07mm的深度。因此，盖104根据位置而包括不同的厚度。例如，盖104在凹处120之间的中间或中心部分处和沿着与侧壁108相邻的周边边缘具有大约0.15mm的厚度。盖104沿着凹处120具有0.08mm的减小的厚度。
通过示例，凹处120可以通过蚀刻(例如，化学蚀刻、激光蚀刻等)一片、条、件或块导电材料(例如，金属、金属合金等)来构建。或者，例如，凹处120可以经由诸如压花、加工、锻造等的另一个处理来构建。凹处120可以在用屏蔽件100的扁平样式型材冲压材料之前或之后构建。屏蔽件100的扁平样式型材可以包括盖104、侧壁108以及安装脚140。凹处120可以在折叠或弯曲冲压后的材料以定位通常垂直于盖104的侧壁108之前或之后构建或形成在冲压后的材料中。仅通过示例，示例性实施方式包括在冲压金属之前蚀刻到基板或扁平金属中的凹处120。在该示例中，蚀刻处理可以包括将掩模应用于基板，然后仅去除将形成凹处的位置处的掩模，以从而将蚀刻的基板的区域露出。掩模可以例如经由激光烧蚀或对感光掩模的化学溶解来去除。然后可以引入蚀刻化学制品(例如，氯化铁等)，以溶解所露出的金属，并且在基板或扁平金属中形成凹处。然后从基板去除剩余的掩模。另选的实施方式可以包括在其他位置(例如，在屏蔽件的侧壁中等)处和/或经由诸如压花、加工、锻造等不同的方法或处理形成的一个或更多个凹处。因此，本公开的方面不限于用于构建或形成凹处的任一具体处理。
如图1所示，介电材料124(例如，介电涂层、电绝缘等)设置在凹处120内和/或沿着凹处120设置。介电材料124被构造为提供与屏蔽件100下的部件的电隔离。介电材料124充当部件与盖104之间的介质，以防止部件与制造盖104的导电材料之间的直接接触。由此，介电材料124阻止或防止盖104使盖104下方所容纳的部件电短路。
通过示例，介电材料124可以包括经由喷墨处理、打印喷嘴等淀积或分布在至少凹处120内的介电涂层。另选地，介电涂层可以经由诸如移印、柔性版印刷、粉末涂覆等的其他处理来涂敷。介电涂层可以用紫外光来固化、热固化等。在示例性实施方式中，介电涂层可以用1mm探头顶端直径和100克重在1000伏特提供大于4千兆欧姆的电阻。介电涂层可以能够承受或经受住诸如260摄氏度或更高的温度等的无铅回流温度。
在一些实施方式中，介电材料124可以包括一个或更多个填充物和/或添加物，以实现各种所期望的结果。例如，介电涂层可以包括导热填充物，使得介电涂层还导热并且可操作为热接口材料。可以添加的其他填充物的示例包括颜料、增塑剂、加工助剂、阻燃剂、增量剂、增黏剂等。
如图1、图6以及图7所示，屏蔽件100包括内壁、分隔件或隔离件128，其沿着盖104的两个凹处120之间的间隔或部分布置。图2和图8至图10示出了附接(例如，焊接等)到屏蔽件100之前的内壁128。通过示例，内壁128可以在没有任何凹处或没有减小厚度等的位置处焊接(例如，激光焊接、电阻焊接等)到屏蔽件的盖104的内表面。
内壁128因为内壁128与屏蔽件的盖104和侧壁108合作以限定两个独立的EMI屏蔽隔室而改善EMI隔离。当EMI屏蔽件100安装(例如，粘合附接、焊接到焊盘等)到基板(例如，印刷电路板等)时，基板上的部件可以位于不同的隔室中，使得部件凭借阻止EMI进入各EMI屏蔽隔室和/或从EMI屏蔽隔室出去的EMI屏蔽隔室来提供EMI屏蔽。在其他示例性实施方式中，EMI屏蔽件可以不包括或者可以没有内壁、分隔件或隔离件，使得EMI屏蔽件的侧壁和盖通常限定单个内空间或隔室。
如图1和图3所示，针对内壁128具有七个焊点132。在该示例中，焊点132包括具有小于1mm(例如，0.4mm等)的直径的圆形区域。另选实施方式可以被不同地构造，诸如不同的内壁的附接法、不同的焊点(例如，非圆形焊点或区域、更大或更小的焊点或区域等)和/或与盖一体的内壁等。
如图1所示，介电材料124仅沿着凹处120布置。在其他实施方式中，介电材料还可以布置在凹处120外部。
如图4和图5所示，侧壁108的下缘部包括安装脚140。内壁128还包括安装脚144。安装脚140、144可以形成有雉堞(castellation)(例如，有交替的缺口和突起等的形式)。安装脚140、144优选地被构造为提供用于将侧壁108和内壁128分别连接到基板(诸如如图13和图14所示上面具有部件252的PCB 248)的结构。例如，安装脚140、144提供用于焊接到基板的区域。在这种实施方式中，缺口允许焊料围绕用于将屏蔽件100固定到基板的突起流动。在其他实施方式中，安装脚140、144可以嵌入到基板中的对应开口中以将屏蔽件100固定到基板。在更进一步的实施方式中，屏蔽件可以不包括沿着其下缘部的任何隔开的安装脚。反而，屏蔽件可以包括各具有总体上连续的下缘部的侧壁。另外，还可以采用除了焊接之外的另选手段来将屏蔽件100固定到基板。
虽然图1至图3例示了具有矩形形状的屏蔽件100，但其他示例性实施方式也可以包括具有不同的构造(例如，圆形、三角形、不规则、其他非矩形形状等)的屏蔽件。图1还示出了并排且具有相同矩形形状(例如，由四个侧壁部等限定的)的两个凹处120。其他示例性实施方式可以被不同地构造，诸如具有多于或少于两个凹处(例如，单个凹处、三个凹处等)、具有彼此不同形状的凹处、具有非矩形形状(例如，圆形、三角形、不规则、其他非矩形形状等)的凹处、和/或其他位置处(例如，侧壁中等)的凹处。
图3、图4、图6、图7、图10以及图11提供了可以用于该示例性实施方式中的屏蔽件100的以毫米(英寸)为单位的示例尺寸。例如，屏蔽件100可以如图3所示具有大约30mm的长度和大约18mm的宽度。屏蔽件100可以小于大约一毫米(mm)高。例如，屏蔽件100的外部总高度可以如图4所示为大约0.87mm。介电涂层可以仅沿着凹处120布置和/或与屏蔽件的侧壁108隔开大约0.25毫米(mm)或更多。介电涂层可以具有大约15微米的厚度。介电涂层的表面可以位于屏蔽件100的内部表面下方大约50微米。如图7所示，凹处可以为大约0.07mm深，并且屏蔽件的侧壁和盖104没有凹处120的部分可以为大约0.15mm厚。如图10和图11所示，内壁128可以具有大约16.5mm的长度、大约0.15mm(+/-0.015mm)的厚度、大约0.72mm的高度以及大约1.2mm的宽度。该申请和附图中所设置的尺寸仅用于例示的目的，这是因为其他示例性实施方式可以具有不同的构造，诸如不同的大小(例如，更大或更小)和/或不同的形状(例如，非矩形等)等。
图12、图13以及图14例示了具有屏蔽件200下的增大的屏蔽件下空间和/或更大的部件间距的板级屏蔽件(BLS)200的示例性实施方式。屏蔽件200包括盖204、侧壁208以及内壁228。盖204包括内部可以定位介电材料的凹处或腔220(广泛地，凹进或凹进部)。如图13和图14例示，BLS 200安装(例如：安放、附接、焊接等)到印刷电路板(PCB)248(广泛地，基板)，使得PCB部件252(图13)在屏蔽件200下方。图14示出了随着PCB部件252的顶部延伸在盖204与侧壁208相邻的部分上方而由凹处220提供的附加屏蔽件下间距。
图15例示了具有屏蔽件300下的增大的屏蔽件下空间和/或更大的部件间距的屏蔽件300的另一个示例性实施方式。屏蔽件300包括盖304、侧壁308以及内壁328。内壁328可以在焊点332处焊接到盖304。盖304包括凹处或腔320(广泛地，凹进或凹进部)。介电材料324(例如，介电涂层、电绝缘等)设置在凹处320(广泛地，凹进或凹进部)内和/或沿着凹处320(广泛地，凹处或凹进部)设置。介电材料324还可以布置在凹处320外部，例如，沿着凹处320之间的盖304等。
图16例示了具有屏蔽件400下的增大的屏蔽件下空间和/或更大的部件间距的屏蔽件400的示例性实施方式。屏蔽件400包括盖404和侧壁408。盖404包括凹处或腔420(广泛地，凹进或凹进部)。虽然图16中未示出，但介电材料也可以沿着凹处420定位和/或位于凹处420内。图16中示出了没有任何内壁的屏蔽件400，但其他实施方式可以例如在凹处420之间等包括一个或更多个内壁、分隔件或隔离件。
图17例示了屏蔽件500的另一个示例性实施方式。屏蔽件500包括盖504和侧壁508。介电材料524(例如，介电涂层、电绝缘等)沿着屏蔽件的盖504和侧壁508的部分设置。在该示例中，屏蔽件500不包括内部布置介电材料524的任何凹进部、凹处或腔。反而，介电材料524沿着屏蔽件盖504和/或侧壁508的内表面(例如，非凹进部等)设置。
这里所公开的屏蔽件(例如，100、200、300、400、500等)可以由宽范围的导电材料形成。例如，盖(例如，104、204、304、404等)和侧壁(例如，108、208、308、408等)可以由其他合适的导电材料中的金属或金属合金(诸如冷轧钢(例如，镀锡冷轧钢等)、金属片、不锈钢、铜合金(例如，镀锡铜合金等)、镍银合金(例如，镍银合金770等)、铜镍合金、碳钢、黄铜、紫铜、铝、铜铍合金、磷青铜、钢及其合金等)形成。屏蔽件的侧壁和/或盖还可以由涂覆有导电材料的塑料材料形成。在一个示例性实施方式中，屏蔽件的侧壁和盖由具有大约0.15毫米厚度的镍银合金形成。这里所提供的材料和尺寸仅用于例示的目的，这是因为屏蔽件可以由不同的材料制造和/或例如根据具体应用(诸如要屏蔽件的电部件、整个电子设备内的空间考虑、EMI屏蔽和散热需要以及其他因素等)而具有不同的尺寸。
这里所公开的屏蔽件(例如，100、200、300、400、500等)可以以各种方式设置有一个或更多个不同的介电材料。在一些示例性实施方式中，以下打印和UV固化处理可以被使用以将介电材料设置到屏蔽件(包括具有和不具有任何凹进部的屏蔽件)。例如，打印和UV固化处理可以被使用以沿着屏蔽件(例如，图17中所示的屏蔽件500等)不包括任何凹进部、凹处或腔的盖和/或侧壁设置介电材料。在该示例中，介电材料可以沿着屏蔽件的盖和/或侧壁的内表面(例如，非凹进部等)设置。或者，例如，打印和UV固化处理可以被使用以沿着或在沿着屏蔽件的盖和/或侧壁的内表面的至少一个或更多个凹进部、凹处或腔内设置介电材料。因此，本公开的方面不应仅限于具有一个或更多个凹进部、凹处或腔的屏蔽件。这是因为一些示例性实施方式包括上面具有介电材料的屏蔽件，而屏蔽件不包括任何凹进部、凹处或腔，而其他实施方式包括上面具有介电材料的屏蔽件，但屏蔽件包括凹进部、凹处或腔。
在该示例性处理中，首先将零件沿使得要打印的表面(例如，屏蔽件的盖和/或一个或更多个侧壁的内表面等)面向上方的方位放置到夹具中。然后，将夹具放置到打印机中。启动打印程序。丙烯酸酯聚合物流体通过液滴从打印喷嘴落到零件上来分配。利用压电材料在灌注有丙烯酸酯聚合物流体的室中改变形状而产生的压力脉冲，液滴经由从打印喷嘴压出。在打印流体落到零件上之后，打印机在打印处理循环期间借助紫外(UV)光敏作用和聚合作用将流体固化成固体。硬化过程基本是瞬间的，并且UV波长在该示例中在350至400纳米范围内。
与物理按压或施加到屏蔽件上的模切聚酰亚胺标签的传统绝缘处理相比，本示例性打印和UV固化处理可以提供一个或更多个以下益处或优点：(1)简化了处理且更好地符合基板轮廓，并且改善对基板的粘合力，特别是在改变轮廓上；(2)介电材料比典型的聚酰亚胺模切标签薄；(3)将介电材料粘附到基板不向零件施加压力；以及(4)可以经由软件变化进行介电几何结构的变化，而不需要改变工具。
与热油墨相比，本示例性打印和UV固化处理可以提供一个或更多个以下益处或优点：(1)打印和UV固化处理没有溶剂，由此减少或消除挥发性有机化合物(VOC)的排放；(2)不需要热量来固化油墨，从而允许改善能耗；以及(3)因为没有蒸发溶剂，所以边缘清晰度更好，由此允许构建更小的细节。
根据各种方面，公开了具有用于屏蔽件下的一个或更多个部件的增大的屏蔽件下空间和/或更大的部件间距的EMI屏蔽件的示例性实施方式。在示例性实施方式中，屏蔽件通常包括沿着屏蔽件的内表面的一个或更多个凹进部。该一个或更多个凹进部可以沿着屏蔽件的盖的内表面或上表面和/或沿着至少一个屏蔽件的一个或更多个侧壁的内表面。介电材料在至少一个或更多个凹进部内沿着屏蔽件的内表面。介电材料还可以沿着屏蔽件的一个或更多个非凹进部。一个或更多个凹进部可以为屏蔽件下的一个或更多个部件提供增大的屏蔽件下空间和/或较大的间距。当一个或更多个部件在屏蔽件下时，介电材料可以阻止一个或更多个凹进部直接接触一个或更多个部件和阻止使一个或更多个部件电短路。
在示例性实施方式中，介电涂层可以在盖的一个或更多个凹进部内沿着盖的内表面。介电涂层可以(例如，经由喷墨处理、打印喷头、其他合适的处理等)淀积或分配，然后用紫外光固化。一个或更多个凹进部可以包括蚀刻、压花、加工、锻造等到盖中的一个或更多个凹处或腔。盖在一个或更多个凹进部处的厚度可以小于盖沿着盖的周边的厚度。一个或更多个凹进部可以具有通过去除制造盖的材料的一部分而限定的减小的厚度。一个或更多个凹进部可以包括彼此隔开并经由盖的较厚部分分开的两个不连贯的凹处。
一个或更多个侧壁可以从盖下垂且被构造为用于总体上围绕基板上的一个或更多个部件安装到基板。内壁可以在两个不连贯的凹处之间。内壁、盖以及一个或更多个侧壁可以合作限定多个独立的EMI屏蔽隔室，使得基板上的不同部件可位于不同的隔室中，并且借助EMI屏蔽隔室阻止EMI进入到各EMI屏蔽隔室中和/或从各EMI屏蔽隔室出去来提供EMI屏蔽。屏蔽件的盖和一个或更多个侧壁可以由单件导电材料一体形成以具有整体或单件构造。
还公开了与制造EMI屏蔽件有关的方法的示例性实施方式。在示例性实施方式中，一种方法通常包括以下步骤：沿着具有一个或更多个凹进部的屏蔽件的内表面设置介电材料，使得介电材料在至少一个或更多个凹进部内。一个或更多个凹进部可以为屏蔽件下的一个或更多个部件提供增大的屏蔽件下空间和/或较大的间距。当一个或更多个部件在屏蔽件下时，介电材料可以阻止屏蔽件的一个或更多个凹进部直接接触一个或更多个部件并阻止使一个或更多个部件电短路。
方法可以包括以下步骤：从屏蔽件去除材料，以沿着屏蔽件的内表面构建一个或更多个凹进部。介电材料可以通过在至少一个或更多个凹进部内沿着屏蔽件的内表面涂覆介电材料来设置。介电材料可以在至少一个或更多个凹进部内沿着屏蔽件的内表面淀积或分配，然后介电材料可以用紫外光固化。
方法可以包括以下步骤：将扁平样式局部型材冲压成一片材料，因而，扁平样式局部型材包括屏蔽件的盖和一个或更多个侧壁，然后在冲压后的材料中构建一个或更多个凹进部。方法还可以包括以下步骤：例如通过弯曲、折叠或拉拔限定一个或更多个侧壁的、冲压后的材料的部分在冲压后的材料中构建一个或更多个凹进部之前或之后对冲压后的材料成型。方法可以另外包括以下步骤：将内壁焊接到盖的内表面。屏蔽件的内壁、盖以及一个或更多个侧壁可以合作限定多个独立的EMI屏蔽件隔室，使得基板上的不同部件可位于不同的隔室中，并且借助EMI屏蔽隔室阻止EMI进入到各EMI屏蔽隔室中和/或从各EMI屏蔽隔室出去来提供EMI屏蔽。同样地，方法可以包括以下步骤：由单件导电材料一体形成屏蔽件的盖和一个或更多个侧壁，使得盖和一个或更多个侧壁具有整体或单件构造。方法可以包括以下步骤：从屏蔽件去除材料，这减小屏蔽件的厚度并在一个或更多个凹进部处提供多达80％的材料厚度减小。
还公开了与为基板上的一个或更多个部件提供屏蔽有关的方法的示例性实施方式。在示例性实施方式中，一种方法通常包括以下步骤：将屏蔽件安装到基板，使得一个或更多个部件布置在沿着屏蔽件的内表面的一个或更多个凹进部下方。介电材料在至少一个或更多个凹进部内。一个或更多个凹进部为屏蔽件下的一个或更多个部件提供增大的屏蔽件下空间和/或较大的间距。介电材料阻止屏蔽件的一个或更多个凹进部直接接触屏蔽件下的一个或更多个部件并阻止使屏蔽件下的一个或更多个部件电短路。
在示例性实施方式中，EMI屏蔽件包括盖、顶部或上表面以及一个或更多个侧壁。一个或更多个侧壁可以包括单个侧壁，可以包括彼此分离或独立的多个侧壁，或者可以包括作为单件EMI屏蔽件的一体零件的多个侧壁等。
在示例性实施方式中，EMI屏蔽件的盖或上表面和一个或更多个侧壁可以由单件导电材料一体形成(例如，冲压、弯曲、折叠等)以具有整体构造。屏蔽件的盖或上表面可以与侧壁一体形成，使得侧壁相对于盖或上表面向下垂。在其他示例性实施方式中，EMI屏蔽件的盖或上表面可以单独且不与侧壁一体制造。在一些实施方式中，EMI屏蔽件可以包括内部屏蔽件的盖或顶盖可从侧壁去除并可再次附接到侧壁的双片屏蔽件。
在一些示例性实施方式中，EMI屏蔽件可以包括附接到EMI屏蔽件和/或与EMI屏蔽件一体形成的一个或更多个内壁、分隔件或隔离件。在这种实施方式中，屏蔽件的盖、侧壁以及内壁可以合作限定多个独立的EMI屏蔽件隔室。当EMI屏蔽件安装(例如，粘合附接、焊接到焊盘等)到基板(例如，印刷电路板等)时，基板上的部件可以位于不同的隔室中，使得部件借助EMI屏蔽隔室阻止EMI进入到各EMI屏蔽件隔室中和/或从各EMI屏蔽隔室出去来提供EMI屏蔽。在其他示例性实施方式中，EMI屏蔽件可以不包括或者可以没有内壁、分隔件或隔离件，使得EMI屏蔽件的侧壁和盖通常限定单个内部空间或隔室。
在一些示例性实施方式中，EMI屏蔽件的盖或上表面可以包括通常扁平的、平面的和/或中心的拾取表面，该拾取表面被构造为在用拾取放置设备(例如，真空拾取放置设备等)处理EMI屏蔽件时使用。拾取表面可以被构造为用作可以在例如屏蔽件的制造和/或屏蔽件安装到PCB期间由用于处理的拾取放置设备抓住或者施加吸取的拾取区域。拾取表面的中心位置可以考虑到处理期间屏蔽件的平衡操纵。在其他示例性实施方式中，EMI屏蔽件可以例如在中心处和/或沿着除了位于中心的拾取表面之外或代替位于中心的拾取表面用作拾取表面的侧边具有标签。
在一些示例性实施方式中，EMI屏蔽件的盖或上表面可以包括一个或更多个孔隙或孔，这可以促进屏蔽件内部的焊料回流加热和/或使屏蔽件下的部件的冷却能够进行和/或允许屏蔽件下面的部件的目检。在这些示例性实施方式中的一些中，孔可以足够小，以阻止干扰EMI的通过。孔的具体数量、大小、形状、方位等可以根据例如具体应用(例如，更灵敏电路可能需要使用更小直径孔的电子灵敏性等)而不同。仍然在其他示例性实施方式中，屏蔽件可以包括不具有任何这种孔的盖或上表面。
这里所公开的示例性实施方式可以提供优于一些现有板级EMI屏蔽件的一个或更多个(但不必是任一或全部)以下优点。例如，这里所公开的示例性实施方式与标准制造的屏蔽件相比，可以提供类似或更大的屏蔽件下的部件间距。其他途径包括焊接到BLS框的薄箔顶部。这里所公开的示例性实施方式与内部箔焊接到框架的传统BLS相比，允许更少的焊接和零件处理。但是箔由于大量的焊接点而难以处理、对齐并焊接到框架。其他途径使用粘合盖代替箔。但是粘合剂可能分层并产生处理问题或EMI泄漏问题。这里所公开的示例性实施方式还具有优秀的耐湿性、耐盐浸性以及耐盐雾试验性。在这里所公开的一些示例性实施方式中，高精度(例如，小于0.05mmXY大小公差等)地执行薄规格精确金属冲压。凹处或腔可以构建在薄规格金属(例如，具有大约0.15mm厚度的金属片等)中。例如，凹处或腔可以通过(例如，经由蚀刻、加工等)去除材料，使得对于内部凹处构建有多达80％的材料厚度减小来构建。凹处或腔为添加物(诸如热接口材料、介电材料、电绝缘、其组合等)提供更大的PCB部件间距并还容纳增大的空间。凹进部、凹处或腔可以基于将位于屏蔽件下的独立部件的高度和位置，以各种深度放置和/或放置在不同的位置处。用于构建这里所公开的EMI屏蔽件的处理可以提供匹配高容量电子制造的特征和/或允许规模和经济性匹配高容量电子制造。
这里所公开的示例性实施方式包括一个或更多个凹进部(例如，凹处或腔等)，该一个或更多个凹进部提供增大的屏蔽件下空间和/或屏蔽件下更大的部件间距，使得可以使用更低的型材或更短的屏蔽件。这能够使得随着装到更紧空间需求的多功能部件的增加而更细长且更轻的电子设备越来越小型化。因此，这里所公开的示例性实施方式可以考虑到更密集电子组件的减小或最小化后的整体电路组件堆积高度、具有改善的美观和品牌形象的更薄的设备、具有多功能特性的其他材料的BLS集成以及更多经济电子部件大小的容纳。
提供示例实施方式，使得本公开透彻，并将范围充分传达给本领域技术人员。阐述大量的具体细节(诸如具体部件、设备以及方法的示例)，以提供本公开的实施方式的透彻理解。对本领域技术人员显而易见的是，不必采用具体细节，示例实施方式可以以许多不同形式来实施，且示例实施方式不应解释为限制公开的范围。在一些示例实施方式中，不详细描述公知的处理、公知的设备结构以及公知的技术。另外，可以凭借本公开的一个或更多个示例性实施方式实现的优点和改进仅是为了例示的目的而提供的，并且不限制本公开的范围，这是因为这里所公开的示例性实施方式可以提供所有上述优点和改进或都不提供，并且仍然落在本公开的范围内。
这里所公开的具体尺寸、具体材料和/或具体形状实质上是示例，并且不限制本公开的范围。这里公开的给定参数的具体值和值的具体范围不排除可以在这里所公开的一个或更多个示例中有用的其他值和值的范围。而且，预想，这里所描述的具体参数的任意两个具体值可以限定可适合于给定参数的值的范围的端点(即，给定参数的第一值和第二值的公开可以解释为公开第一值与第二值之间的任意值还可以用于给定参数)。例如，如果参数X在这里被例示为具有值A且还被例示为具有值Z，则预想，参数X可以具有从大约A至大约Z的值的范围。类似地，预想用于参数的两个或更多个范围的值的公开(这种范围是否嵌入、交叠或清楚)使用所公开范围的端点来将可能要求的值的范围的所有可能组合包含在内。例如，如果参数X在这里例示为具有1-10或2-9或3-8范围内的值，则还预想，参数X可以具有包括1-9、1-8、1-3、1-2、2-10、2-8、2-3、3-10以及3-9的值的其他范围。
这里所使用的术语仅是用于描述具体示例实施方式的目的，并且不旨在限制。如这里所使用的，单数形式“一个”以及“所述”可以旨在也包括复数形式，除非上下文明确指示。术语“包括”、“包含”以及“具有”可兼用，因此指定所描述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多个其他特征、整数、步骤、操作、元件、部件和/或其群组的存在或添加。这里所描述的方法步骤、处理以及操作不被解释为必须要求按所讨论或例示的具体顺序执行，除非被特别识别为执行顺序。还要理解的是，可以采用另外或另选的步骤。
当元件或层被提及在另一个元件或层“上”或“啮合到”、“连接到”或“耦合到”另一个元件或层时，该元件或层可以直接在另一个元件或层上或可以直接啮合、连接或耦合到另一个元件或层，或者可存在介入元件或层。与此相反，当元件被提及直接在另一个元件或层“上”或“直接啮合到”、“直接连接到”或“直接耦合到”另一个元件或层时，可以不存在介入元件或层。用于描述元件之间的关系的其他词汇应以同样的样式来解释(例如，“在……之间”对“直接在……之间”、“相邻”对“直接相邻”等)。如这里所使用的，术语“和/或”包括一个或更多个关联的列出项的任一和所有组合。
术语“大约”在应用于数值时指示计算或测量允许数值的某一轻微的不精确(与数值的精确具有某一近似值；大约或相当接近于数值；差不多)。如果“大约”所提供的不精确由于某一原因而在本领域中不以该通常意义来理解，那么这里所使用的“大约”至少指示可能由测量或使用这种参数的通常方法引起的变化。例如，术语“通常”、“大约”以及“大致”在这里可以用于意味着在制造公差范围内。例如，公差对于设置到三个小数位的尺寸(X.XXX)可以是+/-0.1mm，公差对于设置到两个小数位的尺寸(X.XX)可以是+/-0.2mm，并且公差对于设置到一个小数位的尺寸(X.X)可以是+/-0.4mm。角公差对于设置到一个小数位的角尺寸(X.X°)可以是+/-1.0度，并且对于设置为没有任何小数位的角尺寸(X°)可以是+/-3.0度。不论是否由术语“大约”修改，权利要求都包括数量的等同物。
虽然术语第一、第二、第三等在这里可以用于描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语可以仅用于区分一个元件、部件、区域、层或部分与另一个区域、层或部分。诸如“第一”、“第二”以及其他数字术语等术语在使用时不暗示次序或顺序，除非由上下文明确指示。由此，下面所讨论的第一元件、部件、区域、层或部分可以在不偏离示例实施方式的示教的情况下，被称为第二元件、部件、区域、层或部分。
为了便于描述，诸如“内部的”、“外部的”、“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等的空间相关术语在这里可以用于描述如附图中所例示的一个元件或特征与另一个元件或特征的关系。空间相关术语可以旨在除了附图中所描绘的方位之外还包含设备使用或操作时的不同方位。例如，如果翻转附图中的设备，那么被描述为在其他元件或特征“下方”或“下面”的元件将被定向为在其他元件或特征“上方”。由此，示例术语“在……下方”可以包含在上方和在下方这两者的方位。设备以其他方式被定向(旋转90度或在其他方位)，并且相应地解释这里所使用的空间相关描述符。
对实施方式的上述说明是为了例示和说明的目的而提供的。并非旨在对本公开进行穷尽，或者限制。具体实施方式的独立元件、所预期或所描述的用途或特征通常不限于该具体实施方式，而在适用情况下可互换，并且可用于所选实施方式中(即使没有具体示出或描述)。实施方式还可以以许多方式来改变。这种变型例不被认为偏离公开，并且所有这种修改例旨在包括在公开的范围内。
相关申请的交叉引用
本专利申请要求2015年1月30日提交的美国第62/109725号临时专利申请和2015年4月27日提交的美国第14/696974号非临时专利申请的权益和优先权。此处以引证的方式将上述申请的整个公开并入。

Claims (10)

1.一种具有增大的屏蔽件下空间的板级电磁干扰屏蔽件，其特征在于，该板级电磁干扰屏蔽件包括：
一个或更多个凹进部，该一个或更多个凹进部沿着所述板级电磁干扰屏蔽件的内表面，因而所述一个或更多个凹进部为所述板级电磁干扰屏蔽件下的一个或更多个部件提供增大的屏蔽件下空间和/或较大的间距；和
介电材料，该介电材料在至少所述一个或更多个凹进部内沿着所述板级电磁干扰屏蔽件的所述内表面，因而当一个或更多个部件在所述板级电磁干扰屏蔽件下时，所述介电材料阻止所述一个或更多个凹进部直接接触所述一个或更多个部件和阻止使所述一个或更多个部件电短路。
2.根据权利要求1所述的板级电磁干扰屏蔽件，其特征在于，所述介电材料包括介电涂层，该介电涂层在至少所述一个或更多个凹进部内沿着所述板级电磁干扰屏蔽件的所述内表面，使得当一个或更多个部件在所述板级电磁干扰屏蔽件下时，所述介电涂层防止所述一个或更多个凹进部直接接触所述一个或更多个部件和防止使所述一个或更多个部件电短路。
3.根据权利要求2所述的板级电磁干扰屏蔽件，其特征在于，
所述板级电磁干扰屏蔽件包括沿着所述板级电磁干扰屏蔽件的所述内表面的一个或更多个非凹进部；并且
所述介电涂层沿着所述板级电磁干扰屏蔽件的所述一个或更多个非凹进部中的至少一个。
4.根据权利要求1所述的板级电磁干扰屏蔽件，其特征在于，
所述板级电磁干扰屏蔽件包括盖和一个或更多个侧壁，该一个或更多个侧壁从所述盖下垂且被构造为用于围绕所述基板上的所述一个或更多个部件安装到所述基板；并且
所述一个或更多个凹进部沿着所述盖的内表面和/或所述一个或更多个侧壁中的至少一个的内表面。
5.根据权利要求4所述的板级电磁干扰屏蔽件，其特征在于，
所述一个或更多个凹进部沿着所述盖的所述内表面；并且
所述盖在所述一个或更多个凹进部处的厚度小于所述盖沿着所述盖的周边的厚度，从而为所述一个或更多个凹进部下方的部件提供增大的空间和较大的间距。
6.根据权利要求4所述的板级电磁干扰屏蔽件，其特征在于，所述一个或更多个凹进部包括由所述盖的较厚部分分开的多个不连贯的凹处。
7.根据权利要求6所述的板级电磁干扰屏蔽件，其特征在于，所述屏蔽件还包括：
内壁，该内壁在所述多个不连贯的凹处中的至少两个之间；
其中，所述内壁、所述盖以及所述一个或更多个侧壁合作限定多个独立的EMI屏蔽隔室，使得所述基板上的不同部件能被定位在不同的EMI屏蔽隔室中并且借助所述EMI屏蔽隔室阻止EMI进入到各EMI屏蔽隔室中和/或从各EMI屏蔽隔室出去来提供EMI屏蔽。
8.根据权利要求4所述的板级电磁干扰屏蔽件，其特征在于，所述盖和所述一个或更多个侧壁由单件导电材料一体形成以具有整体或单件构造。
9.根据权利要求1所述的板级电磁干扰屏蔽件，其特征在于，
所述板级电磁干扰屏蔽件包括盖和一个或更多个侧壁，该一个或更多个侧壁从所述盖下垂且被构造为用于围绕所述基板上的所述一个或更多个部件安装到所述基板；并且
所述一个或更多个凹进部包括沿着所述盖的内表面和/或所述一个或更多个侧壁中的至少一个的内表面蚀刻的一个或更多个凹处。
10.根据权利要求1至9中任一项所述的板级电磁干扰屏蔽件，其特征在于，所述一个或更多个凹进部具有通过去除制造所述板级电磁干扰屏蔽件的材料的一部分而限定的减小的厚度，使得所述减小的厚度为所述一个或更多个凹进部下方的部件提供增大的空间和/或较大的间距。
CN201620096493.8U 2015-01-30 2016-01-29 具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件 Expired - Fee Related CN205491643U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562109725P 2015-01-30 2015-01-30
US62/109,725 2015-01-30
US14/696,974 2015-04-27
US14/696,974 US9635789B2 (en) 2015-01-30 2015-04-27 Board level electromagnetic interference (EMI) shields with increased under-shield space

Publications (1)

Publication Number Publication Date
CN205491643U true CN205491643U (zh) 2016-08-17

Family

ID=56555098

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201620096493.8U Expired - Fee Related CN205491643U (zh) 2015-01-30 2016-01-29 具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件
CN201610068728.7A Pending CN105848459A (zh) 2015-01-30 2016-01-29 具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610068728.7A Pending CN105848459A (zh) 2015-01-30 2016-01-29 具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件

Country Status (3)

Country Link
US (1) US9635789B2 (zh)
KR (1) KR20160094336A (zh)
CN (2) CN205491643U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105848459A (zh) * 2015-01-30 2016-08-10 莱尔德电子材料（上海）有限公司 具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9736925B2 (en) * 2014-01-31 2017-08-15 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
US20160309577A1 (en) 2015-04-14 2016-10-20 Laird Technologies, Inc. Circuit assemblies and related methods
WO2017106286A1 (en) 2015-12-14 2017-06-22 A.K. Stamping Company, Inc. Multi-piece shield
US10373916B2 (en) * 2016-07-28 2019-08-06 Universal Scientific Industrial (Shanghai) Co., Ltd. Semiconductor device packages
JP2018056235A (ja) * 2016-09-27 2018-04-05 富士通コンポーネント株式会社 シールドケース及び電子装置
US10542644B2 (en) 2016-12-14 2020-01-21 A.K. Stamping Company, Inc. Two-piece solderable shield
US10477738B2 (en) * 2017-03-06 2019-11-12 Laird Technologies, Inc. Board level shields and systems and methods of applying board level shielding
US10893636B2 (en) * 2017-03-10 2021-01-12 Laird Technologies Inc. Method for forming a pickup area of a board level shield
WO2019014439A1 (en) * 2017-07-12 2019-01-17 Laird Technologies, Inc. ASSEMBLIES COMPRISING CARD LEVEL PROTECTIONS AND THERMAL INTERFACE MATERIALS
USD846547S1 (en) * 2017-09-20 2019-04-23 Audio Precision, Inc. Cage for shielding interference
DE202019005902U1 (de) * 2018-08-21 2023-04-11 Laird Technologies, Inc. Gemusterte Materialien und Folien sowie Systeme
USD895623S1 (en) * 2018-10-05 2020-09-08 Laird Technologies, Inc. Frame for shielding assembly
US11083118B2 (en) * 2019-01-09 2021-08-03 Laird Technologies, Inc. Frames for electromagnetic interference (EMI) shielding assemblies including detachable pickup members
USD922338S1 (en) * 2020-01-25 2021-06-15 Veea Inc. Electromagnetic interference shield
USD922337S1 (en) * 2020-01-25 2021-06-15 Veea Inc. Electromagnetic interference shield
USD980842S1 (en) * 2020-08-24 2023-03-14 Intel Corporation Shielding for circuit board
CN112378932B (zh) * 2020-10-27 2023-06-30 国网辽宁省电力有限公司丹东供电公司 一种带屏蔽装置的x光数字成像dr带电检测设备

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
US6377475B1 (en) * 2001-02-26 2002-04-23 Gore Enterprise Holdings, Inc. Removable electromagnetic interference shield
WO2002071484A1 (en) 2001-03-02 2002-09-12 Laird Technologies, Inc. Board level shield
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US20050095410A1 (en) * 2001-03-19 2005-05-05 Mazurkiewicz Paul H. Board-level conformal EMI shield having an electrically-conductive polymer coating over a thermally-conductive dielectric coating
US6743975B2 (en) 2001-03-19 2004-06-01 Hewlett-Packard Development Company, L.P. Low profile non-electrically-conductive component cover for encasing circuit board components to prevent direct contact of a conformal EMI shield
US6717485B2 (en) * 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US6744640B2 (en) 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7656047B2 (en) * 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
US8062930B1 (en) * 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
CN101052267A (zh) * 2006-04-05 2007-10-10 华硕电脑股份有限公司 电磁屏蔽装置
US7534968B2 (en) * 2006-11-03 2009-05-19 Laird Technologies, Inc. Snap install EMI shields with protrusions and electrically-conductive members for attachment to substrates
US8031485B2 (en) * 2007-09-07 2011-10-04 Autosplice, Inc. Electronic shielding apparatus and methods
JP5216342B2 (ja) * 2008-01-29 2013-06-19 京セラ株式会社 シールドケース及び電子機器
WO2009129447A2 (en) 2008-04-17 2009-10-22 Laird Technologies, Inc. Integrated antenna and emi shielding support member for portable communications terminals
US20090266601A1 (en) * 2008-04-24 2009-10-29 Yu-Jen Cheng Protective cover for prevention of electromagnetism interference
CN101573023A (zh) * 2008-04-30 2009-11-04 纬创资通股份有限公司 电磁波掩模
CN101287355A (zh) * 2008-05-23 2008-10-15 德信无线通讯科技（北京）有限公司 一种射频测试装置及其屏蔽方法
US7772046B2 (en) * 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100157566A1 (en) * 2008-12-19 2010-06-24 Robert Bogursky Electronic shield assembly and methods
WO2011046770A1 (en) * 2009-10-14 2011-04-21 Lockheed Martin Corporation Serviceable conformal em shield
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8462519B2 (en) * 2010-05-17 2013-06-11 ETL Systems Ltd. Method of shielding a circuit board, circuit board, electromagnetic shield and method of manufacturing same
US8279624B2 (en) * 2010-06-03 2012-10-02 Laird Technologies, Inc. Board level electromagnetic interference (EMI) shields with through hole latching mechanisms
US9137934B2 (en) * 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
JP6082696B2 (ja) 2010-10-26 2017-02-15 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 基板レベルのｅｍｉ遮蔽のための複合フィルム
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US8279625B2 (en) * 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures
US9179538B2 (en) * 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
KR101694873B1 (ko) * 2011-08-24 2017-01-10 티피케이 홀딩 컴퍼니 리미티드 패턴화된 투명 전도체 및 관련된 제조 방법
KR101250677B1 (ko) * 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
CN106169323B (zh) * 2011-10-31 2018-04-03 3M创新有限公司 用于电力电缆的边缘绝缘结构
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
US9179537B2 (en) * 2012-12-13 2015-11-03 Apple Inc. Methods for forming metallized dielectric structures
US9635789B2 (en) * 2015-01-30 2017-04-25 Laird Technologies, Inc. Board level electromagnetic interference (EMI) shields with increased under-shield space

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105848459A (zh) * 2015-01-30 2016-08-10 莱尔德电子材料（上海）有限公司 具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件

Also Published As

Publication number Publication date
KR20160094336A (ko) 2016-08-09
US20160227679A1 (en) 2016-08-04
CN105848459A (zh) 2016-08-10
US9635789B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
CN205491643U (zh) 具有增大的屏蔽件下空间的板级电磁干扰emi屏蔽件
US6483719B1 (en) Conforming shielded form for electronic component assemblies
CN102017830B (zh) 互锁emi屏蔽物
US9035199B2 (en) EMI shielding member, particularly suitable for shielding of module cages
CN2666099Y (zh) 屏蔽壳体
CN206759926U (zh) 用于电磁干扰抑制的板级屏蔽bls组件
US20110255850A1 (en) Electronic subassemblies for electronic devices
US20030146020A1 (en) Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
CN101014237A (zh) 具有层压结构的透气导电屏蔽
US5684271A (en) Configurationally variable computer chassis/EMI shield apparatus and associated fabrication methods
US10631398B2 (en) Circuit assemblies and related methods
US20160242321A1 (en) Mid-plates and electromagnetic interference (emi) board level shields with embedded and/or internal heat spreaders
WO2005029937A1 (en) Electromagnetic interference shield unit and method of manufacturing the same
US20090265931A1 (en) Method for manufacturing protective cover for prevention of electromagnetism interference
CN205491653U (zh) 金属屏蔽罩单体结构
CN106231787A (zh) 电磁局部屏蔽的印制电路板结构及其制作方法
CN105427878B (zh) Usb存储器装置
US20090266601A1 (en) Protective cover for prevention of electromagnetism interference
CN101166412A (zh) 一种屏蔽盖的制造方法和利用该方法制造的屏蔽盖
TW201640999A (zh) 包含現場成形及／或３ｄ列印側壁之電磁干擾（ｅｍｉ）屏蔽
WO2003045124A2 (en) A replaceable shield can

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20220129