KR20160094336A

KR20160094336A - 증가된 언더실드 공간을 가진 보드 레벨 전자 방해 잡음 실드

Info

Publication number: KR20160094336A
Application number: KR1020160011868A
Authority: KR
Inventors: 알. 잉글리쉬 제랄드; 씨. 보에토 조셉; 반 하스터 필립
Original assignee: 라이르드 테크놀로지스, 아이엔씨
Priority date: 2015-01-30
Filing date: 2016-01-29
Publication date: 2016-08-09
Also published as: US20160227679A1; CN205491643U; CN105848459A; US9635789B2

Abstract

다양한 측면들에 따르면, 실드 하부의 하나 또는 그 이상의 부품들을 위한 증가된 언더-실드 공간 및 더 큰 부품 간격을 가진 EMI 실드들의 예시적 실시예들이 개시된다. 예시적인 실시예에 있어서, 실드는 커버의 내면을 따르믄 하나 또는 그 이상의 리세스 영역들을 일반적으로 포함한다. 유전체는 적어도 하나 또는 그 이상의 리세스 영역들을 내부에서 커버의 내면을 따른다. 하나 또는 그 이상의 리세스 영역들은 실드의 하부의 하나 또는 그 이상의 리세스 영역들을 위한 증가된 언더-실드 공간 및 더 큰 간격을 제공할 수 있다. 유전체는 하나 또는 그 이상의 부품들이 실드의 하부에 있을 때 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들을 과 직접 접촉하여 전기적으로 단락되는 것을 방지할 수 있다. 또한, EMI 실드를 제조하는 방법들 및 기재 위의 하나 또는 그 이상의 부품들을 위한 차폐를 제공하는 방법들의 예시적 실시예들이 개시된다.

Description

증가된 언더실드 공간을 가진 보드 레벨 전자 방해 잡음 실드{BOARD LEVEL ELECTROMAGNETIC INTERFERENCE (EMI) SHIELDS WITH INCREASED UNDER-SHIELD SPACE}

본 출원은 2015. 1. 30.자로 출원된 미국 가특허 출원 번호 62/109,725 및 2015. 4.27.자로 출원된 미국 특허 출원 번호 14/696,974의 우선권의 이익을 주장한다. 이러한 출원들의 전체 개시 내용은 인용에 의해 본 명세서에 합체된다.

본 출원은 대체적으로 증가된 언더-실드 공간을 가진 보드 레벨 전자 방해 잡음(EMI : ElectroMagnetic Interference) 실드에 관한 것이다.

이 부분은 굳이 선행기술일 필요는 없는 본 출원과 관련된 배경 정보를 제공한다.

전자 장치들의 작동에서 공통의 문제는 장비의 전자 회로 내부의 전자기 복사의 생성이다. 그러한 복사는 전자 방해 잡음(EMI) 또는 무선 주파수 간섭(RFI)을 생성하여, 다른 전자 장치의 작동을 특정 범위 내에서 간섭할 수 있다. 적절한 차폐가 없으면, EMI/RFI 간섭은 성능 저하 또는 중요한 신호들의 완전 손실을 유발시켜서, 전자 장비의 비효율 또는 작동 불능으로 만들게 된다.

EMI/RFI 영향을 해결하는 통상적인 해결책은 EMI 에너지를 흡수 및/또는 반사 및/또는 방향 수정할 수 있는 실드의 사용이다. 이러한 실드들은 전형적으로 그 소스의 내부에서 EMI/RFI를 국소화시키고, EMI/RFI 소스에 근접한 다른 장치들을 절연하기 위해 사용된다.

본 명세서에서 사용되는 "EMI"라는 용어는 EMI 방출 및 RFI 방출을 일반적으로 포함하고 나타내는 것으로 간주되어야 하고, "전자기"라는 용어는 외부 소스와 내부 소스로부터 나오는 전자기 및 무선 주파수를 일반적으로 포함하고 나타내는 것으로 간주되어야 한다. 따라서, (본 명세서에서 사용되는) "차폐(shielding)"라는 용어는 에너지의 흡수, 반사, 저지, 및/또는 방향 수정 또는 그들의 조합에 의해, 예를 들어, 법규의 준수 및/또는 전자 부품 시스템의 내적 기능성을 더 이상 간섭하지 않는 것과 같이 EMI 및/또는 RFI의 경감(또는 제한)을 넓은 의미에서 포함하고 나타낸다.

이 부분은 본 개시의 총괄적인 요약을 제공하고, 그것의 완전한 범위의 포괄적인 개시 또는 그 특징들의 전부는 아니다.

다양한 측면들에 따르면, 증가된 언드-실드 공간 및/또는 실드 하부의 하나 또는 그 이상의 부품들을 위한 더 큰 부품 간격을 가진 EMI 실드들의 예시적인 실시예들이 개시된다.

예시적인 실시예에 있어서, 실드는 일반적으로 실드의 내면을 따르는 하나 또는 그 이상의 리세스 영역들을 포함한다. 유전체(dielectric material)는 적어도 하나 또는 그 이상의 리세스 영역들 내부에서 실드의 내면을 따른다. 하나 또는 그 이상의 리세스 영역들은 증가된 언더-실드 공간 및 실드 하부의 하나 또는 그 이상의 부품들을 위한 더 큰 간격을 제공할 수 있다. 하나 또는 그 이상의 부품들이 실드 하부에 있을 때, 유전체는 실드의 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들에 대한 직접적인 접촉에 의해 전기적으로 단락되는 것을 억제할 수 있다.

또한, EMI 실드들의 제조와 관련된 방법의 예시적 실시예들이 개시된다. 예시적인 실시예에 있어서, 방법은 유전체가 적어도 하나 또는 그 이상의 리세스 영역들 내부가 되도록 하나 또는 그 이상의 리세스 영역들을 가진 실드의 내면을 따르는 유전체를 제공하는 단계를 포함한다.

또한, 기재 위의 하나 또는 그 이상의 부품들을 위한 차폐의 제공과 관련된 방법들의 예시적 실시예들이 개시된다. 예시적인 실시예에 있어서, 방법은 실드의 내면을 따라 하나 또는 그 이상의 부품들이 하나 또는 그 이상의 리세스 영역들 하부에 배치되도록 기재에 실드를 설치하는 것을 일반적으로 포함한다. 유전체는 적어도 하나 또는 그 이상의 리세스 영역들의 내부이다.

또한, EMI 실드들의 영역들을 따라 유전체를 제공하기 위한 예시적 방법들이 개시된다. 하나의 예시적 실시예에 있어서, 방법은 EMI 실드의 영역을 따라 자외선 경화 유전체를 제공하는 단계 및 자외선 노출을 통해 유전체를 경화시키는 단계를 일반적으로 포함한다. 자외선-경화 유전체는 EMI 실드 영역이 하나 또는 그 이상의 부품들과 직접적으로 접촉하여 전기적으로 단락되는 것을 방지한다.

응용될 수 있는 다른 영역들은 본 명세서에서 제공된 개시로부터 명백해질 것이다. 본 요약의 설명과 특정의 예들은 예시의 목적만을 의도하는 것이지 본 출원의 범위를 한정하는 의도를 가진 것은 아니다.

본 명세서에 개시되는 도면들은 선택된 실시예들의 예시적 목적만을 위한 것이지, 모든 가능한 구현예를 의도하는 것은 아니고, 본 개시의 범위를 한정하는 것도 아니다.
도 1은 포켓 또는 구멍, 포켓을 따르는 유전체, 및 포켓들 사이의 내벽 또는 칸막이를 포함하는, 예시적 실시예에 따른 증가된 언더-실드 공간을 가진 EMI 실드의 하부 사시도이다.
도 2는 내벽 또는 칸막이가 포켓들 사이의 실드의 내면에 부착(예, 용접 등)되기 전의 도 1에 도시된 EMI 실드의 상면 분해 사시도이다.
도 3은 EMI 실드를 위해 사용될 수 있는 예시적인 밀리미터(인치) 치수를 포함하는 도 1에 도시된 EMI 실드의 평면도이다.
도 4는 EMI 실드를 위해 사용될 수 있는 예시적인 밀리미터(인치) 치수를 포함하는 도 1에 도시된 EMI 실드의 측면도이다.
도 5는 도 1에 도시된 EMI 실드의 단면도(end view)이다.
도 6은 EMI 실드를 위해 사용될 수 있는 예시적인 밀리미터(인치) 치수를 포함하는 도 3의 B-B 선을 따라 취한 EMI 실드의 절단면도이다.
도 7은 EMI 실드를 위해 사용될 수 있는 예시적인 밀리미터(인치) 치수를 포함하는 도 6의 A-원 부위의 EMI 실드 부분의 확대도이다.
도 8은 실드의 내면에 부착되기 전의 도 1에 도시된 내벽 또는 칸막이의 사시도이다.
도 9는 도 8에 도시된 내벽 또는 칸막이의 측면도이다.
도 10은 내벽 또는 칸막이를 위해 사용될 수 있는 예시적 밀리미터(인치) 치수를 포함하는 도 8에 도시된 내벽 또는 칸막이의 평면도이다.
도 11은 내벽 또는 칸막이를 위해 사용될 수 있는 예시적 밀리미터(인치) 치수를 포함하는 도 8에 도시된 내벽 또는 칸막이의 단면도이다.
도 12는 인쇄회로기판(PCB) 위에 위치된 EMI 실드의 예시적 실시예를 도시하는 사시도이다.
도 13은 도 12에 도시된 EMI 실드의 절단 사시도로서, 실드 하부의 PCB 부품을 도시한다.
도 14는 도 13에서 원으로 표시된 EMI 실드와 PCB 부위를 설명하는 도면으로서, EMI 실드의 포켓 내부에 위치된 PCB 부품의 상면을 도시함으로써 포켓은 언더-실드 공간이 증가되고 PCB 부품을 위한 더 큰 간격을 제공하는 것을 보여준다.
도 15는 포켓 내부에서 포켓을 따라 유전체가 형성되고 유전체는 포켓 외부에서 하부의 내벽 또는 칸막이 사이에 형성된 다른 예시적 실시예에 따른 증가된 언더-실드 공간을 가진 EMI 실드의 하부 사시도이다.
도 16은 포켓 내부에서 포켓을 따르는 그 어떤 유전체도 없고 포켓 사이의 그 어떤 내벽 또는 칸막이도 없는 다른 예시적 실시예에 따른 증가된 언더-실드 공간을 가진 EMI 실드의 하부 사시도이다.
도 17은 실드 커버와 측벽을 따라 유전체가 있지만, 실드는 유전체가 배치되는 그 어떤 구멍의 포켓을 포함하지 않는 다른 예시적 실시예에 따른 증가된 언더-실드 공간을 가진 EMI 실드의 하부 사시도이다.

이하에서는 첨부된 도면들을 참조하여 예시적 실시예들이 더 상세히 설명될 것이다.

본 명세서에 개시된 전자 방해 잡음(EMI) 실드, 차폐 장치, 또는 조립체는 증가된 언더-실드 공간과 실드 하부의 부품들을 위한 더 큰 간격을 가진다. 예시적 실시예들에 있어서, EMI 실드는 하나 또는 그 이상의 측벽들과 커버를 구비한다. 커버의 내면 및/또는 적어도 하나 또는 그 이상의 측벽들의 내면은 하나 또는 그 이상의 리세스들 또는 리세스 영역들(예, 포켓들 또는 구멍들 등)을 포함할 수 있다. 하나 또는 그 이상의 리세스 영역들은 언더-실드 공간을 증가시킬 수 있고 실드 하부의 부품들을 위한 더 큰 간격을 제공한다. 예를 들어, 하나 또는 그 이상의 포켓들 또는 구멍들은 실드의 내면을 따라 그리고 그곳에 에칭, 엠보싱, 기계 가공, 단조 가공, 기타 가공될 수 있다. 예시적 실시예에 있어서, 커버는 서로 인접하거나 서로 나란한 2개의 분리된 포켓들을 포함한다. 2개의 포켓들은 그들 사이의 내벽 또는 칸막이를 이용하여 서로 이격된다.

유전체(예, 유전 코팅, 전기 절연 등)은 실드 하부의 부품들부터 전기적 분리를 제공하기 위해 실드의 리세스 영역들의 내부 및/또는 그를 따라 제공된다. 또한, 유전체는 실드의 다른 영역들을 따라 제공될 수도 있다. 예를 들어, 유전체는 실드의 커버 및/또는 측벽들의 하나 또는 그 이상의 비-리세스 영역들을 따라 제공될 수도 있다. 유전체는 실드가 제조되는 전기-전도성 물질과 부품들 사이의 직접적인 접촉을 방지하기 위해 그 위에 유전체를 가진 실드의 영역들과 부품들 사이의 매개체로서 기능한다. 따라서, 유전체는 실드의 영역들이 그 위에 있는 유전체가 커버 하부에 수납된 부품들과 전기적으로 단락을 일으키기는 것을 방지한다. 예시적인 방식으로, 유전체 코팅은 잉크젯 공정, 프린트 노즐, 또는 다른 적절한 공정을 통해 적어도 리세스 영역들 내부에 증착 또는 분사될 수 있다. 그 후 유전체 코팅은 자외선 등을 이용하여 경화될 수 있다. 예시적 실시예에 있어서, 유전체 코팅은 1mm의 프로브 팁 직경과 100g의 중량으로 1000 볼트에서 4 기가옴(gigaohm) 이상의 전기 저항을 제공할 수 있다. 유전체 코팅은 적어도 260℃(예, 300℃, 350℃ 등)의 온도와 같은 무연(lead-free) 리플로우(reflow) 온도를 견딜 수 있다. 유전체 코팅은 주성분으로서 아크릴레이트 폴리머와 함께, 다른 성분으로서 우레탄, 폴리에스테르와 폴리비닐 폴리머, 포토개시제, 다른 첨가제 등을 포함하는 폴리머 블렌드를 포함할 수 있다. 유전체 코팅은 몇몇 실시예들에서 리세스 영역들만을 따라 배치될 수 있다. 다른 실시예들에 있어서, 유전체 코팅은 리세스 영역들을 따라 그리고 그 외측에 배치될 수도 있다. 예를 들어, 유전체 코팅은 실드의 커버 및/또는 측벽들의 하나 또는 그 이상의 비-리세스 영역들을 따라 배치될 수도 있다.

도면들을 참조하면, 도 1은 본 개시의 측면들에 따른 EMI 실드(100)의 예시적 실시예를 설명한다. EMI 실드(100)는 커버(104)(넓은 의미에서, 상부 또는 상면) 및 커버(104)에 의존하는(예, 부착되거나, 일체로 연결되는 등) 측벽들(108)을 포함한다. 측벽들(108)은 기재(예, 인쇄회로기판 등)에 대해 일반적으로, 기재 위의 하나 또는 그 이상의 부품들에 대한 설치를 위해 구성됨으로써, 하나 또는 그 이상의 부품들은 실드(100)의 하부 및/또는 측벽들(108)과 커버(104)에 의해 구획되는 내부 또는 통합적 차폐 엔클로저 내부에 있게 된다. 실드(100)가 기재 위에 설치(예, 납땜 등)될 때, 실드(100)는 측벽들(108)과 커버(104)에 의해 통합적으로 구획되는 내부 또는 차폐 엔클로져 내부에 있는 하나 또는 그 이상의 부품들을 차폐하도록 작동될 수 있다.

커버(104)는 내면(112)(도 1)과 외면(116)을 포함한다. 도 1과 도 7에 도시된 바와 같이, 커버의 내면(112)은 2개의 분리된 포켓들 또는 구멍들(120)(포괄적으로, 리세스 영역들 또는 리세스들)을 포함한다. 이 예에서, 포켓들(120)은 나란하지만 그들 사이에 틈새가 형성되도록 서로 이격된다. 포켓들(120)은 커버(104)로부터 물질을 제거함으로써 형성될 수 있으므로 포켓들(120)의 위치에서 물질 두께가 감소된다. 예를 들어, 도 7은 포켓들(120)이 물질의 두께가 대략 0.15mm(+/- 0.015mm) 내지 대략 0.08mm(+/-0.013mm) 감소되어, 0.07 mm의 깊이를 가진다는 사실을 나타낸다. 따라서, 커버(104)는 위치에 따라 다른 두께들을 포함한다. 예를 들어, 커버(104)는 포켓들(120) 사이의 중간 또는 중앙부에서 측벽들(108)에 인접한 둘레 가장자리를 따라 대략 0.15mm의 두께를 가진다. 커버(104)는 포켓들(120)을 따라 0.08mm의 감소된 두께를 가진다.

예시적인 방식으로, 포켓들(120)은 에칭(예, 화학적 에칭, 레이저 에칭 등), 쉬트, 스트립, 블랭크, 또는 전기-전도성 물질의 조각들(예, 금속, 금속 합금 등)에 의해 생성될 수 있다. 또는, 예를 들어, 포켓들(120)은 엠보싱, 기계가공, 단조 가공 등과 같은 다른 공정에 의해 생성될 수 있다. 포켓들(120)은 실드(100)를 위한 편평 패턴 프로파일을 가진 스탬핑 전 또는 후에 생성될 수 있다. 실드(100)를 위한 편평 패턴 프로파일은 커버(104), 측벽들(108), 및 마운팅 풋들(mounting feet)(140)을 포함할 수 있다. 포켓들(120)은 커버(104)에 일반적으로 직교하는 측벽들(108)의 위치에 물질의 스탬프 조각이 접혀지거나 굴곡되기 전 또는 후에 물질의 스탬프 조각으로 형성 또는 생성될 수 있다. 예시적인 방식으로만, 예시적 실시예는 물질의 스탬핑 전에 기재 또는 금속의 편평한 조각에 에칭되는 포켓들(120)을 포함한다. 이 실시예에 있어서, 에칭 공정은 기재에 마스크를 부착하는 단계 및 그 후 포켓이 형성됨으로써 에칭될 기재의 영역을 노출하는 위치들에서만 마스크를 제거하는 단계를 포함할 수 있다. 예를 들어, 마스크는, 예를 들어, 레이저 어블레이션에 의해 또는 광증감 마스크의 화학적 용해(chemical dissolution)를 이용하여 제거될 수 있다. 그러면, 화학적 에칭(예, 염화제2철 등)이 도입되어 노출된 금속을 용해하여 기재 또는 금속의 편평한 조각에 포켓들을 형성할 수 있다. 그 후 남아 있는 마스크는 기재로부터 제거된다. 대안적인 실시예들은 다른 위치들(예, 실드의 측벽들 등)에 형성된 및/또는 엠보싱, 기계가공, 단조 등과 같은 다른 방법에 의한 하나 또는 그 이상의 포켓들을 포함할 수 있다. 따라서, 본 개시의 측면들은 포켓들을 생성하거나 형성하기 위한 그 어떤 하나의 특정한 공정에 한정되는 것은 아니다.

도 1에 도시된 바와 같이, 유전체(124)(예, 유전체 코팅, 유전체 절연 등)은 포켓들(120) 내부 및/또는 그것을 따라 제공된다. 유전체(124)는 실드(100) 하부의 부품들로부터 전기적 분리를 제공하도록 구성된다. 유전체(124)는 커버(104)가 만들어지게 될 전기-전도성 물질과 부품들 사이의 직접 접촉을 방지하기 위해 부품들과 커버(104) 사이의 매개체로서 역할을 한다. 따라서 유전체(124)는 커버(104)가 커버(104) 하부에 수납된 부품과 전기적으로 단락되는 것을 방지한다.

예시적인 방식으로, 유전체(124)는 잉크젯 공정, 프린트 노즐 등을 통해 적어도 포켓들(120) 내부에 증착 또는 도포된 유전체 코팅을 포함할 수 있다. 대안적으로, 유전체 코팅은 패드 프린팅, 플렉서 인쇄, 파우더 코팅 등과 같은 다른 공정들을 통해 부가될 수도 있다. 유전체 코팅은 자외선, 열 경화 등을 이용해 경화될 수 있다. 예시적 실시예에 있어서, 유전체 코팅은 1mm 프로브 팁 직경과 100g 중량을 가지고 1000볼트에서 4 기가옴 이상의 전기 저항을 제공할 수 있다. 유전체 코팅은 260℃ 또는 그 이상의 온도와 같이, 무연 리플로우 온도를 견딜 수 있다.

몇몇 실시예들에 있어서, 유전체(124)는 다양한 희망하는 결과를 얻기 위한 하나 또는 그 이상의 필러 및/또는 첨가제들을 포함할 수 있다. 예를 들어, 유전체 코팅은 열-전도성 필러를 포함할 수 있으므로 유전체 코팅 역시 열전도성이고 열계면 물질로서 작동될 수 있다. 첨가될 수 있는 다른 필러들의 예들은 안료, 가소제, 가공조제(process aids), 난연제, 증량제, 접착성 부여제를 포함한다.

도 1, 도 6, 및 도 7에 도시된 바와 같이, 실드(100)는 2개의 포켓들(120) 사이의 커버(104)의 틈새 또는 영역을 따라 배치된 내벽, 칸막이, 또는 파티션(128)을 포함한다. 도 2 및 도 8 내지 도 10은 실드(100)에 부가(예, 용접)되기 전의 내벽(128)을 도시한다. 예시적인 방식으로, 내벽(128)은 예컨대, 그 어떤 포켓들을 가지지 않거나 감소된 두께를 가지지 않은 위치에서, 실드의 커버(104)의 내면에 용접(예, 레이저 용접, 저항 용접 등)될 수 있다.

내벽(128)은 2개의 개별적인 EMI 차폐 구획들을 구획하는 실드의 커버(104)와 측벽들(108)과 협력하기 때문에 내벽(128)은 EMI 분리를 개선한다. EMI 실드(108)가 기재(예, 인쇄회로기판 등)에 설치(예, 접착제로 부착, 솔더링 패드에 용접 등)될 때, 기재 위의 부품들은 서로 다른 칸들에 위치될 수 있으므로 각각의 EMI 차폐 칸으로 들어가고 나오는 것을 방지할 수 있다. 다른 예시적 실시예들에 있어서, EMI 실드는 내벽들, 칸막이, 또는 파티션을 포함하지 않거나 이것이 없을 수 있으므로, 측벽들과 EMI 실드의 커버는 일반적으로 단일의 내측 공간 또는 칸을 구획한다.

도 2에 도시된 바와 같이, 내벽(128)을 위한 7개의 용접점들(132)이 있다. 이 예에 있어서, 용접점들(132)은 1mm 미만의 직경(예, 0.4mm 등)을 가진 원형 영역을 구비한다. 대안적 실시예들은 다른 내벽, 다른 용접점들(예, 비-원형 용접점 또는 영역, 더 크거나 더 작은 용접점 또는 영역 등), 및/또는 커버와 일체로 형성된 내벽 등을 위한 다른 부착 방법과 같이 다르게 구성될 수도 있다.

도 1에 도시된 바와 같이, 유전체(124)는 포켓들(120)을 따라서만 배치된다. 다른 실시예들에 있어서, 유전체는 포켓들(120) 외측에 배치될 수도 있다.

도 4 및 도 5에 도시된 바와 같이, 측벽들(108)의 하부 에지부들은 마운팅 풋(140)을 구비한다. 내벽(128) 역시 마운팅 풋(144)을 포함한다. 마운팅 풋(140)(144)은 축성(castellation)(예, 교호적인 노치와 돌기 등의 형성)으로 형성될 수 있다. 마운팅 풋(140)(144)은 도 13 및 도 14에 도시된 바와 같이, 그 위에 부품들(252)을 가진 PCB(248)와 같은 기재에 측벽들(108)과 내벽(128)을 각각 연결하기 위한 구조를 제공하도록 구성되는 것이 바람직하다. 예를 들어, 마운팅 풋(140)(144)은 기재에 납땝을 위한 영역을 제공한다. 그러한 실시예에 있어서, 노치들은 기재에 실드(100)를 고정하기 위해 돌기들 주위로 솔더가 흐르는 것을 허용한다. 다른 실시예들에 있어서, 마운팅 풋(140)(144)은 기재에 실드(100)를 고정하기 위해 기재의 상응하는 개구들에 끼워질 수 있다. 다른 실시예들에 있어서, 실드는 하부 에지부를 따라 그 어떤 이격된 마운팅 풋을 포함하지 않을 수 있다. 그 대신에, 실드는 각각 일반적으로 연속된 하부 에지부를 가진 측벽들을 포함할 수 있다. 또한, 솔더링 이외의 대안적인 수단은 기재에 실드(100)를 고정하기 위해 사용될 수 있다.

도 1 내지 도 3은 직사각 모양을 가진 실드(100)를 설명하고 있지만, 다른 예시적 실시예들은 다른 형상들(예, 원형, 삼각형, 불규칙, 기타 비직사각형 등)을 가진 실드들을 포함할 수 있다. 또한, 도 1은 서로 나란하고 동일한 직사각형(예, 4개의 측벽부들에 의해 구획)을 가진 2개의 포켓들(120)을 도시한다. 다른 실시예들은 2개보다 많거나 적은 포켓들(예, 단일 포켓, 3개의 포켓 등), 비-직사각형(예, 원형, 삼각형, 불규칙, 기타 비-직사각형 등)의 포켓, 및/또는 다른 위치(예, 측벽 등)에 있는 포켓과 같이 다르게 구성될 수 있다.

도 3, 도 4, 도 6, 도 7, 도 10 및 도 11은 이러한 예시적 실시예의 실드(100)를 위해 사용될 수 있는 예시적인 밀리미터(인치) 치수를 제공한다. 예를 들어, 실드(100)는 도 3에 도시된 바와 같이, 대략 18mm의 폭과 대략 30mm의 길이를 가질 수 있다. 실드(100)는 대략 1mm 미만의 높이를 가질 수 있다. 예를 들어, 실드(100)의 외부의 총 높이는 도 4에 도시된 바와 같이, 대략 0.87mm일 수 있다. 유전체 코팅은 포켓들(120)을 따라서만 배치될 수 있고 및/또는 실드의 측벽들(108)로부터 대략 0.25mm 또는 그 이상으로 이격될 수 있다. 유전체 코팅은 대략 15미크론의 두께를 가질 수 있다. 유전체 코팅의 표면은 실드(100)의 내면 하부에 대략 50미크론으로 위치될 수 있다. 도 7에 도시된 바와 같이, 포켓들은 대략 0.07mm의 깊이일 수 있고, 실드의 측벽과 포켓(120)이 없는 커버(104)의 영역은 대략 0.15mm의 두께를 가질 수 있다. 도 10 및 도 11에 도시된 바와 같이, 내벽(128)은 대략 16.5mm의 길이, 대략 0.15mm(+/-0.015mm)의 두께, 및 대략 1.2mm의 폭을 가질 수 있다. 본 출원과 도면에 제공된 치수들은 예시적 목적만을 가지기 때문에 다른 예시적 실시예들은 다른 크기(예, 더 크거나 더 작은) 및/또는 다른 모양(예, 비-직사각형)과 같은 다른 구성을 가질 수 있다.

도 12 내지 도 14는 증가된 언더-실드 공간 및/또는 실드 하부의 더 큰 부품 간격을 가진 보드 레벨(board level) 실드(BLS)(200)를 설명한다. 실드(200)는 커버(204), 측벽들(208), 및 내벽(228)을 포함한다. 커버(204)는 유전체가 위치될 수 있는 포켓 또는 구멍들(220)(넓은 의미에서, 리세스 또는 리세스 영역)을 포함한다. 도 13 및 도 14에 도시된 바와 같이, BLS(200)는 PCB 부품들(252)(도 13)이 실드(200) 하부에 위치하도록 인쇄회로기판(PCB)(248)(넓은 의미에서, 기재)에 설치(예, 장착, 부착, 납땜 등)된다. 도 14는 측벽(208)에 인접한 커버(204)의 영역 위로 연장하는 PCB 부품(252)의 상면으로서 포켓(220)에 의해 제공되는 부가적인 언더-실드 간격을 도시한다.

도 15는 증가된 언더-실드 공간 및/또는 실드(300) 하부의 더 큰 부품 간격을 가진 실드(300)의 다른 예시적 실시예를 설명한다. 실드(300)는 커버(304), 측벽들(308), 및 내벽(328)을 포함한다. 내벽(328)은 용접점들(332)에서 커버(304)에 용접될 수 있다. 커버(304)는 포켓 또는 구멍들(320)(광의로, 리세스 또는 리세스 영역)을 포함한다. 유전체(324)(예, 유전체 코팅, 유전체 절연 등)는 포켓들(320)(광의로, 리세스 또는 리세스 영역) 내부 및/또는 그것을 따라 제공된다. 유전체(324)는 포켓(320) 외측에, 포켓들(320) 사이의 커버(304)를 따라 배치될 수도 있다.

도 16은 증가된 언더 실드 공간 및/또는 실드(400) 하부의 더 큰 부품 간격을 가진 실드(400)의 예시적 실시예를 설명한다. 실드(400)는 커버(404)와 측벽들(408)을 포함한다. 커버(404)는 포켓 또는 구멍(420)(광의로, 리세스 또는 리세스 영역)을 포함한다. 비록 도 16에 도시되지는 않았지만, 유전체는 포켓(420)의 내부 및/또는 그것을 따라 위치될 수 있다. 실드(400)는 그 어떤 내벽들 없이 도시되었지만, 다른 실시예들은 포켓들(420) 사이에서 하나 또는 그 이상의 내벽, 칸막이, 또는 파티션 등을 포함할 수 있다.

도 17은 실드(500)의 다른 예시적 실시예를 설명한다. 실드(500)는 커버(504)와 측벽들(508)을 포함한다. 유전체(524)(예, 유전체 코팅, 유전체 절연 등)은 실드의 커버(504)와 측벽(508)의 영역들을 따라 제공된다. 이 예에서, 실드(500)는 유전체가 배치되는 그 어떤 리세스 영역, 포켓, 또는 구멍들을 포함하지 않는다. 대신에, 유전체(524)는 실드 커버(504) 및/또는 측벽(508)의 내면(예, 비-리세스 영역)을 따라 제공된다.

본 명세서에서 개시된 실드들(100)(200)(300)(400)(500)은 다양한 범위의 전기-전도성 물질로부터 형성될 수 있다. 예를 들어, 커버들(104)(204)(304)(404)과 측벽들(108)(208)(308)(408)은 냉간 압연강(예, 양철판 냉간 압연강 등), 쉬트 메탈, 스테인리스 스틸, 구리 합금(예, 양철판 구리 합금 등), 니켈-은 합금(예, 니켈-은 합금 770 등), 구리-니켈 합금, 카본 스틸, 황동, 구리, 알루미늄, 구리-베릴륨 합금, 인청동, 스틸, 그 합금, 기타 적절한 전기-전도성 물질과 같은 금속 또는 금속 합금으로부터 형성될 수 있다. 측벽들 및/또는 실드의 커버는 전기전도성 물질이 코팅된 플라스틱 물질로부터 형성될 수 있다. 하나의 예시적 실시예에 있어서, 측벽과 실드의 커버는 대략 0.15mm의 두께를 가진 니켈-실버 합금의 쉬트로부터 형성된다. 여기서 제공된 물질과 치수는 설명의 목적만을 위한 것이다. 실드는 다른 물질로부터 형성될 수 있고 및/또는 예를 들어, 전체 전자 장치 내부의 공간을 고려하여, EMI, 차폐, 및 열분산의 필요성 및 다른 요인들에 따라 전기 부품들이 차폐될 특수한 응용에 의존하여 다른 치수를 가질 수 있다.

본 명세서에 개시된 실드(100)(200)(300)(400)(500)는 다양한 방식으로 하나 또는 그 이상의 다른 유전체가 제공될 수 있다. 몇몇 예시적 실시예들에 있어서, 이어지는 인쇄 및 UV 경화 공정은 그 어떤 리세스 영역을 가지거나 그것이 없는 실드를 포함하는 실드에 유전체를 제공하기 위해 사용될 수 있다. 예를 들어, 인쇄 및 UV 경화 공정은 실드(예, 도 17의 실드(500))가 그 어떤 리세스 영역, 포켓 또는 구멍을 포함하지 않는 경우 실드의 커버 및/또는 측벽을 따라 유전체를 제공하도록 사용될 수 있다. 이 예에서, 유전체는 실드의 커버 및/또는 측벽을 따라 내면(예, 비-직사각 영역)을 따라 제공될 수 있다. 또는, 예를 들어, 인쇄 및 UV 경화 공정은 실드 커버 및/또는 측벽의 내면을 따르는 적어도 하나 또는 그 이상의 리세스 영역, 포켓, 또는 구멍을 따르거나 그 내부에 유전체 물질을 제공하는데 사용될 수 있다. 따라서, 본 개시의 측면들은 하나 또는 그 이상의 리세스 영역, 포켓, 또는 구멍을 가진 실드에만 한정되어서는 안된다. 왜냐하면, 몇몇 실시예들은 실드가 그 어떤 리세스 영역, 포켓, 또는 구멍을 포함하지 않는 경우 그 위에 유전체 물질을 가진 실드를 포함하는 한편, 다른 실시예들은 실드가 리세스 영역, 포켓, 구멍을 포함하는 경우 그 위에 유전체 물질을 가진 실드를 포함하기 때문이다.

이러한 예시적 공정에서, 부품들은 먼저 일정한 방향으로 기구(fixture)에 놓여져서, 인쇄될 표면(예, 실드 커버 및/또는 하나 또는 그 이상의 측벽의 내면)이 위쪽을 향하도록 놓여진다. 그러면, 기구는 인쇄 머신에 놓여진다. 인쇄 프로그램이 활성화된다. 아크릴레이트 폴리머 유동체는 인쇄 노즐로부터 부품 위로 작은 방울 낙하에 의해 분사된다. 작은 방울은 챔버에 충진된 아크릴레이트 폴리머 유동체에서 형상을 변경하는 압전 재료에 의해 형성되는 압력 펄스에 의해 노즐 밖으로 분출된다. 인쇄 유동체가 부품에 낙하된 후, 인쇄 머신은 인쇄 공정 사이클 동안 자외선 감광과 중합을 통해 유동체를 고체로 경화시킨다. 경화 공정은 기본적으로 즉각적이고, 이 예에서 자외선 파장은 350 내지 400 나노미터 범위이다.

실드에 물리적으로 가압 또는 적용되는 다이 컷 폴리이미드 라벨의 전통적인 절연 공정과 비교하여, 이러한 예시적 인쇄 및 자외선 경화 공정은 다음과 같은 하나 또는 그 이상의 장점과 이점을 제공할 수 있다. (1) 특히, 윤곽을 변화시키는 동안 기재에 대한 부착력의 향상뿐만 아니라 취급이 간단하고 기재 윤곽에 더 잘 순응한다. (2) 유전체가 전형적인 폴리이미드 다이컷 라벨에 비해 더 얇다. (3) 유전체를 기재에 부착하기 위해 부품에 압력이 가해지지 않는다. (4) 유전체의 기하학적 구조의 변화는 도구를 변경시킬 필요없이 소프트웨어 변화를 통해 가능하다.

열 잉크와 비교할 때, 이러한 예시적 인쇄 및 UV 경화 공정은 다음과 같은 하나 또는 그 이상의 장점과 이점을 제공할 수 있다. (1) 인쇄 및 UV 경화 공정은 용제를 가지지 않아서 휘발성 유기 화합물(VOCs)의 방출을 감소 또는 방지한다. (2) 잉크를 경화시키기 위한 열이 필요없으므로 에너지 소모를 개선할 수 있다. (3) 증발되는 용제가 없기 때문에, 에지 해상도(edge definition)가 더 좋아서 더 작은 세부 사항들을 생성할 수 있다.

다양한 측면들에 따르면, 증가된 언더-실드 공간 및/또는 실드 하부의 하나 또는 그 이상의 부품들을 위한 더 큰 부품 간격을 가진 EMI 실드의 예시적인 실시예들이 개시된다. 예시적인 실시예에 있어서, 실드는 일반적으로 실드의 내면을 따르는 하나 또는 그 이상의 리세스 영역들을 포함한다. 하나 또는 그 이상의 리세스 영역은 실드 커버의 내면 또는 상면 및/또는 실드의 하나 또는 그 이상의 측벽의 적어도 어느 하나의 내면을 따를 수 있다. 유전체는 적어도 하나 또는 그 이상의 리세스 영역들 내부에서 실드의 내면을 따른다. 유전체는 실드의 하나 또는 그 이상의 비-리세스 영역을 따를 수도 있다. 하나 또는 그 이상의 리세스 영역들은 증가된 언더-실드 공간 및/또는 실드 하부의 하나 또는 그 이상의 부품들을 위한 더 큰 간격을 제공할 수 있다. 하나 또는 그 이상의 부품들이 실드의 하부에 있을 때, 유전체는 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 단락되는 것을 방지할 수 있다.

예시적 실시예에 있어서, 유전체 코팅은 커버의 하나 또는 그 이상의 리세스 영역들 내부에서 커버의 내면을 따를 수 있다. 유전체 코팅은 증착 또는 분사(예, 잉크젯 공정, 인쇄 노즐, 따른 적절한 공정 등을 통해)된 후, 자외선으로 경화될 수 있다. 하나 또는 그 이상의 리세스 영역들은 커버에 에칭, 엠보싱, 기계가공, 단조 가공된 하나 또는 그 이상의 포켓들 또는 구멍들을 포함할 수 있다. 하나 또는 그 이상의 리세스 영역들에서 커버의 두께는 커버의 테두리를 따르는 커버의 두께보다 더 작을 수 있다. 하나 또는 그 이상의 리세스 영역들은 커버가 만들어지는 물질의 부분의 제거에 의해 구획되는 감소된 두께를 가질 수 있다. 하나 또는 그 이상의 리세스 영역들은 서로 이격되고 커버의 더 두꺼운 영역에 의해 분리된 2개의 분리된 포켓들을 구비할 수 있다.

하나 또는 그 이상의 측벽들은 커버에 의존할 수 있고, 기재의 하나 또는 그 이상의 부품들에 대해 일반적으로 기재에 설치되기 위해 구성된다. 내벽은 2개의 분리된 포켓들 사이일 수 있고, 내벽, 커버, 하나 또는 그 이상의 측벽들은 협력하여 다수의 개별적인 EMI 차폐칸을 구획하므로, 기재 위의 다른 부품들은 다른 공간에 위치될 수 있고 EMI 차폐칸에 의한 EMI 차폐가 제공되어 각각의 EMI 차폐칸으로 EMI가 들어가거나 그로부터 나오는 것을 방지할 수 있다. 단일체 구성을 가지기 위하여 실드의 커버와 하나 또는 그 이상의 측벽들은 전기-전도성 물질의 단일 조각으로부터 일체로 형성될 수 있다.

또한, EMI 실드의 제조와 관련된 방법들의 예시적 실시예들이 개시된다. 예시적 실시예에 있어서, 방법은 하나 또는 그 이상의 리세스 영역들을 가진 실드의 내면을 따라 유전체를 제공하여 유전체가 적어도 하나 또는 그 이상의 리세스 영역들 내부에 위치되게 하는 단계를 포함한다. 하나 또는 그 이상의 리세스 영역들은 증가된 언더-실드 공간 및/또는 실드 하부의 하나 또는 그 이상의 부품들을 위한 더 큰 간격을 제공할 수 있다. 하나 또는 그 이상의 부품들이 실드의 하부에 있을 때, 유전체는 실드의 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 단락되는 것을 방지할 수 있다.

방법은 실드의 내면을 따라 하나 또는 그 이상의 리세스 영역들을 생성하기 위해 실드로부터 물질을 제거하는 단계를 포함할 수 있다. 유전체는 적어도 하나 또는 그 이상의 리세스 영역들 내부에서 실드의 내면을 따르는 유전체에 의해 제공될 수 있다. 유전체는 하나 또는 그 이상의 리세스 영역들 내부에서 실드의 내면을 따라 증착 또는 분사될 수 있고, 그 후 유전체는 자외선으로 경화될 수 있다.

방법은 커버 및 실드의 하나 또는 그 이상의 측벽들을 포함하는 편평한 패턴의 부분적 프로파일을 물질의 부분에 스탬핑하는 단계, 그 후 물질의 스탬핑된 부분에 하나 또는 그 이상의 리세스 영역들을 생성하는 단계를 포함할 수 있다. 방법은, 예컨대, 굴곡, 겹침, 또는 하나 또는 그 이상의 측벽들을 구획하는 물질의 스탬핑된 부분의 영역들을 당김에 의해, 스탬핑된 물질의 부분의 하나 또는 그 이상의 리세스 영역들을 생성하기 전,후에 물질의 스탬핑된 부분을 형성하는 단계를 더 포함할 수 있다. 방법은 커버의 내면에 내벽을 용접하는 단계를 더 포함할 수 있다. 내벽, 커버, 및 실드의 하나 또는 그 이상의 측벽들은 다수의 개별적인 EMI 차폐칸을 협력하여 구획할 수 있으므로, 기재 위의 다른 차폐칸들(compartments)은 다른 공간에 위치될 수 있고, 각각의 EMI 차폐칸으로 들어가거나 그로부터 나오는 것을 방지하는 EMI 차폐칸에 의해 EMI 차폐가 제공된다. 또한, 방법은 전기-전도성 물질의 단일의 조각으로부터 실드 커버 및 하나 또는 그 이상의 측벽들을 일체로 형성하는 단계를 포함할 수 있으므로, 커버와 하나 또는 그 이상의 측벽들은 단일체 구성을 가진다. 방법은 실드로부터 물질을 제거하는 단계를 포함할 수 있으므로, 실드의 두께를 감소시키고 하나 또는 그 이상의 리세스 영역들에서 물질의 두께를 최대 80%까지 감소시킬 수 있다.

기재 위의 하나 또는 그 이상의 부품들을 위한 차폐를 제공하는 예시적인 실시예들이 개시된다. 예시적 실시예에 있어서, 방법은 하나 또는 그 이상의 부품들이 실드의 내면을 따라서 하나 또는 그 이상의 리세스 영역들 하부에 위치되도록 기재에 실드를 설치하는 단계를 일반적으로 포함한다. 유전체는 적어도 하나 또는 그 이상의 리세스 영역들 내부에 있다. 하나 또는 그 이상의 리세스 영역들은 증가된 언더-실드 오간 및/또는 실드 하부의 하나 또는 그 이상의 부품들을 위한 더 큰 간격을 제공한다. 유전체는 실드의 하나 또는 그 이상의 리세스 영역들이 실드 하부의 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 절연되는 것을 방지한다.

예시적 실시예에 있어서, EMI 실드는 커버, 탑, 또는 상면 및 하나 또는 그 이상의 측벽들을 포함한다. 하나 또는 그 이상의 측벽들은 단일의 측벽을 포함할 수 있고, 서로로부터 분리되거나 불연속인 다수의 측벽들을 포함할 수 있고, 단일-피스의 EMI 실드의 일체적 부품인 다수의 측벽들을 구비할 수 있다.

예시적 실시예들에 있어서, EMI 실드의 커버 또는 상면 및 하나 또는 그 이상의 측벽들은 단일체 구성을 가지기 위하여 전기-전도성 물질의 단일체로부터 일체로 형성(예, 스탬프, 굴곡, 폴딩 등)될 수 있다. 실드의 커버 또는 상면은 측벽들과 함께 일체로 형성됨으로써 측벽들은 커버 또는 상면에 대해 하향되게 의존한다. 다른 실시예들에 있어서, EMI 실드의 커버 또는 상면은 측벽과 분리되어 일체가 아닌 것으로 제조될 수 있다. 몇몇 실시예에 있어서, EMI 실드는 실드의 커버 또는 뚜껑이 측벽들로부터 분리되어 다시 부착될 수 있는 2-피스 실드들을 구비할 수 있다.

몇몇 실시예들에 있어서, EMI 실드는 EMI 실드에 부착되거나 일체로 형성된 하나 또는 그 이상의 내벽들과, 칸막이 또는 파티션들을 포함할 수 있다. 그러한 실시예들에 있어서, 실드의 커버, 측벽들, 및 내벽들은 협력하여 복수의 개별 EMI 차폐칸을 구획한다. EMI 실드가 기재(예, 인쇄회로기판 등)에 설치(예, 접착제로 부착되거나, 솔더링 패드에 납땜)될 때, 기재 위의 부품들은 다른 차폐칸에 위치될 수 있으므로, 부품들에는 EMI가 각각의 EMI 차폐칸으로 들어가거나 그로부터 나오는 것을 방지하는 EMI 차폐칸에 의해 EMI 차폐가 제공된다. 다른 예시적 실시예들에 있어서, EMI 실드는 내벽, 칸막, 파티션을 포함하지 않거나 이것들이 없을 수 있으므로 측벽들과 EMI 실드의 커버는 일반적으로 단일의 내부 공간을 구획한다.

몇몇 실시예들에 있어서, EMI 실드의 커버 또는 상면은 일반적으로, 집기-놓기(pick-and-place) 장비(예, 진공 집기-놓기 장비 등)로 EMI 실드를 취급하기 위해 사용하도록 구성된 편평하고, 평면의 및/또는 중앙의 픽업면을 포함할 수 있다. 예를 들어, 실드의 제조 및/또는 PCB에 대한 실드의 설치 동안 취급을 위해, 픽업면은 파지될 수 있거나 집기-놓기 장비에 의해 석션(suction)이 가해질 수 있는 픽업 영역으로서 사용되도록 구성될 수 있다. 픽업면의 중앙 위치는 취급하는 동안 실드의 균형잡힌 조작을 허용할 수 있다. 다른 예시적 실시예에 있어서, EMI 실드는 예를 들어, 픽업면으로서 뿐만 아니라 픽업면에 중심적으로 위치시기 위해 코너들 또는 사이드 에지를 따라 탭을 가질 수 있다.

몇몇 실시예들에 있어서, EMI 실드의 커버 또는 상면은 하나 또는 그 이상의 개구 또는 구멍을 포함할 수 있으므로, 실드의 내측의 솔더 리플로우 가열을 용이하게 하고 및/또는 실드 하부의 부품들의 냉각을 가능하게 하고 및/또는 실드 아래의 부품들의 시각 검사를 허용할 수 있다. 몇몇 이러한 예시적 실시예들에 있어서, 구멍들은 EMI 간섭의 통과를 방지하도록 충분히 작을 수 있다. 구멍들의 구체적인 숫자, 사이즈, 모양, 방위 등은 예를 들어, 특정의 적용(예, 더 민감한 회로가 필요한 전자장비의 민감도는 더 작은 직경의 구멍을 필요로 함)에 의존한다. 다른 예시적 실시예들에 있어서, 실드는 그러한 구멍들을 가지지 않는 커버 또는 상면을 포함할 수 있다.

본 명세서에 개시된 예시적 실시예들은 몇몇 현존하는 보드 레벨 EMI 실드에 대하여 다음과 같은 하나 또는 그 이상(그렇지만 하나 또는 모든 것에 한정되는 것은 아닌) 장점을 제공할 수 있다. 예를 들어, 본 명세서에 개시된 예시적 실시예들은 표준 설계로 제작된 실드들과 비교하여 유사하거나 더 큰 실드 하부의 부품 간격을 제공할 수 있다. 다른 접근법은 BLS 프레임에 용접되는 얇은 포일 탑을 포함한다. 본 명세서에 개시된 예시적 실시예들은 프레임에 포일이 용접되는 종래의 BLS와 비교하여 용접과 부품 취급이 더 작아진다. 그러나, 엄청나게 많은 용접점들 때문에 포일은 프레임에 대한 취급, 정렬, 및 용접이 어려울 수 있다. 다른 접근법은 포일 대신에 접착제 커버를 사용하였다. 그러나, 접착제는 층간 분리가 생겨날 수 있고 취급 문제 또는 EMI 누설 문제를 발생시킬 수 있다. 본 명세서에 개시된 예시적 실시예들은 습도, 솔트 속(salt soak) 및 솔트 스프레이 테스트에 대한 우수한 내성을 가졌다. 본 명세서에 개시된 몇몇 예시적 실시예들에 있어서, 얇은-게이지 정밀 금속 스탬핑은 고정밀도(예, 0.05mm 미만의 XY 치수 공차 등)로 수행된다. 포켓들 또는 구멍들은 대략 0.15mm의 두께를 가진 얇은-게이지 금속, 예, 금속 쉬트에 생성될 수 있다. 예를 들어, 포켓들 또는 구멍들은 물질의 제거(예, 에칭, 기계 가공 등을 통해)로 생성될 수 있으므로, 내부 포켓 생성을 위해 최대 80% 물질 두께 감소가 있다. 포켓 또는 구멍은 더 큰 PCB 부품 간격을 제공하고 또한 열간섭 물질, 유전체, 전기 절연, 이들의 조합과 같은 첨가제를 위한 증가된 공간을 수용한다. 리세스 영역들, 포켓들, 또는 구멍들은 실드 하부에 위치될 개별 부품들의 높이와 위치에 근거한 다양한 깊이들 및/또는 다른 위치들에 배치될 수 있다. 본 명세서에 개시된 EMI 실드들을 생성하는데 사용되는 공정들은 높은 체적의 전자장비 제조에 매칭되는 특징들을 제공하고 및/또는 스케일과 경제성을 허용할 수 있다.

본 명세서에 개시된 예시적 실시예들은 증가된 언더-실드 공간 및/또는 실드 하부의 더 큰 부품 간격을 제공하는 하나 또는 그 이상의 리세스 영역들(예, 포켓 또는 구멍들)을 포함하기 때문에 낮은 프로파일 또는 더 짧은 실드가 사용될 수 있다. 이것은 다기능 부품들의 증가로 더 슬림하고 더 가벼운 현저하게 소형화된 전자 장치들이 더 조밀한 공간 조건으로 팩킹되는 것을 허용한다. 따라서, 본 명세서에 개시된 예시적 실시예들은 더 밀집된 전자적 조립을 위한 감소되거나 소형화된 전체 회로 조립 스택의 높이, 향상된 외관과 브랜드 이미지를 가진 더 얇은 장치들, 다기능성을 위한 다른 물질들과 통합된 BLS, 및 더 경제적인 전자 부품 사이즈를 위한 수용을 허용할 수 있다.

예시적 실시예들은 이러한 개시가 완전해 지고, 당업자에 대해 완전한 범위를 전달될 수 있도록 제공된다. 본 개시의 철저한 이해를 제공하기 위하여, 특정의 부품들, 장치들, 및 방법들의 예들과 같은 다양한 특정의 상세한 내용이 설명된다. 예시적 실시예들이 많은 다른 형태로 구현하고 그 어떤 것도 개시의 범위를 한정하지 않는다는 특정의 상세한 설명들이 사용될 필요가 없다는 사실은 당업자에게 명백할 것이다. 몇몇 실시예들에 있어서, 잘 알려진 공정들, 잘 알려진 장치 구조들, 및 잘 알려진 기술들은 더 상세히 설명되지 않는다. 또한, 본 명세서에 개시된 예시적 실시예들이 전술한 장점들과 개량들의 전부 또는 그 어떤 것도 제공할 수 있고 본 개시의 범위 내에 속하는 것과 같이, 본 개시의 하나 또는 그 이상의 예시적 실시예들을 달성될 수 있는 장점들과 개선 내용들은 설명의 목적만을 위해 제공되고, 본 개시의 범위를 한정하지는 않는다.

본 명세서에 개시된 구체적 치수, 구체적 물질, 및/또는 구체적 모양은 현실적인 예이고 본 개시의 범위를 제한하는 것은 아니다. 주어진 요소를 위한 특정의 값과 특정의 값의 범위의 본 명세서의 개시는 본 명세서에 개시된 하나 또는 그 이상의 예들에 유용할 수 있는 다른 값 및 값들의 범위에 배타적인 것은 아니다. 또한, 본 명세서에서 언급된 구체적인 요소를 위한 그 어떤 2개의 특정의 값들은 주어진 인자에 적합할 수 있는 값들의 범위의 끝점을 정의한다(예, 주어진 요소의 제1 값과 제2 값은 주어진 인자에 사용될 수 있는 제1 및 제2 값들 사이의 그 어떤 값을 개시하는 바와 같이 해석될 수 있다). 예를 들어, 인자 X는 값 A를 가지는 것으로 예시되고, 값 Z도 가지는 것으로 예시되면, 인자 X는 대략 A 내지 대략 Z 사의 값들을 범위를 가지는 것으로 볼 수 있다. 유사하게, 인자를 위한 값들의 2개 또는 그 이상의 범위의 개시(그러한 범위들이 수렴하거나 중첩되거나 분명한 여부) 개시된 범위들의 끝점들을 사용하여 주장할 수 있는 값을 위한 범위들의 모든 가능한 조합을 포함하는 것을 생각해 볼 수 있다. 예를 들어, 인자 X가 본 명세서에서 1 - 10 또는 2 - 9, 또는 3 - 8의 범위의 값을 가지는 예인 경우, 인자 X는 1 - 9, 또는 1 - 8, 1 - 3, 1 - 2, 2 - 10, 2- 8, 2- 3, 3 - 10, 및 3- 9를 포함하는 값들의 다른 범위를 가질 수 있다.

본 명세서에 사용된 용어는 특정의 예시적 실시예를 설명할 목적이지 제한적으로 해석되어서는 아니된다. 본 명세서에 사용된 바와 같이, '단수'를 나타내는 표현은 문맥상 분명하게 달리 지칭되지 않으면 복수 형태도 포함하는 것을 의도한다. "구비하는", "포함하는", "가진" 등의 용어는 포괄적이므로, 언급된 특징들, 정수, 단계, 작동들, 요소들, 및/또는 부품들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 작동들, 요소들, 부품들 및/또는 이들의 그룹의 존재 또는 부가를 배제하는 것은 아니다. 본 명세서에서 개시된 방법, 단계, 공정, 및 작동들은 수행의 순서로서 구체적으로 정의되지 않는 한, 논의되거나 설명된 특정의 순서로 수행될 필요가 있는 것으로 해석되어서는 아니된다.

요소 또는 층이 다른 요소 또는 층에 "위에 있고", "결합된", "연결된" 또는 "결속된" 것으로 언급될 때, 다른 요소 또는 층에 직접 위에 있고, 결합되고, 연결되고 결속될 수도 있고, 또는 존재할 수도 있는 요소들 또는 층들을 매개할 수도 있다. 대조적으로, 다른 요소 또는 층에 "직접적으로 위에 있고", "직접적으로 결합된", "직접적으로 연결된", "직접적으로 결속된" 것으로서 언급될 때, 존재하는 요소들 또는 층들의 매개가 존재하지 않는다. 요소들 사이의 관계를 설명하기 위해 사용된 다른 단어들은 유사한 방식으로 해석되어야 한다(예, "사이"와 "직접적인 사이, "인접한"과 "직접적으로 인접한" 등). 본 명세서에 사용된 바와 같이, "및/또는"의 용어는 하나 또는 그 이상의 관련된 열거된 항목들의 그 어떤 그리고 모든 조합들을 포함한다.

특정의 값에 적용될 때 "대략"은 그 값에 대한 약간의 부정확성을 허용하는 계산 또는 측정을 나타낸다(값의 정확하게 접근하는 정도; 값에 근사하거나 이성적으로 접근하는 정도; 근사값 포함). 어떤 이유에 의해, "대략"에 의해 제공되는 부정확성이 업계에서 이러한 정상적인 의미로 이해되지 않으면, 본 명세서에 사용된 "대략"은 그러한 인자들을 사용하거나 측정하는 정상적인 방법으로부터 발생될 수 있는 적어도의 변화를 나타낸다. 예를 들어, "일반적으로", "대략", 및 "실질적으로"라는 용어는 본 명세서에서 제조 오차 범위 내를 의미하도록 사용될 수 있다. 예를 들어, 오차는 소수점 이하 3자리로 제공된 치수(X.XXX)를 위한 오차는 +/-0.1mm일 수 있고, 소수점 이하 2자리로 제공된 치수(X.XX)를 위한 오차는 +/-0.2mm일 수 있고, 소수점 이하 1자리로 제공된 치수(X.X)를 위한 +/-0.4mm일 수 이TEk. 소수점 이하 1자리로 제공된 각도 치수(X.X°)를 위한 각도 오차는 +/-1.0°일 수 있고, 소수점이 없이 제공된 각도 치수(X°)를 위한 각도 오차는 +/-3.0°일 수 있다. "대략"에 의해 수정되는지 여부와 무관하게, 청구범위는 특정의 량에 대한 균등물을 포함한다.

제1, 제2, 제3 등과 같은 용어는 다양한 요소들, 성분들, 영역들, 레이어들 및/또는 섹션들을 설명하기 위해 본 명세서에서 사용될 수 있고, 이러한 요소들, 성분들, 영역들, 레이어들 및/또는 섹션들은 이러한 용어들에 의해 한정되어서는 아니된다. 이러한 용어들은 하나의 요소, 성분, 영역, 레이어 또는 섹션으로부터 다른 영역, 레이어, 또는 섹션을 부별하기 위해서만 사용될 수 있다. "제1", "제2", 및 다른 수치 용어들과 같은 용어는 본 명세서에 사용될 때 문맥에 의해 명시적으로 나타내지 않는 한 수열 또는 순서를 의미하는 것은 아니다. 따라서, 아래에서 논의되는 제1 요소, 성분, 영역, 레이어 또는 섹션은 예시적 실시예들의 교사로부터 벗어나지 않는 제2 요소, 성분, 영역, 레이어 또는 섹션을 의미한다.

"내부", "외부", "하부", "아래", "위", "상부" 등과 같은 공간적으로 상대적인 용어는 다른 요소(들)에 또는 특징(들)에 대한 어느 하나의 요소 또는 특징의 관계를 도면들에 도시된 바와 같이 설명하기 위기 위해 설명의 편의를 위해 본 명세서에서 사용될 수 있다. 공간적인 상대적 용어들은 사용되는 장치의 다른 방위들 또는 도면들에서 묘사된 방위에 부가된 작동을 포괄하는 것을 의도한다. 예를 들어, 만약 도면의 장치가 "하부" 또는 "아래"로서 설명된 요소들이 뒤집히면, 다른 요소들 또는 특징들은 다른 요소들 또는 특징들의 "상부" 또는 "위"의 방향을 나타내게 된다. 따라서, "아래"라는 예시적 용어는 위와 아래의 방위 모두를 포함할 수 있다. 장치는 다른 방향(90도 회전되거나 다른 방향)일 수 있고, 본 명세서에서 사용된 공간적으로 상대적인 기술어구는 그에 상응하게 해석된다.

실시예들의 전술한 상세한 설명은 예시와 설명의 목적을 위해 제공되었다. 그것은 개시의 철저함을 의도하지도 개시를 한정하는 것은 아니다. 개별적 요소들, 의도되거나 설명된 사용들, 또는 특정 실시예들의 특징들은 일반적으로 특정 실시예에 한정되는 것은 아니지만, 적용될 수 있는 경우, 구체적으로 도시되거나 설명되지 않았더라도, 상호 변경될 수 있고 선택된 실시예에 사용될 수 있다. 동일한 것은 다양한 방식으로 변화될 수 있다. 그러한 변화는 개시로부터 벗어나는 것으로 간주되지 않으며, 모든 그러한 변형들은 개시의 범위 내에서 포함되는 것을 의도한다.

100...EMI 실드 104...커버
108...측벽 112...내면
120...포켓 124...유전체
128...내벽 132...용접점
140,144...마운팅 풋 252...부품
248...PCB

Claims

기재(substrate) 위의 하나 또는 그 이상의 부품들을 위한 전자 방해 잡음(EMI) 차폐를 제공하는 실드(shield)에 있어서,
상기 실드의 내면을 따르고, 실드 하부의 하나 또는 그 이상의 부품들을 위한 증가된 언더-실드(under shield) 공간 및 더 큰 간격을 제공할 수 있는, 하나 또는 그 이상의 리세스 영역들; 및
적어도 상기 하나 또는 그 이상의 리세스 영역들 내부에서 실드의 내면을 따르고, 하나 또는 그 이상의 부품들이 실드의 하부에 있을 때, 실드의 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들에 직접적으로 접촉하여 전기적으로 단락되는 것을 억제할 수 있는 유전체를 구비하는 것을 특징으로 하는 실드.
청구항 1에 있어서,
하나 또는 그 이상의 부품들이 실드의 하부에 있을 때, 상기 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 단락되는 것을 방지하도록, 상기 유전체는 적어도 상기 하나 또는 그 이상의 리세스 영역들 내부에서 실드의 내면을 따르는 유전체 코팅을 구비하는 것을 특징으로 하는 실드.
청구항 2에 있어서,
상기 실드는 실드의 내면을 따르는 하나 또는 그 이상의 비-리세스 영역들을 포함하고;
상기 유전체 코팅은 상기 실드의 하나 또는 그 이상의 비-리세스 영역들의 적어도 어느 하나를 따르는 것을 특징으로 하는 실드.
청구항 1에 있어서,
상기 실드는 커버 및 상기 커버로부터 연장되고 기재 위의 하나 또는 그 이상의 부품들에 기준으로 상기 기재에 설치되도록 구성된 하나 또는 그 이상의 측벽들을 포함하고;
하나 또는 그 이상의 리세스 영역들은 상기 커버의 내면 또는 상기 하나 또는 그 이상의 측벽들의 적어도 어느 하나의 내면을 따르는 것을 특징으로 하는 실드.
청구항 4에 있어서,
상기 하나 또는 그 이상의 리세스 영역들은 상기 커버의 내면을 따르고;
상기 하나 또는 그 이상의 리세스 영역들에서 상기 커버의 두께는 상기 커버의 테두리를 따르는 커버의 두께보다 더 얇고, 상기 하나 또는 그 이상의 리세스 영역들 하부의 부품들을 위한 더 큰 간격과 증가된 공간을 제공하는 것을 특징으로 하는 실드.
청구항 4에 있어서,
상기 하나 또는 그 이상의 리세스 영역들은 상기 커버의 더 두꺼운 영역들에 의해 분리된 다수의 분리 포켓들을 구비하는 것을 특징으로 하는 실드.
청구항 6에 있어서,
상기 다수의 분리 포켓들의 적어도 2개 사이의 내벽을 더 구비하고;
상기 내벽, 상기 커버, 및 하나 또는 그 이상의 측벽들은 협력하여 다수의 개별 EMI 차폐칸을 구획하고, 기재 위의 다른 부품들은 다른 차폐칸에 위치될 수 있고 각각의 EMI 차폐칸으로 EMI가 들어가거나 그로부터 나오는 것을 방지하는 EMI 차폐칸에 의해 EMI 차폐가 제공되는 것을 특징으로 하는 실드.
청구항 4에 있어서,
상기 커버 및 상기 하나 또는 그 이상의 측벽들은 전기 전도성 물질의 단일의 조각으로부터 일체로 형성되어 단일 구조를 가지는 것을 특징으로 하는 실드.
청구항 1에 있어서,
상기 실드는 커버 및 상기 커버로부터 연장하는 하나 또는 그 이상의 측벽들을 포함하고, 기재 위의 하나 또는 그 이상의 부품들을 기준으로 기재에 설치되도록 구성되고;
상기 하나 또는 그 이상의 리세스 영역들은 커버의 내면 또는 상기 하나 또는 그 이상의 측벽들의 적어도 어느 하나의 내면을 따라 에칭된 하나 또는 그 이상의 포켓들을 구비하는 것을 특징으로 하는 실드.
청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
상기 하나 또는 그 이상의 리세스 영역들은 상기 실드가 제조되는 물질의 일부의 제거에 의해 구획된 감소된 두께를 가지고, 상기 감소된 두께는 상기 하나 또는 그 이상의 리세스 영역들 하부의 부품들을 위한 증가된 공간 및 더 큰 간격을 제공하는 것을 특징으로 하는 실드.
내면을 가진 커버를 포함하는 전자 방해 잡음(EMI) 실드의 제조 방법에 있어서,
적어도 하나 또는 그 이상의 리세스 영역들 내부를 따르도록 하나 또는 그 이상의 리세스 영역들을 가진 실드의 내면을 따라 유전체를 제공하는 단계를 포함하고;
상기 하나 또는 그 이상의 리세스 영역들은 실드의 하부의 하나 또는 그 이상의 부품들을 위한 증가된 언더-실드 공간과 더 큰 간격을 제공하고;
상기 하나 또는 그 이상의 부품들이 상기 실드 하부에 있을 때, 상기 유전체는 상기 실드의 상기 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 단락되는 것을 방지하는 것을 특징으로 하는 방법.
청구항 11에 있어서,
상기 실드의 내면을 따라 상기 하나 또는 그 이상의 리세스 영역들을 생성하기 위하여 상기 실드로부터 물질을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 12에 있어서,
상기 물질을 제거하는 단계는 상기 하나 또는 그 이상의 리세스 영역들을 생성하기 위하여 상기 실드를 에칭하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 11에 있어서,
상기 유전체를 제공하는 단계는, 하나 또는 그 이상의 부품들이 실드의 하부에 있을 때, 상기 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 단락되는 것을 방지할 수 있도록 적어도 상기 하나 또는 그 이상의 리세스 영역들 내부에서 상기 실드의 내면을 따르는 유전체 코팅을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 11에 있어서,
상기 유전체를 제공하는 단계는, 적어도 상기 하나 또는 그 이상의 리세스 영역들 내부에서 상기 실드의 내면을 따라 유전체를 증착하는 단계; 및 자외선을 이용하여 유전체를 경화시키는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 11에 있어서,
커버 및 실드의 하나 또는 그 이상의 측벽들을 포함하는 편평 패턴 부분 프로파일을 하나의 물질에 스탬핑하는 단계;
스탬핑된 물질의 하나 또는 그 이상의 리세스 영역들을 생성하는 단계; 및
하나 또는 그 이상의 측벽들을 구획하는 스탬핑된 물질의 일부분의 굴곡, 접기, 또는 당김에 의해 상기 하나 또는 그 이상의 리세스 영역들의 생성 전 또는 그 후에 스탬핑된 물질을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
청구항 11에 있어서,
상기 실드는 커버 및 커버로부터 연장되는 하나 또는 그 이상의 측벽들을 포함하고;
상기 하나 또는 그 이상의 리세스 영역들은 상기 커버의 내벽 또는 상기 하나 또는 그 이상의 측벽들의 적어도 어느 하나의 내면을 따르고;
상기 방법은 상기 내벽을 상기 커버의 내면에 용접하는 단계를 더 포함하고,
상기 내벽, 상기 커버, 및 상기 실드의 하나 또는 그 이상의 측벽들은 협력하여 다수의 개별 EMI 차폐칸들을 구획하고, 기재 위의 다른 부품들은 다른 칸들에 위치될 수 있고, 각각의 EMI 차폐칸으로 EMI가 들어가거나 그로부터 나오는 것을 방지하는 EMI 차폐칸에 의해 EMI 차폐가 제공되는 것을 특징으로 하는 방법.
청구항 11 내지 청구항 17 중 어느 한 항에 있어서,
하나 또는 그 이상의 리세스 영역들을 생성하기 위해 상기 실드로부터 물질을 제거하는 단계를 더 포함하고;
상기 물질 제거는 실드의 두께를 감소시키고 상기 하나 또는 그 이상의 리세스 영역들에서 물질 두께 감소는 최대 80%를 제공하는 것을 특징으로 하는 방법.
기재 위의 하나 또는 그 이상의 부품들을 위한 차폐를 제공하는 방법에 있어서,
실드의 내면을 따르는 하나 또는 그 이상의 리세스 영역들 하부에 하나 또는 그 이상의 부품들이 배치되도록 기재에 실드를 설치하는 단계를 포함하고;
유전체가 적어도 상기 하나 또는 그 이상의 리세스 영역들 내부에서 실드의 내면을 따르고,
상기 하나 또는 그 이상의 리세스 영역들이 실드 하부의 하나 또는 그 이상의 부품들을 위한 증가된 언더-실드 공간 및 더 큰 간격을 제공하고,
유전체는 상기 실드의 하나 또는 그 이상의 리세스 영역들이 실드 하부의 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 단락되는 것을 방지하는 것을 특징으로 하는 방법.
전자 방해 잡음(EMI) 실드의 일 부분을 따라 UV 경화성 유전체를 제공하는 단계;
및 자외선에 노출시켜 유전체를 경화시키는 단계를 포함하고;
UV-경화된 유전체는 EMI 실드의 일 부분이 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 단락되는 것을 방지하는 것을 특징으로 하는 방법.
청구항 20에 있어서,
UV 경화성 유전체를 제공하는 단계는 노즐로부터 나오는 아크릴레이트 폴리머 유동체를 EMI 실드의 일 부분에 분사하는 단계를 포함하고;
유전체를 경화시키는 단계는 UV 감광화 및 중합을 통해 아클릴레이트 폴리머 유동체를 고체로 경화시키는 단계를 포함하는 것을 특징으로 하는 방법.
청구항 20에 있어서,
UV 경화성 유전체를 제공하는 단계는 인쇄 노즐로부터 나오는 아크릴레이트 폴리머 유동체를 EMI 실드의 일 부분에 분사하는 단계를 포함하고, 아크릴레이트 폴리머 유동체는 챔버에 충진된 아크릴레이트 폴리머 유동체의 형상을 변화시키는 압전 물질에 의해 생성되는 압력 펄스에 의해 분출되고;
유전체를 경화시키는 단계는 인쇄 공정 사이클 동안의 UV 감광화 및 중합을 통해 아크릴레이트 폴리머 유동체를 고체로 경화시키는 단계를 포함하고, UV 파장은 350 내지 400 나노미터 범위인 것을 특징으로 하는 방법.
청구항 20에 있어서,
상기 실드의 일 부분은, 실드의 적어도 하나 또는 그 이상의 리세스 영역들 내부에 UV-경화된 유전체가 있도록, 실드의 내면을 따르는 하나 또는 그 이상의 리세스 영역들을 포함하고,
상기 UV-경화된 유전체는, 하나 또는 그 이상의 부품들이 실드의 하부에 있을 때 하나 또는 그 이상의 리세스 영역들이 하나 또는 그 이상의 부품들과 직접 접촉하여 전기적으로 단락되는 것을 방지하는 것을 특징으로 하는 방법.
청구항 20 내지 청구항 23 중 어느 한 항에 있어서,
상기 실드는 커버 및 커버로부터 연장하는 하나 또는 그 이상의 측벽들을 포함하고, 기재 위의 하나 또는 그 이상의 부품들을 기준으로 기재에 대한 설치를 위해 구성되고;
UV 경화성 유전체를 제공하는 단계는 상기 커버의 내면 또는 하나 또는 그 이상의 측벽들의 적어도 어느 하나의 내면을 따라 UV 경화성 유전체를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.