CN205264696U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN205264696U
CN205264696U CN201490000642.5U CN201490000642U CN205264696U CN 205264696 U CN205264696 U CN 205264696U CN 201490000642 U CN201490000642 U CN 201490000642U CN 205264696 U CN205264696 U CN 205264696U
Authority
CN
China
Prior art keywords
base plate
semiconductor device
hole
printed base
outside terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201490000642.5U
Other languages
English (en)
Inventor
梨子田典弘
中村瑶子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of CN205264696U publication Critical patent/CN205264696U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供一种半导体装置。在确保设置有贯穿孔的印刷基板的定位的精度的同时，即使外部端子倾斜，也能够可靠地在贯穿孔中插入外部端子。在具备了接合有半导体元件(6)的DCB基板(4)、在设置于DCB基板(4)的凹部(12)中插入的外部端子(10)、和具有贯穿孔(13)以及与DCB基板(4)相对配置的柱电极(8)的印刷基板(9)的半导体装置(50)中，在插入有外部端子(10)的印刷基板(9)的贯穿孔(13)的周边区域形成有狭缝(15)。

Description

半导体装置
技术领域
本实用新型涉及一种半导体装置，特别涉及一种搭载了功率半导体元件的半导体模块。
背景技术
图4A是现有例的功率半导体模块的俯视图，图4B是现有例的功率半导体模块的截面图。应予说明，图4B是在图4A的III-III’线位置切断后的主要部分截面图。
在图4A和图4B中，功率半导体模块500由DCB(DirectCopperBonding)基板104、半导体元件106、柱电极108、外部端子110和印刷基板109构成。
DCB基板104在主表面具有电路板103。半导体元件106的背面介由接合材料105固定于电路板103。柱电极108介由接合材料107固定于半导体元件106的表面。外部端子110介由导电型的接合材料(未图示)固定于设置于电路板103的供外部端子插入的凹部112。印刷基板109具有金属层114，固定有柱电极108。
该功率半导体模块500具有通过电路板103对半导体元件106的背面电极(未图示)进行电布线，通过具备柱电极108以及金属层114的印刷基板109对半导体元件106的正面电极(未图示)进行电布线的结构(例如，参考专利文件1)。
功率半导体模块500的制造工序示出于图5A、图5B和图5C。
图5A、图5B和图5C是示出现有例的功率半导体模块的制造工序的模式图，图6是现有例的贯穿孔的放大俯视图。
首先，在DCB基板104上放置焊料等的导电型的接合材料105之后，在其上放置半导体元件106，进一步在其上放置焊料等的导电型的接合材料107(图5A)。接下来，在DCB基板104的接合有半导体元件106的面上所设置的凹部112中插入外部端子110(图5B)。进一步，以将外部端子110插入到形成于印刷基板109的贯穿孔113的方式装配印刷基板109(图5C)，此时柱电极108的面与DCB基板104的面相互对置。通过N2-H2的回流等将该模块进行一体组装，最后通过树脂封装进行制造。在该方法中，印刷基板109利用贯穿孔113引导外部端子110，从而不使用夹具也能进行定位(例如，参考专利文献2)。
在此，在图6示出印刷基板和具有圆形截面的外部端子用贯穿孔的放大俯视图。
形成于印刷基板109的贯穿孔113的内径与外部端子110的外径几乎相同(～+0.05mm)。
现有技术文献
专利文献
专利文献1：日本特开2009-64852号公报
专利文献2：日本特开2012-129336号公报
实用新型内容
技术问题
在制造功率半导体模块500时，在向凹部112插入外部端子110时(图5B)，外部端子110相对于DCB基板104而言，有时并非完全垂直，而是稍微倾斜着插入。在这样的状态下，当向外部端子110插入印刷基板109时，由于印刷基板109有时也会产生倾斜，因此有时出现柱电极108与半导体元件106的正面电极不接触的情况。在该情况下，半导体元件106和柱电极108之间产生浮置和/或偏置。因此，半导体元件106和柱电极108无法通过焊料等的接合材料107进行接合，出现制造不合格的问题。
针对该问题，通过使印刷基板109的贯穿孔113的内径大于外部端子110的内径，来减少外部端子110的倾斜等的影响。然而在该情况下，会产生印刷基板109自身的位置偏移变大的新的问题。
特别是，近年加大应用的SiC半导体元件，由于制造成品率等的关系，元件的大小比现有的Si半导体元件小，一边长度约为3mm。因此，为了使用该SiC半导体元件得到大模块电流容量，需要在一个功率半导体模块搭载多个半导体元件。所以，在柱电极108和半导体元件106的连接方面，确保印刷基板109具有良好的定位精度是很重要的。因此，印刷基板109的位置偏移变大是制造上的重大问题。
技术方案
为了达成上述目的，本实用新型的一个形态为，半导体装置具备在主表面具有电路板的绝缘基板、固定于上述电路板的半导体元件、一端固定于上述电路板的外部端子和印刷基板，该印刷基板具有供上述外部端子贯通的贯穿孔，上述贯穿孔的周边区域的刚性比其他区域的刚性低，并与上述绝缘基板的主表面相对设置。
实用新型效果
通过上述手段，即使在插入至构成功率半导体模块的DCB基板的凹部的外部端子稍微倾斜的情况下，也能够减少起因于印刷基板的浮置和/或偏置而导致的接触不良。因此，能够实现提高功率半导体模块的组装合格率。
本实用新型的上述以及其他的目的、特征以及优点通过表示作为本实用新型的例而优选的实施方式的附图以及相关联的以下说明进行阐明。
附图说明
图1A是第一实施例的半导体装置的俯视图。
图1B是第一实施例的半导体装置的截面图。
图2A和图2B是第一实施例的贯穿孔的放大俯视图。
图3A是第二实施例的贯穿孔的放大截面图。
图3B是第二实施例的贯穿孔的放大仰视图。
图4A是现有例的功率半导体模块的俯视图。
图4B是现有例的功率半导体模块的截面图。
图5A、图5B和图5C是示出现有例的功率半导体模块的制造工序的模式图。
图6是现有例的贯穿孔的放大俯视图。
符号的说明
1散热板
2绝缘基板
3、103电路板
4、104DCB基板
5、7、105、107接合材料
6、106半导体元件
8、108柱电极
9、109印刷基板
10、110外部端子
11封装树脂
12、112凹部
13、113贯穿孔
14、114金属层
15狭缝
16倒角部
50、500功率半导体模块
具体实施方式
以下，基于附图，对本实用新型的优选的实施方式(实施例)进行说明。
对实施方式中共同的结构标记相同的符号，省略重复说明。
图1A是第一实施例的半导体装置的俯视图。图1B是第一实施例的半导体装置的截面图。
应予说明，图1B是在图1A的I-I’线位置切断后的主要部分截面图。
图示的功率半导体模块(半导体装置)50是DCB基板4和与DCB基板4面对设置的印刷基板9通过封装树脂11构成一体的结构。并且，在位于DCB基板4的主表面的电路板3固定有半导体元件6。
DCB基板4具备绝缘基板2、在绝缘基板2的背面以DCB法形成的散热板1、和在绝缘基板2的主表面同样以DCB法形成的电路板3。电路板3在绝缘基板2的主表面选择性地形成图案。
进一步，在电路板3上，通过由锡(Sn)-银(Ag)系等的无铅焊料等形成的导电性的接合材料5，接合有至少一个半导体元件6的背面电极(例如，集电极)。
在此，半导体元件6相当于例如IGBT(InsulatedGateBipolarTransistor：绝缘栅双极型晶体管)、功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor(金属氧化物半导体场效应晶体管))、FWD(FreeWheelingDiode(续流二极管))等的竖直型的功率半导体元件。
另外，绝缘基板2例如由烧结氧化铝(Al2O3)、氮化硅(Si3N4)等的陶瓷构成，散热板1、电路板3由以铜(Cu)为主要成分的金属构成。
应予说明，不仅可以使用通过DCB法形成的DCB基板4，还可以使用在绝缘基板2通过钎焊料接合散热板1、电路板3的AMB(ActiveMetalBrazing(活性金属钎焊))基板。
在印刷基板9主表面选择性地形成图案而构成金属层14。在此，印刷基板9的材质例如为聚酰亚胺树脂、环氧树脂等。另外，根据需要，也可以使其内部浸渍有由玻璃纤维构成的玻璃纤维布。另外，金属层14例如以铜为主要成分而构成。
在功率半导体模块50中，在半导体元件6的正面电极(例如，发射电极)所在区域的正上方的印刷基板9设置有多个内壁由镀层(未图示)处理过的孔。并且，在其孔内，圆筒状的柱电极8隔着镀层而被注入(植入)。进一步，各柱电极8处于与配置于印刷基板9的主表面的金属层14导通的状态。通过以上结构，在功率半导体模块50中，经由柱电极8以及金属层14确保了半导体元件6的正面电极和外部电路的电连接。应予说明，对于半导体元件6的背面电极和外部电路的电连接，经由电路板3来确保。
应予说明，柱电极8的材质例如由铜、铝(Ai)、锡-银系无铅的焊料构成，或以这些金属的合金为主要的成分构成。另外，各柱电极8的长度为均一的。
进一步，功率半导体模块50具有嵌合于设置于电路板3的供外部端子插入的凹部12而进行固定并兼用于定位的外部端子10。并且，印刷基板9具有供外部端子10贯通的用于定位的贯穿孔13。
凹部12和外部端子10通过未图示的焊料进行固定，通过嵌合和焊料固定，能够确保电路板3和外部端子10的固定强度。
另外，为了在外部环境中保护上述构成元件，在上述构成元件的周围配置封装树脂11。由此，能够缓和功率半导体模块50动作时的发热和冷却对半导体元件6以及导电性的接合材料5、7引起的应力，能够实现可靠性高的功率半导体模块。
本实施例与现有技术的不同点为，使供用于定位的外部端子10插入的印刷基板9内的贯穿孔13的周边区域的刚性比其他区域的刚性低的点。更具体来说，在贯穿孔13的周边区域配置有放射状的狭缝15的点。通过降低周边区域的刚性，即使外部端子10产生稍微的倾斜和/或变形，也能够只让贯穿孔13的周边区域产生变形。由于这样能够抑制印刷基板9整体的倾斜、位置偏移，所以能够确保柱电极8的良好的定位精度。该结果为，能够消除柱电极8和半导体元件6的接触不良，改善功率半导体模块50的合格率。
图2A和图2B是第一实施例的贯穿孔的放大俯视图。
图2A是示出用于使用截面为圆形的外部端子10进行定位的贯穿孔13的图，在贯穿孔13的周边区域以放射状且对称地配置有四条狭缝15。
另外图2B是示出用于使用截面为方形的外部端子10进行定位的贯穿孔13的图，从四个角向周边区域分别配置有狭缝15。在外部端子10以及贯穿孔13为方形的情况下，由于外部端子10的角最容易与贯穿孔13接触，所以在使其贯穿的印刷基板9一侧的贯穿孔13的角的位置配置狭缝15是有效的。
另外，如上所述，通过以放射状且对称地配置狭缝15，能够使印刷基板9的位置难以被矫正(定位)至某一方向，因此是有效的。应予说明，只要能以放射状且对称地配置狭缝，狭缝15的数量可以为任意条，但考虑到形成狭缝15的追加工序以及配置狭缝15的效果，优选为大约四至八条。
另外，外部端子10以及贯穿孔13的截面形状可以为五边形至八边形，在该情况下，在贯穿孔13一侧的角形成狭缝15是有效的。
图3A是第二实施例的贯穿孔的放大截面图。图3B是第二实施例的贯穿孔的放大仰视图。
在该实施例中，在印刷基板9的与绝缘基板2相对的面中，在贯穿孔13的附近设置有与贯穿孔13大约为同轴的漏斗状的倒角部16。
通过设置该倒角部16，在降低周边区域的刚性的同时，能够进一步提高定位的精度并使外部端子10插入贯穿孔13。并且，在进一步提高定位的精度的情况下，即使外部端子稍微倾斜，通过上述所示的狭缝15的移动，能够使柱电极8可靠地连接在预定的位置，所以更有效。
以上仅为表示本实用新型的原理的内容。另外，本领域技术人员能够进行很多的变形、更改，本实用新型并不限于以上所示、所说明的正确的结构以及应用例。并且，根据附带的权利要求以及其等同物，与之对应的所有变形例以及等同物，被视为本实用新型的范围。

Claims (8)

1.一种半导体装置，具备：
绝缘基板，其在主表面具有电路板；
半导体元件，其固定于所述电路板；
外部端子，其一端固定于所述电路板；和
印刷基板，其具有供所述外部端子贯通的贯穿孔，所述贯穿孔的周边区域的刚性比其他区域的刚性低，并与所述绝缘基板的主表面面对设置。
2.根据权利要求1所述的半导体装置，
所述半导体元件在正面具有电极，
所述半导体装置具备柱电极，所述柱电极的一端固定于所述半导体元件的电极，另一端固定于所述印刷基板。
3.根据权利要求1所述的半导体装置，
在所述周边区域设置有狭缝。
4.根据权利要求3所述的半导体装置，
在一个所述周边区域设置有多个所述狭缝。
5.根据权利要求4所述的半导体装置，
所述贯穿孔为平面圆形，
从所述印刷基板的主表面侧观察，所述狭缝设置为呈放射状且具有均匀的角度。
6.根据权利要求4所述的半导体装置，
所述贯穿孔为平面多边形，
从所述印刷基板的主表面侧观察，所述狭缝从各角的顶点延伸呈放射状。
7.根据权利要求6所述的半导体装置，
所述平面多边形为平面四边形。
8.根据权利要求1所述的半导体装置，
在所述印刷基板的与所述绝缘基板面对设置的面的所述周边区域，设置有倒角部。
CN201490000642.5U 2013-06-05 2014-05-08 半导体装置 Expired - Fee Related CN205264696U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-118495 2013-06-05
JP2013118495A JP2016006806A (ja) 2013-06-05 2013-06-05 半導体装置
PCT/JP2014/062389 WO2014196309A1 (ja) 2013-06-05 2014-05-08 半導体装置

Publications (1)

Publication Number Publication Date
CN205264696U true CN205264696U (zh) 2016-05-25

Family

ID=52007962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201490000642.5U Expired - Fee Related CN205264696U (zh) 2013-06-05 2014-05-08 半导体装置

Country Status (4)

Country Link
US (1) US9640454B2 (zh)
JP (2) JP2016006806A (zh)
CN (1) CN205264696U (zh)
WO (1) WO2014196309A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
CN105246286B (zh) * 2015-11-17 2018-06-01 上海一旻成峰电子科技有限公司 电力半导体器件综合保护装置及制备方法
CN105471415A (zh) * 2016-01-12 2016-04-06 陈勤华 智能固态继电器
JP6866716B2 (ja) * 2017-03-23 2021-04-28 富士電機株式会社 半導体装置
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6884723B2 (ja) 2018-03-23 2021-06-09 株式会社東芝 半導体装置
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
JP6850938B1 (ja) * 2019-04-10 2021-03-31 新電元工業株式会社 半導体装置、及びリードフレーム材
JP7380124B2 (ja) * 2019-11-20 2023-11-15 富士電機株式会社 電力用半導体モジュール及び電力用半導体モジュールの製造方法
JP7476540B2 (ja) * 2020-01-23 2024-05-01 富士電機株式会社 半導体装置
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
KR20220036534A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 관통 전극을 포함하는 반도체 칩, 및 이 반도체 칩을 포함하는 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951152A (ja) * 1995-08-08 1997-02-18 Saginomiya Seisakusho Inc フレキシブル基板の取付け構造及び取付け方法
JP4246093B2 (ja) * 2004-03-29 2009-04-02 日本航空電子工業株式会社 フレキシブル配線板
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5227259B2 (ja) * 2009-05-27 2013-07-03 ダイヤモンド電機株式会社 車載用半導体装置
JP5691475B2 (ja) * 2010-12-15 2015-04-01 富士電機株式会社 半導体装置およびその製造方法
JP5531974B2 (ja) 2011-01-21 2014-06-25 住友電装株式会社 コネクタ及び端子整列部材

Also Published As

Publication number Publication date
JP3203387U (ja) 2016-03-31
US20160079133A1 (en) 2016-03-17
WO2014196309A1 (ja) 2014-12-11
US9640454B2 (en) 2017-05-02
JP2016006806A (ja) 2016-01-14

Similar Documents

Publication Publication Date Title
CN205264696U (zh) 半导体装置
US10903130B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US10242961B2 (en) Semiconductor device
KR102041645B1 (ko) 전력반도체 모듈
US9466542B2 (en) Semiconductor device
US20170365547A1 (en) Semiconductor device, manufacturing method, and conductive post
CN108369933B (zh) 半导体装置及其制造方法
WO2020208741A1 (ja) 半導体装置、及びリードフレーム材
US9666557B2 (en) Small footprint semiconductor package
JP2015056638A (ja) 半導体装置およびその製造方法
JP2013171870A (ja) 半導体モジュールとその製造方法
US11282774B2 (en) Power semiconductor module arrangement
CN112331632B (zh) 半导体装置
KR101954393B1 (ko) 전자 장치
JP2020092232A (ja) 半導体装置
JP2010056244A (ja) 半導体装置
CN109314087A (zh) 电子模块、连接体的制造方法以及电子模块的制造方法
CN113056813B (zh) 半导体装置
JP7067103B2 (ja) 半導体装置および半導体装置の製造方法
EP4050650A1 (en) Power semiconductor module arrangement
US11682596B2 (en) Power semiconductor module
US20230343681A1 (en) Power Semiconductor Module Arrangements and Methods for Producing Power Semiconductor Module Arrangements
JP2023179843A (ja) 半導体装置及び半導体装置の製造方法
KR100314709B1 (ko) 전력용 반도체 모듈
JP2021044456A (ja) 半導体装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160525

Termination date: 20210508