CN205177809U - 具有屏蔽层的模块 - Google Patents

具有屏蔽层的模块 Download PDF

Info

Publication number
CN205177809U
CN205177809U CN201520185964.8U CN201520185964U CN205177809U CN 205177809 U CN205177809 U CN 205177809U CN 201520185964 U CN201520185964 U CN 201520185964U CN 205177809 U CN205177809 U CN 205177809U
Authority
CN
China
Prior art keywords
resin layer
layer
sealing resin
metal
conductive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520185964.8U
Other languages
English (en)
Inventor
水白雅章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN205177809U publication Critical patent/CN205177809U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本实用新型提供了一种具有屏蔽层的模块，能利用屏蔽层实现元器件屏蔽特性的提高，并且能降低屏蔽层和密封树脂层的界面剥离。模块(1)包括：布线基板(2)；多个元器件(3)，该多个元器件(3)安装在该布线基板(2)的一个主面上；密封树脂层(4)，该密封树脂层(4)将设置在布线基板(2)的一个主面上的各元器件(3)进行密封；以及屏蔽层(5)，该屏蔽层(5)被设置为覆盖密封树脂层(4)的表面，屏蔽层(5)由层叠在密封树脂层(4)上的、含有金属填料(10)的导电性树脂层(5a)和层叠在导电性树脂层(5a)上的金属镀覆层(5b)形成。由此，与仅由导电性树脂层构成屏蔽层的情况相比，屏蔽层(5)的屏蔽特性提高。另外，金属镀覆层(5b)层叠在导电性树脂层(5a)上，能降低密封树脂层(4)和屏蔽层(5)的界面剥离。

Description

具有屏蔽层的模块
技术领域
本实用新型涉及在对安装在布线基板上的元器件进行密封的密封树脂层表面上形成有屏蔽层的模块以及该模块的制造方法。
背景技术
对于在将半导体元件等电子元器件安装在布线基板的安装面上形成的模块，已知有这样一种模块：为了防止来自外部的不必要的电磁波等对电子元器件产生影响而使模块特性劣化，而用金属盖覆盖电子元器件。该种模块中，在布线基板上安装金属盖时，由于需要在该布线基板的安装面上设置金属盖的焊接用连接盘电极等，因此成为模块小型化的障碍。
因此，以往提出了一种能对安装元器件确保屏蔽性，并且实现小型化的模块(参照专利文献1)。如图3所示，该模块100包括：布线基板101；多个元器件102，该多个元器件102安装在布线基板101的一个主面(安装面)上；密封树脂层103，该密封树脂层103将设置在布线基板101的安装面上的各元器件102进行密封；以及导电性树脂层104，该导电性树脂层104以覆盖该密封树脂层103表面的方式设置在布线基板101的安装面上。这里，导电性树脂层104连接至以从密封树脂层103露出的状态形成在布线基板101的安装面上的接地用电极105，该接地用电极105经由内部电极107连接至形成在布线基板101的另一个主面上的接地用电极106。通过像这样的构成，由于导电性树脂层104作为屏蔽层发挥作用，能对元器件102确保屏蔽性，并且实现模块100的小型化。
现有技术文献
专利文献
专利文献1：日本专利特开2004-172176号公报(参照段落0019～0026，图1等)
实用新型内容
实用新型所要解决的技术问题
然而，以往的模块100中，由于屏蔽层由导电性树脂层104形成，屏蔽层的电阻值升高。由于为了提高屏蔽层的屏蔽特性，需要降低屏蔽层的电阻值，若要得到所期望的屏蔽特性，则需要加厚导电性树脂层104的厚度，阻碍模块100的小型化。
这里，考虑在密封树脂层103的表面覆盖金属镀覆作为屏蔽层，取代导电性树脂层104，但由于密封树脂层103和金属镀覆之间的粘着强度低，来自外部的应力、或密封树脂层103和金属镀覆之间的热膨胀·收缩量的差所产生的应力等可能会产生密封树脂层103和金属镀覆的界面剥离。
本实用新型是鉴于上述问题而完成的，其目的在于提供一种模块，能通过屏蔽层提高对安装元器件的屏蔽特性，并且降低屏蔽层和密封树脂层的界面剥离。
解决技术问题所采用的技术方案
为了实现上述目的，本实用新型的模块，其特征在于，包括：布线基板；元器件，该元器件安装在所述布线基板的一个主面上；密封树脂层，该密封树脂层将设置在所述布线基板的一个主面上的所述元器件进行密封；以及屏蔽层，该屏蔽层被设置为覆盖所述密封树脂层的表面，所述屏蔽层由层叠在所述密封树脂层上的含有金属填料的导电性树脂层、以及层叠在所述导电性树脂层上的金属镀覆层形成。
通过该结构，将元器件进行密封的密封树脂层的表面所覆盖的屏蔽层由导电性树脂层和金属镀覆层形成。由于金属镀覆层的电阻率比导电性树脂层小，因此与仅由导电性树脂层构成屏蔽层的、以往的模块相比，元器件的屏蔽特性得到提高。
另外，在屏蔽层和密封树脂层的界面、即导电性树脂层和密封树脂层的界面上，由于树脂彼此能接合，因此与金属镀覆层层叠在密封树脂层上的情况相比，两树脂层间的粘着强度能得到提高。另外，在导电性树脂层和金属镀覆层的界面上，由于导电性树脂层所含有的金属填料和金属镀覆层的金属之间形成金属键，因此与金属镀覆层层叠在密封树脂层上的情况相比，能提高粘着强度。换言之，由于导电性树脂层作为密封树脂层和金属镀覆层之间的粘着层发挥作用，能降低密封树脂层和屏蔽层的界面剥离。
另外，由于能利用导电性树脂层的金属填料作为形成金属镀覆层时的镀覆核，因此在导电性树脂层上容易形成金属镀覆层。
另外，在所述金属镀覆层一侧所述导电性树脂层所含有的所述金属填料的密度也可高于所述密封树脂层一侧。由此，在导电性树脂层和金属镀覆层的界面中，由于导电性树脂层的金属填料和金属镀覆层的金属之间的金属键区域增加，则该界面的剥离降低效果得到提高。另一方面，导电性树脂层和密封树脂层的界面中，由于两树脂层的树脂彼此之间的接合区域增加，则该界面的剥离降低效果得到提高。
所述导电性树脂层的树脂成分也可具有与所述密封树脂层的树脂成分所具有的官能团相同的官能团。由此，由于密封树脂层和导电性树脂层的粘着强度提高，能降低密封树脂层和屏蔽层的界面剥离。
另外，所述导电性树脂层的厚度也可比所述金属镀覆层的厚度薄。该情况下，由于降低屏蔽层整体的电阻值，因此对元器件的屏蔽特性能进一步提高。
另外，所述金属填料也可被形成扁平状。由此，例如在导电性树脂层和金属镀覆层的界面中，由于通过导电性树脂层的表面的金属填料的凹凸能得到固定(anchor)效果，因此能进一步降低密封树脂层和屏蔽层的界面剥离。
另外，所述屏蔽层也可与形成在所述布线基板上的接地用电极连接。由此，能提高屏蔽层对元器件的屏蔽特性。
所述金属镀覆层也可通过非电解镀覆形成。该情况下，由于金属镀覆层的膜厚能均匀地形成，因此能降低屏蔽层对元器件的屏蔽特性的偏差。
本实用新型的模块的制造方法，其特征在于，包括：第一工序，将元器件安装在布线基板的一个主面上；第二工序，在以覆盖所述布线基板的一个主面以及所述元器件的方式涂布密封树脂之后，使所述密封树脂成为半固化状态；第三工序，以覆盖所述密封树脂的表面的方式，涂布含有金属填料的导电性树脂；第四工序，通过使所述密封树脂以及所述导电性树脂完全固化，形成由所述密封树脂构成的密封树脂层，以及由层叠在所述密封树脂层上的所述导电性树脂构成的导电性树脂层；以及第五工序，通过镀覆处理，使金属镀覆层层叠在所述导电性树脂层上。
该情况中，在第二工序以覆盖所述布线基板的一个主面以及所述元器件的方式涂布密封树脂之后，使之成为半固化状态，在第三工序，以覆盖半固化状态的密封树脂的表面的方式涂布导电性树脂。由此，在第四工序，使密封树脂和导电性树脂完全固化时，促进密封树脂的未固化部分和导电性树脂之间的反应，在密封树脂和导电性树脂的界面中，密封树脂的未固化部分和导电性树脂的树脂成分之间产生混合。结果，第四工序形成的导电性树脂层中，金属填料的密度在密封树脂层一侧变低，密封树脂层和导电性树脂层的界面的接合由两树脂层的树脂的化学键所主导。该情况下，由于两树脂层的粘着强度得到提高，能降低两树脂层的界面剥离。
另一方面，由于导电性树脂层的金属镀覆层一侧的金属填料的密度变高，则导电性树脂层和金属镀覆层的界面的接合由导电性树脂层的金属填料和金属镀覆层的金属的金属键所主导。该情况下，由于导电性树脂层和金属镀覆层的粘着强度得到提高，能降低导电性树脂层和金属镀覆层的界面剥离。由此，通过该制造方法，能制造出能利用金属镀覆层提高对元器件的屏蔽特性，并且降低屏蔽层和密封树脂层的界面剥离的模块。
另外，所述第四工序之后，还可包括以下工序：通过在所述导电性树脂层的表面实施氧等离子处理、UV臭氧处理、利用氧化性药品的氧化处理中的任一种处理，将所述导电性树脂层的表面的树脂分解，使该表面中的所述金属填料的露出量增加。由此，由于导电性树脂层和金属镀覆层的粘着强度进一步提高，能制造出导电性树脂层和金属镀覆层的界面剥离进一步降低的模块。另外，由于能增加导电性树脂层的表面的金属填料的露出量，因此将该金属填料作为镀覆核的情况下，能更稳定地形成金属镀覆层。
另外，所述第五工序中，也可在通过非电解镀覆在所述导电性树脂层上形成所述金属镀覆层的一部分之后，通过电解镀覆形成所述金属镀覆层剩余的部分。该情况下，能将通过非电解镀覆形成的部分金属镀覆层作为供电膜，进行电解镀覆。由此，能容易地增加金属镀覆层的厚度。
实用新型效果
根据本实用新型，将元器件进行密封的密封树脂层的表面所覆盖的屏蔽层由导电性树脂层和金属镀覆层形成。由于金属镀覆层比导电性树脂层的电阻率小，则与仅由导电性树脂层构成屏蔽层的以往的模块相比，对元器件的屏蔽特性得以提高。
另外，在屏蔽层和密封树脂层之间的界面、即导电性树脂层和密封树脂层之间的界面上，由于树脂彼此之间能接合，则与金属镀覆层层叠在密封树脂层上的情况相比，两树脂层间的粘着强度较高。另外，由于导电性树脂层含有的金属填料和金属镀覆层的金属之间存在金属键，因此与金属镀覆层层叠在密封树脂层上的情况相比，在导电性树脂层和金属镀覆层之间的界面上粘着强度较高。换言之，由于导电性树脂层作为密封树脂层和金属镀覆层之间的粘着层发挥作用，能降低密封树脂层和屏蔽层的界面剥离。
附图说明
图1是本实用新型的一个实施方式涉及的模块的剖面图。
图2是图1的模块的部分剖面放大图。
图3是以往的模块的剖面图。
具体实施方式
参照图1以及图2对本实用新型的一个实施方式涉及的模块1进行说明。另外，图1为模块1的剖面图，图2为模块1的部分剖面放大图。
如图1所示，该实施方式涉及的模块1包括：布线基板2；多个元器件3，该多个元器件3安装在该布线基板2的一个主面上；密封树脂层4，该密封树脂层4将设置在布线基板2的一个主面上的各元器件3进行密封；以及屏蔽层5，该屏蔽层5被设置为覆盖密封树脂层4的表面以及布线基板2的端面(侧面)，该模块1例如被搭载在采用高频信号的电子设备的母基板等之上。
布线基板2,例如由低温同时烧结陶瓷或玻璃环氧树脂等形成，在一个主面上形成各元器件3安装用的多个连接盘电极6，并且在另一个主面上形成外部连接用的多个外部电极7。另外，在内部形成接地用电极8a和各种布线电极8b，以及多个过孔导体9。这里，接地用电极8a以从布线基板2的端面(侧面)露出的方式形成。
另外，各连接盘电极6、各外部电极7、接地用电极8a以及布线电极8b分别采用Cu或Al等布线电极的形式、用一般所采用的金属形成。另外，各过孔导体9以Ag或Cu等金属形成。另外，对于各连接盘电极6以及各外部电极7也可分别实施Ni/Au镀覆。
作为各元器件3，可以列举以Si或GaAs等半导体形成的半导体元件、贴片电感、贴片电容、贴片电阻等的贴片元器件等。
密封树脂层4以覆盖布线基板2的一个主面和各元器件3的方式而设置。另外，作为密封树脂层4的树脂成分，能采用具有环氧基、氨基、酰亚胺基、脲基、丙烯酰基、以及异氰酸酯基中至少一种官能团的树脂。另外，该实施方式的密封树脂层4，作为其树脂成分包括：具有环氧基的环氧树脂以及具有氨基的固化剂。
屏蔽层5由含有层叠在密封树脂层4的金属填料10的导电性树脂层5a、以及层叠在该导电性树脂层5a上的金属镀覆层5b等形成。这里，导电性树脂层5a以覆盖密封树脂层4的表面和布线基板2的端面(侧面)的方式形成，从而使得从布线基板2的端面露出的接地用电极8a和导电性树脂层5a电连接。
导电性树脂层5a，作为其树脂成分包括：例如与密封树脂层4同样的具有环氧基的环氧树脂，以及具有氨基的固化剂。另外，导电性树脂层5a的树脂成分具有的官能团和密封树脂层4的树脂成分具有的官能团的种类也可不同。
另外，金属填料10以Ag、Cu、Pt、Ni、Ir、Os、Rh、Ru、Pd中的其中一种以上的金属形成，该实施方式中，金属填料的形状形成为扁平状。另外，金属填料的形状能适当变更。进一步地，如图2所示，可构成为，在金属镀覆层一侧5b的导电性树脂层5a所含有的金属填料的密度高于密封树脂层4一侧。
金属镀覆层5b例如由Ag、Cu、Ni或含有这些金属的合金中的至少一种形成，将导电性树脂层5a中含有的金属填料10作为镀覆核，通过电解镀覆和/或非电解镀覆，层叠在导电性树脂层5a上。另外，由于导电性树脂层5a作为用于提高金属镀覆层5b和密封树脂层4的粘着强度的粘着层的作用较大，因此屏蔽层5中优选地形成为导电性树脂层5a的厚度比金属镀覆层5b的厚度更薄。因此，由于能降低屏蔽层5整体的电阻值，对各元器件3的屏蔽特性能得以提高。
另外，通过像这样提高屏蔽层5中金属镀覆层5b的厚度比，则不需要像仅由导电性树脂层形成屏蔽层的以往的模块那样，为了得到所期望的屏蔽特性而增加屏蔽层的厚度。因此，能降低屏蔽层5和密封树脂层4的界面剥离以及提高屏蔽特性，并且实现模块1的小型化。
(模块1的制造方法)
接着，对模块1的制造方法进行说明。该实施方式中，对将多个模块1的集合体通过切割进行单片化的情况下的制造方法进行说明。
首先，准备布线基板2的集合体，在其两个主面上形成各连接盘电极6以及各外部电极7，并且在内部形成接地用电极8a和其它的各种布线电极8b以及各过孔导体9。各连接盘电极6、各外部电极7、接地用电极以及布线电极8b，能分别通过将含有Ag或Cu等金属的导电性糊料进行丝网印刷等来形成。另外，各过孔导体9，能在使用激光等形成过孔之后，利用已知的方法形成。
接着，各布线基板2中，采用已知的表面安装技术分别将各元器件3安装在一个主面上(相当于本实用新型的“第一工序”)。
接着，以覆盖各布线基板2的一个主面以及各元器件3的方式，将例如环氧树脂(包含固化剂)等热固化性树脂(相当于本实用新型的“密封树脂”)涂布在各布线基板2的一个主面上，使该密封树脂形成为半固化状态(B阶段)(相当于本实用新型的“第二工序”)。另外，密封树脂的涂布能使用涂布方式、印刷方式、压缩模制方式、以及传递模制方式等。
接着，通过切割，使集合状态的各模块1单片化，从而使各模块1中，接地用电极8a从布线基板2的端面(侧面)露出。另外，这里，也可以进行半切割(halfcut)，直至各布线基板2的接地用电极8a露出。以下，对模块1单体的制造方法进行说明。
接着，以覆盖半固化状态的密封树脂的表面以及布线基板2的端面的方式，涂布导电性树脂(相当于本实用新型的“第三工序”)。这里，作为导电性树脂，例如能使用在与密封树脂同种的环氧树脂(包含固化剂)中加入Ag等金属填料10后得到的树脂。另外，可以将导电性树脂的粘度设定为例如1600cp以下，以覆盖密封树脂的表面以及布线基板2的端面的方式涂布导电性树脂之后，使其高速旋转(所谓的旋涂)。该情况下，能实现导电性树脂的薄膜化以及膜厚的均一化。
接着，通过以规定的温度条件(例如150℃、10分钟)，使密封树脂以及导电性树脂完全固化，形成由密封树脂构成的密封树脂层4，以及层叠在密封树脂层4上的导电性树脂构成的导电性树脂层5a(相当于本实用新型的“第四工序”)。这时，密封树脂层4和导电性树脂层5a的界面中，密封树脂层4的树脂成分即环氧树脂和固化剂，与导电性树脂层5a的树脂成分即环氧树脂和固化剂之间产生混合(mixing)。结果，导电性树脂层5a的树脂成分被吸引至密封树脂层4一侧，在金属镀覆层5b一侧的导电性树脂层5a的金属填料10的密度高于密封树脂层4一侧。另外，在该阶段，从布线基板2的端面露出的接地用电极8a以及导电性树脂层5a电连接。
接着，为了减少导电性树脂层5a的表面(金属镀覆层5b一侧)的树脂成分，通过氧等离子洗净等表面处理分解导电性树脂层5a的表面的树脂，增加导电性树脂层5a表面的金属填料10的露出量。另外，除氧等离子处理以外，实施UV臭氧处理或者利用氧化性药品的氧化处理中的任一种处理，也能增加导电性树脂层5a的表面的金属填料10的露出量。由此，由于导电性树脂层5a和金属镀覆层5b的粘着强度进一步提高，能制造导电性树脂层5a和金属镀覆层5b的界面剥离被进一步降低的模块1。另外，由于能增加导电性树脂层5a的表面的金属填料10的露出度，则在使该金属填料10成为镀覆核的情况下，能形成更稳定的金属镀覆层5b。当然，也可省略该工序。
接着，通过脱脂提高导电性树脂层5a表面的浸润性，通过酸洗净去除从导电性树脂层5a的表面露出的金属填料10的表面的氧化膜，通过含有Pd的置换型触媒提供液将金属填料10的表面置换为Pd。
接着，例如通过以高速型非电解Cu镀覆实施60℃、1h的镀覆处理，在导电性树脂层5a的表面形成4～6μm左右的Cu镀覆膜。另外，作为高速型非电解Cu镀覆所采用的镀覆液的一个例子，能采用例如奥野制药生产的OPCcopperNCA。
另外，形成的导电性树脂层5a的厚度较薄的情况下，出现金属填料10的密度在密封树脂层4一侧变高的情况，像这样的情况下，Cu镀覆膜难以形成。然而，在该实施方式中，如上文所述，通过在密封树脂层4半固化的状态下涂布导电性树脂，导电性树脂层5a固化后，由于构成为使金属镀覆层5b一侧的金属填料10的密度比密封树脂层4一侧高，所以Cu镀覆膜容易形成。这里，为了使导电性树脂层5a的表面的金属填料10的露出量增多，虽然可以考虑增加导电性树脂中金属填料10的含有量，但由于导电性树脂的粘度上升涂布性会变差、导电性树脂价格高等原因而难以采用。
另外，为了增加所述Cu镀覆膜的膜厚，也可通过下文所述的方法形成Cu镀覆膜。该情况下，通过以非电解Cu镀覆，实施60℃、30分钟的镀覆处理，在导电性树脂层5a的表面形成2μm左右的Cu镀覆膜作为金属镀覆层5b的一部分。此时的镀覆液，例如能采用上村工业生产的THRU-CUPELC。接着，将通过非电解Cu镀覆形成的该Cu镀覆膜作为供电膜，通过电解Cu镀覆，进一步形成金属镀覆层5b的Cu的剩余部分的Cu镀覆膜。此时的镀覆液，例如能采用上村工业生产的THRU-CUPAC-90M。另外，像这样，在形成金属镀覆层5b时，通过组合非电解镀覆和电解镀覆，能便于增加之后完成的金属镀覆层5b的厚度。
接着，在通过非电解或电解Cu镀覆形成的Cu镀覆膜上，由置换型Pd触媒形成Pd膜之后，利用P浓度为6wt％以上的含有Ni的镀覆液，通过非电解Ni镀覆，在Cu镀覆膜上形成0.5μm以上的Ni膜。像这样，本实施方式中，通过非电解镀覆或电解镀覆，在导电性树脂层5a形成Cu镀覆膜以及Ni膜，由Cu镀覆膜以及Ni膜构成的金属镀覆层5b层叠在导电性树脂层5a上。像这样，通过镀覆处理，将金属镀覆层5b层叠在导电性树脂层5a上的工序相当于本实用新型的“第五工序”。另外，该工序中，优选地以使得金属镀覆层5b的膜厚大于导电性树脂层5a的膜厚的方式形成金属镀覆层5b。
最后，使镀覆液中的水分干燥后，例如在150℃下进行1h左右的焙烧，从而完成模块1。
(模块1的另一制造方法)
接着，对所述模块1的制造方法的另一个例子进行说明。
所述第四工序之后，为了减少导电性树脂层5a的表面(金属镀覆层5b一侧)的树脂成分，进行氧等离子洗净等表面处理，增加导电性树脂层5a表面的金属填料10的露出量，到此为止的工序，其实施要领与上述制造方法相同。
接着，准备附带UV剥离片材的夹具，将被单片化了的各布线基板2各自的另一个主面作为粘着面，在UV剥离片材上以隔开一定间隔排列的状态粘着固定形成有导电性树脂层5a的各布线基板2。
接着，在被粘着固定好的各布线基板2中，以与上述制造方法相同的要领形成金属镀覆层5b(第五工序)。
接着，使镀覆液中的水分干燥后，通过对UV剥离片材的与各布线基板2的粘着面相反的一面进行UV照射，将粘着固定好的各布线基板2从UV剥离片材剥离。
最后，通过对剥离后的各布线基板2实施例如150℃、1h左右的焙烧，完成各模块1。
由此，根据上述实施方式，将各元器件3进行密封的密封树脂层4的表面所覆盖的屏蔽层5由导电性树脂层5a和金属镀覆层5b形成。由于金属镀覆层5b的电阻率比导电性树脂层5a小，因此与仅由导电性树脂层5a构成屏蔽层5的以往的模块相比，对各元器件3的屏蔽特性得以提高。
另外，在屏蔽层5和密封树脂层4的界面、即导电性树脂层5a和密封树脂层4的界面上，由于形成了树脂彼此之间的接合，因此与金属镀覆层5b层叠在密封树脂层4上的情况相比，能提高两树脂层4、5a间的粘着强度。另外，在导电性树脂层5a和金属镀覆层5b的界面上，由于导电性树脂层5a含有的金属填料10和金属镀覆层5b的金属之间形成金属键，因此与金属镀覆层5b层叠在密封树脂层4上的情况相比，能提高粘着强度。换言之，由于导电性树脂层5a作为密封树脂层4和金属镀覆层5b之间的粘着层发挥作用，能降低密封树脂层4和屏蔽层5的界面剥离。
另外，由于能将导电性树脂层5a的金属填料10作为形成金属镀覆层5b时的镀覆核来利用，因此在导电性树脂层5a上容易形成金属镀覆层5b。
另外，构成为金属镀覆层5b一侧导电性树脂层5a所含有的金属填料10的密度高于密封树脂层4一侧。该情况下，在导电性树脂层5a和金属镀覆层5b的界面中，由于导电性树脂层5a的金属填料10和金属镀覆层5b的金属之间的金属键区域增加，因此该界面的剥离降低效果得以提高。另一方面，导电性树脂层5a和密封树脂层4的界面中，由于两树脂层4、5a的树脂彼此之间的接合区域增加，因此该界面的剥离降低效果得以提高。
另外，由于导电性树脂层5a的树脂成分，具有密封树脂层4的树脂成分所具有的官能团(例如环氧基以及氨基)，因此两树脂层4、5a的粘着强度得到提高，由此能降低两树脂层4、5a的界面剥离。
另外，通过将金属填料10形成为扁平状，例如在导电性树脂层5a和金属镀覆层5b的界面中，由于导电性树脂层5a表面的金属填料10产生的凹凸能得到固定(anchor)效果，因此密封树脂层4和屏蔽层5的界面剥离能进一步得到降低。
另外，由于屏蔽层5的导电性树脂层5a与形成在布线基板2的接地用电极8a相连接，因此能提高屏蔽层5对各元器件3的屏蔽特性。
另外，金属镀覆层5b通过非电解镀覆形成的情况下，由于能使金属镀覆层5b的膜厚均匀，因此能降低屏蔽层5对各元器件3的屏蔽特性的偏差。
另外，根据模块1的制造方法，以覆盖布线基板2的一个主面以及各元器件3的方式涂布密封树脂之后，使该密封树脂成为半固化状态，以覆盖该半固化状态的密封树脂的表面的方式涂布导电性树脂5a。由此，使密封树脂和导电性树脂完全固化时，促进了密封树脂的未固化部分和导电性树脂之间的反应，在密封树脂和导电性树脂的界面中，密封树脂的未固化部分和导电性树脂的树脂成分之间产生混合。结果，通过导电性树脂的完全固化得到的导电性树脂层5a中，金属填料10的密度在密封树脂层4一侧变低，密封树脂层4和导电性树脂层5a的界面的接合由两树脂层4、5a的树脂的化学键所主导。该情况下，由于两树脂层4、5a的粘着强度提高，能降低两树脂层4、5a的界面剥离。
另一方面，由于导电性树脂层5a的金属镀覆层5b一侧的金属填料10的密度变高，则导电性树脂层5a和金属镀覆层5b的界面的接合由导电性树脂层5a的金属填料10和金属镀覆层5b的金属的金属键所主导。该情况下，由于导电性树脂层5a和金属镀覆层5b的粘着强度得到提高，因此能降低导电性树脂层5a和金属镀覆层5b的界面剥离。由此，通过该制造方法，能制造出能通过金属镀覆层5b来提高对各元器件3的屏蔽特性、并且降低屏蔽层5和密封树脂层4的界面剥离的模块。
另外，本实用新型不限于上述各实施方式，在不脱离其主旨的范围内，能在上述实施方式之外进行各种变更。例如，所述实施方式中，对通过连接在布线基板2上形成的接地用电极8a和导电性树脂层5a，使屏蔽层5和接地用电极8a相连接的情况进行了说明，但也可通过连接屏蔽层5的金属镀覆层5b和形成在布线基板2上的接地用电极8a，使屏蔽层5和接地用电极8a相连接。因此，由于屏蔽层5和接地用电极8a的连接电阻减少，屏蔽层5对各元器件3的屏蔽特性得以提高。
另外，屏蔽层5并不一定要覆盖密封树脂层4的整体，在密封树脂层4的表面也可存在未形成屏蔽层5的部分。
另外，本实用新型能适用于具备屏蔽层的各种模块，该屏蔽层覆盖在将各元器件进行密封的密封树脂层的表面。
标号说明
1模块
2布线基板
3元器件
4密封树脂层
5屏蔽层
5a导电性树脂层
5b金属镀覆层
8a接地用电极
10金属填料

Claims (7)

1.一种具有屏蔽层的模块，其特征在于，包括：
布线基板；
元器件，该元器件安装在所述布线基板的一个主面上；
密封树脂层，该密封树脂层将设置在所述布线基板的一个主面上的所述元器件进行密封；以及
屏蔽层，该屏蔽层被设置为覆盖所述密封树脂层的表面，
所述屏蔽层由层叠在所述密封树脂层上的含有金属填料的导电性树脂层，以及层叠在所述导电性树脂层上的金属镀覆层形成。
2.如权利要求1所述的模块，其特征在于，在所述金属镀覆层一侧所述导电性树脂层所含有的所述金属填料的密度高于所述密封树脂层一侧。
3.如权利要求1所述的模块，其特征在于，所述导电性树脂层的树脂成分具有与所述密封树脂层的树脂成分所具有的官能团相同的官能团。
4.如权利要求1至3中任一项所述的模块，其特征在于，所述导电性树脂层的厚度比所述金属镀覆层的厚度薄。
5.如权利要求1至3中任一项所述的模块，其特征在于，所述金属填料被形成为扁平状。
6.如权利要求1至3中任一项所述的模块，其特征在于，所述屏蔽层与形成在所述布线基板的接地用电极相连接。
7.如权利要求1至3中任一项所述的模块，其特征在于，所述金属镀覆层通过非电解镀覆形成。
CN201520185964.8U 2014-04-04 2015-03-30 具有屏蔽层的模块 Active CN205177809U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-077828 2014-04-04
JP2014077828A JP6036739B2 (ja) 2014-04-04 2014-04-04 モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
CN205177809U true CN205177809U (zh) 2016-04-20

Family

ID=54552513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520185964.8U Active CN205177809U (zh) 2014-04-04 2015-03-30 具有屏蔽层的模块

Country Status (2)

Country Link
JP (1) JP6036739B2 (zh)
CN (1) CN205177809U (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9759116B2 (en) 2013-10-29 2017-09-12 Continental Automotive Systems, Inc. Method and apparatus for detecting selective catalytic reduction injector opening time
JP7096640B2 (ja) * 2016-02-15 2022-07-06 ぺんてる株式会社 抵抗性周囲電極
JP6107998B1 (ja) 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
JP6407186B2 (ja) * 2016-03-23 2018-10-17 Tdk株式会社 電子回路パッケージ
JP6328698B2 (ja) * 2016-07-26 2018-05-23 Tdk株式会社 電子回路パッケージ
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
JP7074201B2 (ja) 2018-09-27 2022-05-24 株式会社村田製作所 モジュールおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129264A (en) * 1980-03-14 1981-10-09 Kubota Ltd Coal tar epoxy resin paint
JPS60246695A (ja) * 1984-05-22 1985-12-06 松下電器産業株式会社 印刷配線板の製造方法
JP2000290617A (ja) * 1999-04-08 2000-10-17 Asahi Chem Ind Co Ltd 導電性接着剤およびその使用法
JP2002124755A (ja) * 2000-08-09 2002-04-26 Murata Mfg Co Ltd 導電性接着剤と電極との接合方法およびその接合構造
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP4735464B2 (ja) * 2006-08-01 2011-07-27 富士通株式会社 回路基板およびその製造方法
JP2009172586A (ja) * 2007-12-26 2009-08-06 Kyodo Printing Co Ltd 表面突起膜及びその形成方法
JP2010109274A (ja) * 2008-10-31 2010-05-13 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールの製造方法
JP5481701B2 (ja) * 2009-06-19 2014-04-23 新光電気工業株式会社 電子装置および電子装置の製造方法
JP2013041999A (ja) * 2011-08-17 2013-02-28 Nec Corp モジュール部品の製造方法、モジュール部品の製造装置及びモジュール部品集合体
JP6136152B2 (ja) * 2012-09-11 2017-05-31 日本電気株式会社 モジュール部品の製造方法

Also Published As

Publication number Publication date
JP2015201479A (ja) 2015-11-12
JP6036739B2 (ja) 2016-11-30

Similar Documents

Publication Publication Date Title
CN205177809U (zh) 具有屏蔽层的模块
CN102017142B (zh) 三维安装半导体装置及其制造方法
TWI656811B (zh) Printed wiring board and method of manufacturing same
CN100356535C (zh) 挠性配线基板及其制造方法
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
JP2008258478A (ja) 電子部品装置およびその製造方法
JP2009293119A (ja) メッキ層の形成方法
CN1512568A (zh) 电子部件封装用薄膜载带及其制造方法
CN216626189U (zh) 一种柔性电路板
CN103596358B (zh) Smt加法高密度封装多层线路板结构及其制作方法
JP2008205265A (ja) 電子部品搭載用基板
CN103081574B (zh) 布线基板以及电子装置
CN105244327B (zh) 电子装置模块及其制造方法
JP5958558B2 (ja) 樹脂多層基板
TW202315480A (zh) 電子裝置
CN203608451U (zh) Smt加法高密度封装多层线路板结构
JP3726891B2 (ja) 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
KR20170044840A (ko) 회로기판과 그 제조방법 및 그 회로기판을 이용하여 이루어지는 전자소자 패키지와 그 제조방법
JP2006165198A (ja) 三次元成形回路部品の製造方法およびこれにより製造された三次元成形回路部品
TW201534185A (zh) 嵌有導線之軟性基板及其製造方法
KR100511965B1 (ko) 테이프기판의 주석도금방법
KR20110116849A (ko) 반도체 패키지용 회로 기판의 제조 방법
KR101113809B1 (ko) 메탈코어 인쇄회로기판의 제조방법
JP3562810B2 (ja) フレキシブル配線基材及びその製造方法
JP4743764B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant